CN106601670B - 含无机物的有机抗反射层做双重图形硬掩模的工艺方法 - Google Patents
含无机物的有机抗反射层做双重图形硬掩模的工艺方法 Download PDFInfo
- Publication number
- CN106601670B CN106601670B CN201611269995.7A CN201611269995A CN106601670B CN 106601670 B CN106601670 B CN 106601670B CN 201611269995 A CN201611269995 A CN 201611269995A CN 106601670 B CN106601670 B CN 106601670B
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- double
- pattern
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种含无机物的有机抗反射层做双重图形硬掩模的工艺方法，包括提供一个半导体衬底，在半导体衬底上淀积双重图形第二硬掩膜层；在双重图形第二硬掩膜层上覆盖一层含硅的有机硬掩膜层作为双重图形第一硬掩膜层；在双重图形第一硬掩膜层上覆盖一层含碳的有机平坦化层；在有机平坦化层覆盖一层抗反射层；在抗反射层上覆盖一层形成光刻胶层；采用非含氮刻蚀剂进行双重图形的刻蚀工艺。因此，本发明通过采用含有硅的有机旋涂物质作为光刻胶底部的抗反射层和蚀刻传递层，实现了工艺简单易行和成本减低，且精准控制工艺流程的目的。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，尤其涉及一种双重图形的工艺方法，更具体地，涉及一种含无机物的有机抗反射层做双重图形硬掩模的工艺方法。
背景技术
集成电路在制造过程中经历了材料制备、掩膜、光刻、清洗、刻蚀、渗杂、化学机械抛光等多个工序，其中尤以光刻工艺最为关键，决定着制造工艺的先进程度。光刻技术作为集成电路工业的“领头羊”，在半个世纪的进化历程中为整个产业的发展提供了最为有力的技术支撑。半导体光刻的工艺高低，决定了在单位圆晶片上能够集成晶体管的数目。
光刻(lithography)工艺是通过一系列生产步骤，将晶圆表面薄膜的特定部分除去的工艺。在此之后，晶圆表面会留下带有微图形结构的薄膜。通过光刻工艺过程，最终在晶圆上保留的是特征图形部分。
光刻生产的目标是根据电路设计的要求，生成尺寸精确的特征图形，并且在晶圆表面的位置正确且与其它部件(parts)的关联正确。光刻确定了器件的关键尺寸。光刻过程中的错误可造成图形歪曲或套准不好，最终可转化为对器件的电特性产生影响，图形的错位也会导致类似的不良结果。
为使得光学光刻平台的寿命不断延伸，确保摩尔定律的延续，多种分辨率增强技术被运用到光刻工艺技术中，如光学近似修正、浸没式光刻技术、双重图形化技术等；其中双重图形化技术已成为目前业界28nm、20nm和14nm技术节点关键层次的主流光刻工艺解决方案，其技术正得到广泛的应用和拓展。
随着光刻线宽越做越小，光刻胶的膜厚必须越来越薄来满足更高的分辨率。本领域技术人员清楚，越薄的光刻胶，抗蚀刻能力越弱，为此引入了金属硬掩膜(metal hardmask-MHM)和SiON分别作为图形蚀刻传递掩膜层和抗反射层。
然而，上述复杂的膜层和更多设备的介入，极大的提高了制作成本。
发明内容
针对现有技术存在的不足，本发明的目的在于提供一种含无机物的有机抗反射层做双重图形硬掩模的工艺方法，通过硅的物质包含在有机旋涂抗反射层作为图形传递层，以减少金属硬掩膜的使用。
为实现上述目的，本发明的技术方案如下：
一种含无机物的有机抗反射层做双重图形硬掩模的工艺方法，其包括如下步骤：
步骤S1：提供一个半导体衬底，在所述的半导体衬底上淀积双重图形第二硬掩膜层；
步骤S2：在所述双重图形第二硬掩膜层上覆盖一层含硅的有机硬掩膜层作为双重图形第一硬掩膜层；
步骤S3：在所述双重图形第一硬掩膜层上覆盖一层含碳的有机平坦化层；
步骤S4：在所述有机平坦化层上覆盖一层抗反射层；其中，所述第一硬掩膜层的坚膜温度，高于所述抗反射层和含碳的有机平坦化层的坚膜温度。
步骤S5：在所述抗反射层上覆盖一层形成光刻胶层。
优选地，所述含无机物的有机抗反射层做双重图形硬掩模的工艺方法，还包括步骤S6：采用非含氮刻蚀剂进行双重图形的刻蚀工艺。
优选地，所述含硅的有机硬掩膜层的硅含量为20％～50％。
优选地，所述抗反射层为有机涂层。
优选地，所述第二硬掩膜层的材料为TiN。
优选地，在步骤S2中，采用旋涂工艺在所述双重图形第二硬掩膜层上覆盖一层含硅的有机硬掩膜层作为双重图形第一硬掩膜层。
优选地，在步骤S3中，采用旋涂工艺在所述双重图形第一硬掩膜层上覆盖一层含碳的有机平坦化层。
优选地，在步骤S4中，采用旋涂工艺在所述有机平坦化层上覆盖一层抗反射层。
优选地，在步骤S5中，采用旋涂工艺在所述抗反射层上覆盖一层形成光刻胶层。
从上述技术方案可以看出，本发明用含有硅的有机旋涂物质作为光刻胶底部的抗反射层和蚀刻传递层，减少金属硬掩膜的使用，使光刻工艺模块更多地承担图形生成和传递功能，既能降低其他设备的负载，又能满足工艺要求；具有如下有益效果：
①、工艺简单易行，所有的覆盖工艺均采用旋涂工艺，可以与光刻工艺在一个腔体中进行；
②、成本低和工艺控制优良；
③、刻蚀剂中不含N，降低刻蚀过程中的中毒情况
④、含硅的有机硬掩膜层的硅含量为20％～50％，在双重图形化过程中具有良好的保型性和抗刻蚀性。
附图说明
图1为根据本发明一较佳实施例中的含无机物的有机抗反射层做双重图形硬掩模的工艺方法流程示意图
图2为根据本发明一较佳实施例中的含无机物的有机抗反射层做双重图形硬掩模的工艺方法在完成步骤S1后的产品剖面图
图3为根据本发明一较佳实施例中的含无机物的有机抗反射层做双重图形硬掩模的工艺方法在完成步骤S2后的产品剖面图
图4为根据本发明一较佳实施例中的含无机物的有机抗反射层做双重图形硬掩模的工艺方法在完成步骤S3后的产品剖面图
图5为根据本发明一较佳实施例中的含无机物的有机抗反射层做双重图形硬掩模的工艺方法在完成步骤S4后的产品剖面图
图6为根据本发明一较佳实施例中的含无机物的有机抗反射层做双重图形硬掩模的工艺方法在完成步骤S5后的产品剖面图
具体实施方式
下面结合附图1对本发明的具体实施方式进行详细的说明。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。
需要说明的是，本专利的构思是减少金属硬掩膜的使用，利用一种含有无机物，如硅的物质包含在有机旋涂抗反射层，作为图形传递层；使光刻工艺模块更多地承担图形生成和传递功能，既能降低其他设备的负载，又能满足工艺要求。
在以下本发明的具体实施方式中，请参阅图1，图1为根据本发明一较佳实施例中的含无机物的有机抗反射层做双重图形硬掩模的工艺方法流程示意图。如图1所示，该方法包括以下步骤：
步骤S1：提供一个半导体衬底，在所述的半导体衬底上淀积双重图形第二硬掩膜层。请参阅图2，图2为根据本发明一较佳实施例中的含无机物的有机抗反射层做双重图形硬掩模的工艺方法在完成步骤S1后的产品剖面图。如图所示，该半导体衬底1上依次覆盖有刻蚀阻挡层(NDC)2、黑钻二代(BDII)3和第二硬掩膜层4。较佳地，该第二硬掩膜层的材料可以为TiN。第二硬掩膜层4可以采用化学气相沉积的工艺实现。
步骤S2：在双重图形第二硬掩膜层上覆盖一层含硅的有机硬掩膜层作为双重图形第一硬掩膜层。
请参阅图3，图3为根据本发明一较佳实施例中的含无机物的有机抗反射层做双重图形硬掩模的工艺方法在完成步骤S2后的产品剖面图。如图所示，双重图形第一硬掩膜层5可以通过旋涂工艺覆盖在双重图形第二硬掩膜层4上；需要强调的是，该双重图形第一硬掩膜层5为含有硅的有机旋涂物质，即含有硅的有机旋涂物质作为光刻胶底部的抗反射层和蚀刻传递层，减少双重图形的金属硬掩膜的依赖。较佳地，为实现在双重图形化过程中具有良好的保型性和抗刻蚀性，该含硅的有机硬掩膜层的硅含量为20％～50％；较佳地，该含硅的有机硬掩膜层的硅含量为45％。
步骤S3：在双重图形第一硬掩膜层上覆盖一层含碳的有机平坦化层。请参阅图4，图4为根据本发明一较佳实施例中的含无机物的有机抗反射层做双重图形硬掩模的工艺方法在完成步骤S3后的产品剖面图。在本发明的实施例中，是采用旋涂工艺在双重图形第一硬掩膜层5上覆盖一层含碳的有机平坦化层6。
步骤S4：在所述有机平坦化层覆盖一层抗反射层。请参阅图5，图5为根据本发明一较佳实施例中的含无机物的有机抗反射层做双重图形硬掩模的工艺方法在完成步骤S4后的产品剖面图。如图所示，该抗反射层7可以为有机涂层，是采用旋涂工艺在有机平坦化层6上覆盖一层抗反射层7。
需要说明的是，在本发明的实施例中，上述各个有机涂层的旋涂已按顺序完成，为实现本发明的热预算控制，第一硬掩膜层5的含无机物的有机涂层的坚膜温度，高于抗反射层7和含碳的有机平坦化层6的坚膜温度。
步骤S5：在抗反射层上覆盖一层形成光刻胶层。请参阅图6，图6为根据本发明一较佳实施例中的含无机物的有机抗反射层做双重图形硬掩模的工艺方法在完成步骤S5后的产品剖面图。如图所示，光刻胶层8已经被图形化，上述步骤完成后，就可以执行步骤S6：采用非含氮刻蚀剂进行双重图形的刻蚀工艺，刻蚀剂中不含N，降低刻蚀过程中的中毒情况。
以上的仅为本发明的实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (9)
1.一种含无机物的有机抗反射层做双重图形硬掩模的工艺方法，其特征在于，包括如下步骤：
步骤S1：提供一个半导体衬底，在所述的半导体衬底上淀积双重图形第二硬掩膜层；
步骤S2：在所述双重图形第二硬掩膜层上覆盖一层含硅的有机硬掩膜层作为双重图形第一硬掩膜层；
步骤S3：在所述双重图形第一硬掩膜层上覆盖一层含碳的有机平坦化层；
步骤S4：在所述有机平坦化层上覆盖一层抗反射层；其中，所述第一硬掩膜层的坚膜温度，高于所述抗反射层和含碳的有机平坦化层的坚膜温度；
步骤S5：在所述抗反射层上覆盖一层形成光刻胶层。
2.根据权利要求1所述含无机物的有机抗反射层做双重图形硬掩模的工艺方法，其特征在于，还包括步骤S6：采用非含氮刻蚀剂进行双重图形的刻蚀工艺。
3.根据权利要求1所述含无机物的有机抗反射层做双重图形硬掩模的工艺方法，其特征在于，所述含硅的有机硬掩膜层的硅含量为20％～50％。
4.根据权利要求1所述含无机物的有机抗反射层做双重图形硬掩模的工艺方法，其特征在于，所述抗反射层为有机涂层。
5.根据权利要求1所述含无机物的有机抗反射层做双重图形硬掩模的工艺方法，其特征在于，所述第二硬掩膜层的材料为TiN。
6.根据权利要求1-5任意一个所述含无机物的有机抗反射层做双重图形硬掩模的工艺方法，其特征在于，在步骤S2中，采用旋涂工艺在所述双重图形第二硬掩膜层上覆盖一层含硅的有机硬掩膜层作为双重图形第一硬掩膜层。
7.根据权利要求1-5任意一个所述含无机物的有机抗反射层做双重图形硬掩模的工艺方法，其特征在于，在步骤S3中，采用旋涂工艺在所述双重图形第一硬掩膜层上覆盖一层含碳的有机平坦化层。
8.根据权利要求1-5任意一个所述含无机物的有机抗反射层做双重图形硬掩模的工艺方法，其特征在于，在步骤S4中，采用旋涂工艺在所述有机平坦化层上覆盖一层抗反射层。
9.根据权利要求1-5任意一个所述含无机物的有机抗反射层做双重图形硬掩模的工艺方法，其特征在于，在步骤S5中，采用旋涂工艺在所述抗反射层上覆盖一层形成光刻胶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611269995.7A CN106601670B (zh) | 2016-12-30 | 2016-12-30 | 含无机物的有机抗反射层做双重图形硬掩模的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611269995.7A CN106601670B (zh) | 2016-12-30 | 2016-12-30 | 含无机物的有机抗反射层做双重图形硬掩模的工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106601670A CN106601670A (zh) | 2017-04-26 |
| CN106601670B true CN106601670B (zh) | 2019-11-22 |
Family
ID=58582205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611269995.7A Active CN106601670B (zh) | 2016-12-30 | 2016-12-30 | 含无机物的有机抗反射层做双重图形硬掩模的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106601670B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812131B1 (en) * | 2000-04-11 | 2004-11-02 | Honeywell International Inc. | Use of sacrificial inorganic dielectrics for dual damascene processes utilizing organic intermetal dielectrics |
| CN1974636A (zh) * | 2005-11-30 | 2007-06-06 | Jsr株式会社 | 化学机械研磨浆料、化学机械研磨法及半导体装置的制法 |
| CN101910947A (zh) * | 2008-01-11 | 2010-12-08 | 第一毛织株式会社 | 硅基硬掩模组合物(Si-SOH；Si基旋涂硬掩模)以及使用该组合物制造半导体集成电路器件的方法 |
-
2016
- 2016-12-30 CN CN201611269995.7A patent/CN106601670B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812131B1 (en) * | 2000-04-11 | 2004-11-02 | Honeywell International Inc. | Use of sacrificial inorganic dielectrics for dual damascene processes utilizing organic intermetal dielectrics |
| CN1974636A (zh) * | 2005-11-30 | 2007-06-06 | Jsr株式会社 | 化学机械研磨浆料、化学机械研磨法及半导体装置的制法 |
| CN101910947A (zh) * | 2008-01-11 | 2010-12-08 | 第一毛织株式会社 | 硅基硬掩模组合物(Si-SOH；Si基旋涂硬掩模)以及使用该组合物制造半导体集成电路器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106601670A (zh) | 2017-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8530147B2 (en) | Patterning process | |
| CN102187453B (zh) | 用硬掩模及两次曝光形成半导体元件的接触及导通孔 | |
| US8273661B2 (en) | Pattern forming method, semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
| CN110660733B (zh) | 光刻工艺方法和双大马士革工艺方法 | |
| CN104124137B (zh) | 半导体器件的形成方法 | |
| CN104155844A (zh) | 利用单次曝光形成多层图案的具有三种状态的光掩模 | |
| KR20180017163A (ko) | 플루오로폴리머 뱅크 구조들을 갖는 유기 전자 디바이스들 | |
| CN106200272A (zh) | 一种自对准双重图形成像方法 | |
| CN110568726B (zh) | 一种曝光聚焦补偿方法 | |
| CN106601670B (zh) | 含无机物的有机抗反射层做双重图形硬掩模的工艺方法 | |
| US9412612B2 (en) | Method of forming semiconductor device | |
| CN111316398A (zh) | 直接在非晶硅硬掩模上的构图 | |
| US20060073425A1 (en) | Pattern designing method, photomask manufacturing method, resist pattern forming method and semiconductor device manufacturing method | |
| CN107703722B (zh) | 图案化光阻的形成方法 | |
| TWI471925B (zh) | 形成蝕刻遮罩之方法 | |
| CN109003937B (zh) | 半导体存储器件的制作方法 | |
| US9196524B2 (en) | Manufacturing method of semiconductor device | |
| CN110634732B (zh) | 光刻工艺方法 | |
| KR20100102422A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
| US20020076656A1 (en) | Thermal reflow photolithographic process | |
| TWI358789B (en) | Method for dual damascene process | |
| US8765612B2 (en) | Double patterning process | |
| KR20130108300A (ko) | 스핀-온 층에 고종횡비 패터닝을 하는 방법 | |
| TWI473205B (zh) | 接觸窗開口的形成方法 | |
| KR100915070B1 (ko) | 반도체 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |