KR101016340B1 - 고주파 반도체 장치의 인덕터 제조방법 - Google Patents

고주파 반도체 장치의 인덕터 제조방법 Download PDF

Info

Publication number
KR101016340B1
KR101016340B1 KR1020030091661A KR20030091661A KR101016340B1 KR 101016340 B1 KR101016340 B1 KR 101016340B1 KR 1020030091661 A KR1020030091661 A KR 1020030091661A KR 20030091661 A KR20030091661 A KR 20030091661A KR 101016340 B1 KR101016340 B1 KR 101016340B1
Authority
KR
South Korea
Prior art keywords
trench
via hole
layer
stop layer
etch stop
Prior art date
Application number
KR1020030091661A
Other languages
English (en)
Other versions
KR20050059936A (ko
Inventor
박상균
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030091661A priority Critical patent/KR101016340B1/ko
Publication of KR20050059936A publication Critical patent/KR20050059936A/ko
Application granted granted Critical
Publication of KR101016340B1 publication Critical patent/KR101016340B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 고주파 반도체 장치의 인덕터 제조 방법에 관한 것으로, 비아홀용 절연층 및 트렌치용 식각 정지층을 형성하고, 비아홀 마스크 공정 및 식각 공정으로 트렌치용 식각 정지층 및 비아홀용 절연층을 일정 깊이 식각하여 불완전 비아홀을 형성하고, 불완전 비아홀을 희생물질층으로 매립하고, 트렌치용 절연층 및 연마 정지층을 형성한 후 트렌치 마스크 공정 및 식각 공정으로 인덕터 라인용 트렌치를 형성하고, 불완전 비아홀의 희생물질층을 선택적으로 제거하고, 불완전 비아홀을 통해 노출된 비아홀용 절연층을 식각하여 완전 비아홀을 형성하므로, 트렌치 식각시 비아홀이 동시에 식각되게 하는 자기정렬 듀얼 다마신 공정 적용시에 발생되는 비아홀 입구의 펜스 및 비아홀 측벽의 스페이서로 인한 트렌치 및 비아홀의 불량을 방지하여 인덕터 특성을 향상시킬 수 있다.
인덕터, 자기정렬 듀얼 다마신, 펜스, 스페이서

Description

고주파 반도체 장치의 인덕터 제조방법{Method of manufacturing inductor in RF semiconductor device}
도 1a 및 도 1b는 종래 고주파 반도체 장치의 인덕터 제조 방법을 설명하기 위한 소자의 단면도; 및
도 2a 내지 도 2d는 본 발명의 실시예에 따른 고주파 반도체 장치의 인덕터 제조 방법을 설명하기 위한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110, 210: 반도체 기판 111, 211: 소자 형성층
112, 212: 하부배선 113, 213: 층간 절연층
114, 214: 비아홀용 식각 정지층 115, 215: 비아홀용 절연층
116, 216: 트렌치용 식각 정지층 117: 비아홀 영역
217: 불완전 비아홀 118, 218: 트렌치용 절연층
119, 219: 연마 정지층 120, 220: 트렌치
121, 221: 비아홀 200: 희생물질층
300: 연결 접점 400: 인덕터 금속배선
본 발명은 고주파 반도체 장치의 인덕터 제조 방법에 관한 것으로, 특히 자기정렬 듀얼 다마신(self aligned dual damascene) 공정으로 고단차 하이-큐 인덕터(high-Q inductor) 제조하는 방법에 관한 것이다.
일반적으로 인덕터(Inductor)는 RF IC에서 임피던스 매칭을 위해 없어서는 아니 되는 수동 소자이다. 그런데, 스텐다드 로직(standard logic) 공정을 이용하여서는 RF IC에서 요구되는 Q (Quality Factor; 충실도, 이하 Q로 표기함)를 얻을 수 없으며, 높은 Q값을 확보하기 위해서는 인덕터 금속배선에서 발생되는 기생 저항 성분을 줄이는 것과 실리콘 기판으로 통하는 와상 전류(eddy current) 및 변위 전류(displacement current)에 의한 손실을 줄여야 한다. 인덕터로 사용되는 금속배선 두께를 표준 공정에서 적용하는 두께보다 높은 2 내지 6 ㎛로 높여서 저항을 낮추거나, 낮은 저항의 구리를 사용하므로써 Q값을 높일 수 있다.
고속 동작이 요구되는 제품뿐만 아니라 RF IC를 위해서도 Cu 도입이 필요하다. Cu를 인덕터에 도입할 경우 금속배선을 식각하는 기존의 방법과는 달리 다마신 공정을 이용하게 되므로, 인덕터의 금속배선 부분인 트렌치와 인덕터의 연결 접점 부분인 비아홀이 형성될 고단차의 절연층을 식각하여야 한다. 다마신 공정 중 비아 퍼스트 듀얼 다마신 공정은 약 3 ㎛ 이상의 두꺼운 Cu 인덕터를 형성하기 위하여, 약 4 내지 6 ㎛ 이상의 깊은 비아홀을 식각해야 하는 과도한 식각 부담(etch burden)으로 인하여 공정 신뢰성 문제 및 생산성 문제를 발생시킨다. 이에 따라 비아홀이 정의되는 영역에 트렌치용 식각 정지층만 식각하고, 트렌치용 절연층을 형성하고, 트렌치 식각시 비아홀이 동시에 식각 되게하는 자기정렬 듀얼 다마신 공정을 적용하고 있다.
도 1a 및 도 1b는 종래 자기정렬 듀얼 다마신 공정을 적용한 고주파 반도체 장치의 인덕터 제조 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(110) 상에 소자 형성층(111)을 형성한다. 소자 형성층(111)은 메모리 소자, 로직 소자 및 금속배선 등과 같이 고주파 반도체 장치를 구성하는 요소들을 포함한다. 소자 형성층(111) 상에 하부배선(112)을 포함하는 층간 절연층(113)을 형성한다. 하부배선(112)을 포함한 층간 절연층(113) 상에 비아홀용 식각 정지층(114), 비아홀용 절연층(115) 및 트렌치용 식각 정지층(116)을 순차적으로 형성한다. 비아홀 마스크 공정 및 식각 공정으로 트렌치용 식각 정지층(116)을 일부분 식각하여 비아홀 영역(117)을 정의한다.
도 1b를 참조하면, 비아홀 영역(117)이 정의된 트렌치용 식각 정지층(116) 상에 약 2㎛ 이상의 두꺼운 트렌치용 절연층(118) 및 연마 정지층(119)을 순차적으로 형성한다. 트렌치용 마스크 공정 및 식각 공정으로 연마 정지층(119) 및 트렌치용 절연층(118)을 식각하여 인덕터 라인이 형성될 트렌치(120)를 형성한다. 트렌치(120) 저면을 이루는 트렌치 식각 정지층(116)을 식각 마스크로 한 자기정렬 식각 공정으로 비아홀 영역(117)을 통해 노출된 비아홀용 절연층(115)을 식각하고, 노출된 트렌치용 식각 정지층(116) 및 비아홀용 식각 정지층(114)을 식각하여 비아홀(121)을 완성시킨다. 이후 Cu 등의 인덕터 형성 물질로 트렌치(120) 및 비아홀(121)을 매립하고 화학적 기계적 연마(CMP) 공정으로 연마하여 고주파 반도체 장치의 인덕터를 제조한다.
상기와 같이, 종래 방법의 경우 트렌치용 식각 정지층(116)에 형성된 비아홀(121) 주변으로 트렌치용 절연층(118)이 스페이서(S) 형태로 존재하게 되며, 이에 따른 비아홀 펜스(via hole fence; F) 형성 등의 비아홀/트렌치 프로파일(profile) 불량과 비아홀(121) 사이즈(size) 감소에 의한 직렬저항 성분의 증가로 인덕터 특성이 열화되는 문제가 있다.
따라서, 본 발명은 자기정렬 듀얼 다마신 공정으로 고단차 하이-큐 인덕터 제조시에 양호한 프로파일을 갖는 비아홀 및 트렌치를 형성하여 비아홀 사이즈의 감소 없이 높은 Q값을 갖는 인덕터를 형성할 수 있는 고주파 반도체 장치의 인덕터 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 측면에 따른 고주파 반도체 장치의 인덕터 제조 방법은 하부배선을 포함하는 층간 절연층이 형성된 기판 상에 비아홀 용 식각 정지층, 비아홀용 절연층 및 트렌치용 식각 정지층을 순차적으로 형성하는 단계; 트렌치용 식각 정지층 및 비아홀용 절연층을 일정 깊이 식각하여 불완전 비아홀을 형성하는 단계; 불완전 비아홀 내에 희생물질층을 형성하는 단계; 희생물질층을 포함한 트렌치용 식각 정지층 상에 트렌치용 절연층 및 연마 정지층을 순차적으로 형성하는 단계; 연마 정지층 및 트렌치용 절연층을 일부분 식각하여 트렌치를 형성하는 단계; 트렌치 저면에 노출된 상기 희생물질층을 선택적으로 제거하는 단계; 트렌치 식각 정지층을 식각 마스크로 한 자기정렬 식각 공정으로 비아홀용 절연층을 식각하는 단계; 트렌치용 식각 정지층 및 비아홀용 식각 정지층 각각의 노출된 부분을 식각하여 하부 배선이 저면을 이루는 비아홀을 형성하는 단계; 및 트렌치 및 비아홀을 인덕터 형성용 물질로 채우는 단계를 포함한다.
상기에서, 비아홀용 식각 정지층 및 트렌치용 식각 정지층은 SiN, SiON, Si3N4와 같은 질화물 계열을 사용하거나, 내부 캐패시턴스의 증가를 방지하기 위해 질화물 계열보다 유전상수가 낮은 SiC와 같은 탄소 계열을 사용하여 형성한다.
비아홀용 절연층 및 트렌치용 절연층은 산화물, FSG 계열, 탄소 함유 저유전 절연물 또는 다공성 저유전 절연물로 형성한다.
희생물질층은 점도가 낮아 유동성이 우수하고, 습식 식각 용액, 건식 식각 또는 산소함유 플라즈마 분위기에서 제거가 용이한 물질을 사용하여 형성한다.
희생물질층은 포토레지스트, 유기 계열의 SOG 또는 무기 계열의 SOG를 사용하여 형성한다.
희생물질층은 BOE 계열이나 HF 계열의 용액을 사용한 습식 식각 공정, 건식 식각 공정, 화학적 기계적 연마 공정 또는 O2 플라즈마 처리를 통해 불완전 비아홀 내에만 형성한다.
트렌치용 절연층 및 연마 정지층은 상기 희생물질층이 경화되거나 변질되지 않은 온도범위에서 형성한다.
희생물질층의 선택적 제거 공정은 BOE 계열이나 HF 계열의 용액을 사용한 습식 식각 공정이나 O2 플라즈마 처리를 적용한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의하여 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어질 수도 있다. 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 자기정렬 듀얼 다마신 공정을 적용한 고주파 반도체 장치의 인덕터 제조 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 기판(210) 상에 소자 형성층(211)을 형성한다. 소자 형성층(211)은 메모리 소자, 로직 소자 및 금속배선 등과 같이 고주파 반도체 장치를 구성하는 요소들을 포함한다. 소자 형성층(211) 상에 하부배선(212)을 포함하는 층간 절연층(213)을 형성한다. 하부배선(212)을 포함한 층간 절연층(213) 상에 비아홀용 식각 정지층(214), 비아홀용 절연층(215) 및 트렌치용 식각 정지층(216)을 순차적으로 형성한다. 비아홀 마스크 공정 및 식각 공정으로 트렌치용 식각 정지층(216) 및 비아홀용 절연층(215)을 일정 깊이 식각하여 불완전 비아홀(partial via hole; 217)을 형성한다.
상기에서, 하부 금속배선(212)은 구리, 텅스텐, 알루미늄 등 반도체 소자의 배선으로 사용되는 모든 도전성 물질로 형성한다.
비아홀용 식각 정지층(214) 및 트렌치용 식각 정지층(216) 각각은 SiN, SiON, Si3N4와 같은 질화물 계열을 사용하거나, 내부 캐패시턴스의 증가를 방지하기 위해 질화물 계열보다 유전상수가 낮은 SiC와 같은 탄소 계열을 사용하여 형성한다. 트렌치용 식각 정지층(216)은 300 내지 4000 Å의 두께로 형성한다.
비아홀용 절연층(215)은 산화물, FSG 계열, 탄소 함유 저유전 절연물 또는 다공성 저유전 절연물로 형성한다.
도 2b를 참조하면, 불완전 비아홀(217) 내에 희생물질층(200)을 형성한다. 희생물질층(200)은 점도가 낮아 유동성이 우수하고, 습식 식각 용액, 건식 식각 또는 산소함유 플라즈마 분위기 등에서 제거가 용이한 물질로 형성하며, 특히 습식 식각 용액이나 산소함유 플라즈마 분위기에서 주변 층들과 식각 선택비가 높은 물질 예를 들어, 포토레지스트, 유기 계열의 SOG(spin on glass) 또는 무기 계열의 SOG를 사용하여 형성하는 것이 바람직하다. 희생물질층(200)을 불완전 비아홀(217) 내부에만 남기는 방법은 불완전 비아홀(217)이 충분히 매립되도록 희생물질층(200)을 형성하고, BOE 계열이나 HF 계열의 용액을 사용한 습식 식각 공정, 건식 식각 공정, 화학적 기계적 연마(CMP) 공정 또는 O2 플라즈마 처리 등으로 불완전 비아홀(217) 외부의 희생물질층(200)을 제거하여 이루어진다.
도 2c를 참조하면, 희생물질층(200)을 포함한 트렌치용 식각 정지층(216) 상에 약 2㎛ 이상의 두꺼운 트렌치용 절연층(218) 및 연마 정지층(219)을 순차적으로 형성한다. 트렌치용 마스크 공정 및 식각 공정으로 연마 정지층(219) 및 트렌치용 절연층(218)을 식각하여 인덕터 라인이 형성될 트렌치(220)를 형성한다. 트렌치(220) 형성에 의해 저면에 노출된 희생물질층(200)을 선택적으로 제거하여 불완전 비아홀(217)이 노출된다. 연마 정지층(219)과 트렌치(220) 저면을 이루는 트렌치 식각 정지층(216)을 식각 마스크로 한 자기정렬 식각 공정으로 불완전 비아홀(217)을 통해 노출된 비아홀용 절연층(215)을 식각하고, 노출된 트렌치용 식각 정지층(216) 및 비아홀용 식각 정지층(214)을 식각하여 비아홀(221)을 완성시킨다.
상기에서, 트렌치용 절연층(218)은 산화물, FSG 계열, 탄소 함유 저유전 절연물 또는 다공성 저유전 절연물로 형성한다.
트렌치용 절연층(218) 및 연마 정지층(219)은 희생물질층(200)이 경화되거나 변질되지 않을 정도의 온도범위에서 형성하는 것이 바람직하다. 만약 희생물질층(200)이 포토레지스트로 형성된 경우 이의 경화를 방지하기 위해 트렌치용 절연층(218) 및 연마 정지층(219)은 200 ℃를 넘지않는 온도에서 형성해야 한다. 희생물질층(200)이 경화되거나 변질될 경우 후에 제거가 잘 되지 않아 주변 층들이 식각 손상을 입게되는 문제가 발생한다.
희생물질층(200)의 선택적 제거 공정은 BOE 계열이나 HF 계열의 용액을 사용한 습식 식각 공정이나 O2 플라즈마 처리를 적용한다.
도 2d를 참조하면, 트렌치(220) 및 비아홀(221) 내에 인덕터 형성용 물질 예를 들어, 구리, 텅스텐, 알루미늄과 같은 도전성 물질을 채운 후, 화학적 기계적 연마 공정 등을 실시하고, 이로 인하여, 비아홀(221) 부분에는 하부배선(212)을 연결하는 연결 접점(300)이 형성되고, 트렌치(220) 부분에는 인덕터 금속배선(400)이 형성된다.
상술한 바와 같이, 본 발명은 자기정렬 듀얼 다마신 공정으로 고단차 하이- 큐 인덕터 제조시에 불완전 비아홀 내에 희생물질층을 형성하여 트렌치를 형성하고, 희생물질층을 제거한 후에 비아홀을 형성하므로, 양호한 프로파일을 갖는 비아홀 및 트렌치를 형성할 수 있고, 이에 따라 비아홀 사이즈의 감소 없이 높은 Q값을 갖는 인덕터를 형성할 수 있어 고주파 반도체 장치의 수율 및 신뢰성을 향상시킬 수 있다.

Claims (8)

  1. 하부배선을 포함하는 층간 절연층이 형성된 기판 상에 비아홀용 식각 정지층, 비아홀용 절연층 및 트렌치용 식각 정지층을 순차적으로 형성하는 단계;
    상기 트렌치용 식각 정지층 및 상기 비아홀용 절연층을 일정 깊이 식각하여 불완전 비아홀을 형성하는 단계;
    상기 불완전 비아홀 내에 희생물질층을 형성하는 단계;
    상기 희생물질층을 포함한 상기 트렌치용 식각 정지층 상에 트렌치용 절연층 및 연마 정지층을 순차적으로 형성하는 단계;
    상기 연마 정지층 및 상기 트렌치용 절연층을 일부분 식각하여 트렌치를 형성하는 단계;
    상기 트렌치 저면에 노출된 상기 희생물질층을 선택적으로 제거하는 단계;
    상기 트렌치 식각 정지층을 식각 마스크로 한 자기정렬 식각 공정으로 비아홀용 절연층을 식각하는 단계;
    상기 트렌치용 식각 정지층 및 상기 비아홀용 식각 정지층 각각의 노출된 부분을 식각하여 상기 하부 배선이 저면을 이루는 비아홀을 형성하는 단계; 및
    상기 트렌치 및 상기 비아홀을 인덕터 형성용 물질로 채우는 단계를 포함하는 고주파 반도체 장치의 인덕터 제조 방법.
  2. 제 1 항에 있어서, 상기 비아홀용 식각 정지층 및 상기 트렌치용 식각 정지층은 SiN, SiON, Si3N4와 같은 질화물 계열을 사용하거나, 내부 캐패시턴스의 증가를 방지하기 위해 질화물 계열보다 유전상수가 낮은 SiC와 같은 탄소 계열을 사용하여 형성하는 고주파 반도체 장치의 인덕터 제조 방법.
  3. 제 1 항에 있어서, 상기 비아홀용 절연층 및 상기 트렌치용 절연층은 산화물, FSG 계열, 탄소 화합물 또는 다공성 물질로 형성하는 고주파 반도체 장치의 인덕터 제조 방법.
  4. 제 1 항에 있어서, 상기 희생물질층은 습식 식각 용액, 건식 식각 또는 산소함유 플라즈마 분위기에서 제거되는 유동성 물질을 사용하여 형성하는 물질을 사용하여 형성하는 고주파 반도체 장치의 인덕터 제조 방법.
  5. 제 1 항 또는 제 4 항에 있어서, 상기 희생물질층은 포토레지스트, 유기 계열의 SOG 또는 무기 계열의 SOG를 사용하여 형성하는 고주파 반도체 장치의 인덕터 제조 방법.
  6. 제 1 항에 있어서, 상기 희생물질층은 BOE 계열이나 HF 계열의 용액을 사용한 습식 식각 공정, 건식 식각 공정, 화학적 기계적 연마 공정 또는 O2 플라즈마 처리를 통해 상기 불완전 비아홀 내에만 형성하는 고주파 반도체 장치의 인덕터 제조 방법.
  7. 제 1 항에 있어서, 상기 트렌치용 절연층 및 연마 정지층은 상기 희생물질층이 경화되거나 변질되지 않는 온도범위에서 형성하는 고주파 반도체 장치의 인덕터 제조 방법.
  8. 제 1 항에 있어서, 상기 희생물질층의 선택적 제거 공정은 BOE 계열이나 HF 계열의 용액을 사용한 습식 식각 공정이나 O2 플라즈마 처리를 적용하는 고주파 반도체 장치의 인덕터 제조 방법.
KR1020030091661A 2003-12-15 2003-12-15 고주파 반도체 장치의 인덕터 제조방법 KR101016340B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030091661A KR101016340B1 (ko) 2003-12-15 2003-12-15 고주파 반도체 장치의 인덕터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030091661A KR101016340B1 (ko) 2003-12-15 2003-12-15 고주파 반도체 장치의 인덕터 제조방법

Publications (2)

Publication Number Publication Date
KR20050059936A KR20050059936A (ko) 2005-06-21
KR101016340B1 true KR101016340B1 (ko) 2011-02-22

Family

ID=37252792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030091661A KR101016340B1 (ko) 2003-12-15 2003-12-15 고주파 반도체 장치의 인덕터 제조방법

Country Status (1)

Country Link
KR (1) KR101016340B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611474B1 (ko) * 2003-12-30 2006-08-09 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조 방법
KR100755112B1 (ko) * 2006-05-24 2007-09-04 동부일렉트로닉스 주식회사 반도체 소자의 인덕터 제조 방법
KR100905370B1 (ko) * 2007-10-08 2009-07-01 주식회사 동부하이텍 고주파 반도체 소자의 인덕터 형성방법
KR101015528B1 (ko) * 2008-09-17 2011-02-16 주식회사 동부하이텍 반도체 소자의 인덕터 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203207A (ja) 2000-01-18 2001-07-27 Nec Corp 半導体集積回路の製造方法、半導体集積回路
KR20020058289A (ko) * 2000-12-29 2002-07-12 박종섭 반도체소자의 제조방법
JP2003100864A (ja) 2001-07-09 2003-04-04 Texas Instruments Inc 二重ダマシーン構造体を形成する方法
KR20030055802A (ko) * 2001-12-27 2003-07-04 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203207A (ja) 2000-01-18 2001-07-27 Nec Corp 半導体集積回路の製造方法、半導体集積回路
KR20020058289A (ko) * 2000-12-29 2002-07-12 박종섭 반도체소자의 제조방법
JP2003100864A (ja) 2001-07-09 2003-04-04 Texas Instruments Inc 二重ダマシーン構造体を形成する方法
KR20030055802A (ko) * 2001-12-27 2003-07-04 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20050059936A (ko) 2005-06-21

Similar Documents

Publication Publication Date Title
KR101742925B1 (ko) 다마신 구조물의 구조물 및 형성방법
US10134669B2 (en) Method for forming fin field effect transistor (FinFET) device structure with interconnect structure
CN106033741B (zh) 金属内连线结构及其制作方法
US20100055898A1 (en) Method for fabricating an integrated circuit
CN110060955B (zh) 半导体元件及其制作方法
US6440842B1 (en) Method of forming a dual damascene structure by patterning a sacrificial layer to define the plug portions of the structure
CN109545735B (zh) 金属内连线结构及其制作方法
TWI232481B (en) Manufacturing method for semiconductor device and the semiconductor device
KR101016340B1 (ko) 고주파 반도체 장치의 인덕터 제조방법
US6780756B1 (en) Etch back of interconnect dielectrics
KR100668810B1 (ko) 알씨 딜레이를 개선한 반도체소자의 금속배선방법
KR102573000B1 (ko) 반도체 디바이스를 위한 상호연결 구조
KR20100122700A (ko) 반도체 소자의 제조방법
US11251074B2 (en) Integrated circuit structure and method for preparing the same
JP2000003961A (ja) 集積回路およびその製造方法
KR101409373B1 (ko) 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
CN100369234C (zh) 形成半导体装置的方法
US20070120262A1 (en) Semiconductor device and method for manufacturing the same
KR100564526B1 (ko) 반도체 소자의 인덕터 제조방법
US20230386902A1 (en) Method for preparing semiconductor device with air spacer
KR20040058959A (ko) 듀얼 다마신 패턴 형성 방법
KR100288776B1 (ko) 반도체장치의인덕터및그제조방법
KR101015528B1 (ko) 반도체 소자의 인덕터 제조방법
KR101044611B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100456420B1 (ko) 반도체 소자의 구리 배선 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 10