KR101044611B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents
반도체 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR101044611B1 KR101044611B1 KR1020040048244A KR20040048244A KR101044611B1 KR 101044611 B1 KR101044611 B1 KR 101044611B1 KR 1020040048244 A KR1020040048244 A KR 1020040048244A KR 20040048244 A KR20040048244 A KR 20040048244A KR 101044611 B1 KR101044611 B1 KR 101044611B1
- Authority
- KR
- South Korea
- Prior art keywords
- low dielectric
- dielectric insulating
- forming
- insulating film
- film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 소정의 구조가 형성된 반도체 기판 상부에 저유전 절연막을 형성하는 단계와, 상기 저유전 절연막의 소정 영역을 소정 깊이로 식각하는 단계와, 상기 저유전 절연막의 식각된 부분이 매립되도록 전체 구조 상부에 캐핑층을 형성하는 단계와, 상기 캐핑층 및 상기 저유전 절연막의 소정 영역을 식각하여 다마신 패턴을 형성하는 단계와, 상기 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막 및 구리층을 형성한 후 연마하는 단계를 포함하여 저유전 절연막과 캡핑층 사이의 접착력을 향상시킴으로써 이후 CMP 공정에서의 딜라미네이션(delamination)의 발생을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법이 제시된다.
저유전 절연막, 캐핑층, 딜라미네이션
Description
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 제 1 저유전 절연막
13 : 제 1 캐핑층 14 : 제 1 확산 방지막
15 : 제 1 구리층 16 : 제 2 확산 방지막
17 : 제 2 저유전 절연막 18 : 제 2 캐핑층
19 : 제 3 확산 방지막 20 : 제 2 구리층
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 저유전 절연막의 소정 영역을 소정 깊이로 식각한 후 그 상부에 캐핑층을 형성하여 저유전 절연막과 캡핑층 사이의 접착력을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
반도체 소자의 고집적 및 고속화가 진행되면서, 4.0∼4.2 정도의 유전율을 갖는 SiO2막으로 된 통상의 절연막은 소자의 구동 속도 향상을 방해하는 요인으로 작용하게 된다. 즉, 반도체 소자의 고집적화는 필연적으로 셀 영역의 크기 감소를 수반하게 되는데, 셀 영역의 크기가 감소되면 이웃하는 금속 배선들간의 기생 캐패시턴스가 증가되어 RC 지연이 증가하게 되기 때문에 소자의 구동 속도를 향상시키는데 한계를 갖게 된다. 따라서, 고속 소자를 구현하기 위해 절연막 물질 변경에 대한 연구, 즉, 저유전 절연막을 반도체 제조 공정에 적용하려는 연구가 활발하게 진행되고 있다.
이러한 저유전 절연막의 하나로서 SOG(Spin On Glass)막, OSG(Organic Silicate Glass)막 등의 탄소(carbon)가 함유된 막을 사용한다. 그런데, 탄소가 함유된 막으로 저유전 절연막을 형성하는 경우에는 저유전 절연막을 보호하기 위하여 저유전 절연막 상부에 캐핑층(capping layer)을 형성하고, 캐핑층과 저유전 절연막의 접착력(adhesion)을 향상시키기 위하여 헬륨(He) 또는 CO2 플라즈마 처리를 실시한다. 그러나, 이러한 공정을 실시하여도 원하는 접착력을 유지하지 못해 후속 CMP 공정에서 웨이퍼 에지(wafer edge) 부위에 딜라미네이션(delamination)이 발생하게 되어 소자의 신뢰성에 악영향을 미치게 된다.
본 발명의 목적은 탄소가 함유된 저유전 절연막과 그 상부에 형성되는 캐핑층의 접착력을 향상시켜 CMP 공정에서 웨이퍼 에지 부위의 딜라미네이션의 발생을 방지하여 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 탄소가 함유된 저유전 절연막의 상부의 소정 영역을 소정 깊이로 식각한 후 캐핑층을 형성함으로써 저유전 절연막과 캐핑층의 접착력을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 소정의 구조가 형성된 반도체 기판 상부에 저유전 절연막을 형성하는 단계와, 상기 저유전 절연막의 소정 영역을 소정 깊이로 식각하는 단계와, 상기 저유전 절연막의 식각된 부분이 매립되도록 전체 구조 상부에 캐핑층을 형성하는 단계와, 상기 캐핑층 및 상기 저유전 절연막의 소정 영역을 식각하여 다마신 패턴을 형성하는 단계와, 상기 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막 및 구리층을 형성한 후 연마하는 단계를 포함한다.
상기 저유전 절연막은 탄소가 함유된 막을 포함한다.
상기 탄소가 함유된 막은 SOG(Spin On Glass)막, OSG(Organic Silicate Glass)막을 포함한다.
상기 저유전 절연막은 소정의 감광막을 이용한 식각 공정으로 패터닝되며, 상기 감광막은 이소프로필 알코올을 이용한 습식 식각 공정으로 제거하여 상기 저유전 절연막의 데미지를 방지한다.
상기 캐핑층은 산화막을 이용하여 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시 예를 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(11) 상부에 SOG, OSG등의 탄소가 함유된 막을 이용하여 제 1 저유전 절연막(12)을 형성한다. 제 1 저유전 절연막(12) 상부에 소정의 감광막(도시안됨)을 형성한 후 이를 마스크로 제 1 저유전 절연막(12)의 소정 영역을 소정 깊이로 식각하는데, 예를들어 일정한 간격을 유지하고 500∼1000Å의 깊이로 식각한다. 한편, 제 1 저유전 절연막(12)의 소정 영역을 식각하기 위해 사용된 감광막(도시안됨)은 제 1 저유전 절연막(12)의 데미지를 줄이기 위해 아이소프로필 알코올(isopropyl alcohol)등을 이용한 습식 식각 공정으로 제거한다.
도 1(b)를 참조하면, 패터닝된 제 1 저유전 절연막(12) 상부에 산화막등을 이용하여 제 1 캐핑층(13)을 형성한다. 제 1 캐핑층(13) 및 제 1 저유전 절연막(12)의 소정 영역을 식각하여 트렌치를 형성한다. 트렌치를 포함한 전체 구조 상부에 제 1 확산 방지막(14)을 형성한 후 트렌치가 매립되도록 제 1 구리층(15)을 형성한다. 제 1 구리층(15) 및 제 1 확산 방지막(14)을 연마하여 하부 구리 배선을 형성한다.
도 1(c)를 참조하면, 전체 구조 상부에 제 2 확산 방지막(16)을 형성한 후 제 2 저유전 절연막(17)을 형성한다. 제 2 저유전 절연막(17)의 소정 영역을 소정 깊이로 식각한 후 패터닝된 제 2 저유전 절연막(17) 상부에 제 2 캐핑층(18)을 형성한다. 그리고, 제 2 캐핑층(18) 및 제 2 저유전 절연막(17)의 소정 영역을 식각하여 비아홀 및 트렌치로 구성된 듀얼 다마신 패턴을 형성한다. 듀얼 다마신 패턴을 포함한 전체 구조 상부에 제 3 확산 방지막(19)을 형성한 후 트렌치 및 비아홀이 매립되도록 제 2 구리층(20)을 형성한다. 제 2 구리층(20) 및 제 3 확산 방지막(19)의 연마하여 상부 구리 배선을 형성한다. 상기 제 2 저유전 절연막(17)의 형성 및 식각은 상기 제 1 저유전 절연막(12)의 방법과 동일하게 한다.
상술한 바와 같이 본 발명에 의하면 저유전 절연막의 소정 영역을 소정 깊이로 식각한 후 그 상부에 캐핑층을 형성하여 저유전 절연막과 캡핑층 사이의 접착력을 향상시킴으로써 이후 CMP 공정에서의 딜라미네이션(delamination)의 발생을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.
Claims (5)
- 일 구조가 형성된 반도체 기판 상부에 유전율이 적어도 4.0보다 낮은 저유전 절연막을 형성하는 단계;상기 저유전 절연막의 일 영역을 일정 깊이로 식각하는 단계;상기 저유전 절연막의 식각된 부분이 매립되도록 전체 구조 상부에 캐핑층을 형성하는 단계;상기 캐핑층 및 상기 저유전 절연막의 일 영역을 식각하여 다마신 패턴을 형성하는 단계; 및상기 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막 및 구리층을 형성한 후 연마하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 저유전 절연막은 탄소가 함유된 막을 포함하는 반도체 소자의 금속 배선 형성 방법.
- 제 2 항에 있어서, 상기 탄소가 함유된 막은 SOG(Spin On Glass)막 및 OSG(Organic Silicate Glass)막 중 어느 하나인 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 저유전 절연막은 감광막을 이용한 식각 공정으로 패터닝되며, 상기 감광막은 이소프로필 알코올을 이용한 습식 식각 공정으로 제거하여 상기 저유전 절연막의 데미지를 방지하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 캐핑층은 산화막을 이용하여 형성하는 반도체 소자의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040048244A KR101044611B1 (ko) | 2004-06-25 | 2004-06-25 | 반도체 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040048244A KR101044611B1 (ko) | 2004-06-25 | 2004-06-25 | 반도체 소자의 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050122644A KR20050122644A (ko) | 2005-12-29 |
| KR101044611B1 true KR101044611B1 (ko) | 2011-06-29 |
Family
ID=37294433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040048244A KR101044611B1 (ko) | 2004-06-25 | 2004-06-25 | 반도체 소자의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101044611B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010039634A (ko) * | 1999-06-18 | 2001-05-15 | 조셉 제이. 스위니 | 탄소 함유층의 접착 향상 및 산화 감소 플라즈마 처리 |
| US20020132468A1 (en) | 2000-12-20 | 2002-09-19 | Wong Lawrence D. | Structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures |
| KR20030020415A (ko) * | 2000-07-26 | 2003-03-08 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 계면 및 접착성이 향상된 구리 상호연결부 캐핑 층 형성방법 |
-
2004
- 2004-06-25 KR KR1020040048244A patent/KR101044611B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010039634A (ko) * | 1999-06-18 | 2001-05-15 | 조셉 제이. 스위니 | 탄소 함유층의 접착 향상 및 산화 감소 플라즈마 처리 |
| KR20030020415A (ko) * | 2000-07-26 | 2003-03-08 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 계면 및 접착성이 향상된 구리 상호연결부 캐핑 층 형성방법 |
| US20020132468A1 (en) | 2000-12-20 | 2002-09-19 | Wong Lawrence D. | Structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050122644A (ko) | 2005-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100433091B1 (ko) | 반도체소자의 도전배선 형성방법 | |
| CN116314012A (zh) | 金属内连线结构及其制作方法 | |
| KR100539444B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US6258712B1 (en) | Method for forming a borderless contact | |
| KR101044611B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US20060197163A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2000003961A (ja) | 集積回路およびその製造方法 | |
| KR20210138927A (ko) | 반도체 장치 제조방법 | |
| KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
| KR100613283B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100515380B1 (ko) | 알루미늄구리-플러그를 이용하여 비아를 형성한 반도체소자 및 그 제조 방법 | |
| CN111463169B (zh) | 半导体装置的制造方法 | |
| KR100475536B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
| KR100243279B1 (ko) | 금속배선의 층간절연막 형성방법 | |
| KR100307561B1 (ko) | 반도체소자의 금속배선 형성방법_ | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101035644B1 (ko) | 반도체 소자의 제조방법 | |
| KR100390996B1 (ko) | 금속 배선 형성 방법 | |
| KR100458078B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR100667900B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100735628B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR20040077307A (ko) | 다마신 금속 배선 형성방법 | |
| KR100965045B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100875057B1 (ko) | 듀얼 다마신 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 9 |