JP2003100864A - 二重ダマシーン構造体を形成する方法 - Google Patents
二重ダマシーン構造体を形成する方法Info
- Publication number
- JP2003100864A JP2003100864A JP2002199839A JP2002199839A JP2003100864A JP 2003100864 A JP2003100864 A JP 2003100864A JP 2002199839 A JP2002199839 A JP 2002199839A JP 2002199839 A JP2002199839 A JP 2002199839A JP 2003100864 A JP2003100864 A JP 2003100864A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- layer
- trench
- etching
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000009977 dual effect Effects 0.000 title claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 139
- 239000006117 anti-reflective coating Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 20
- 229910052802 copper Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011247 coating layer Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 108091008717 AR-A Proteins 0.000 description 1
- 101150016011 RR11 gene Proteins 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229940104869 fluorosilicate Drugs 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 二重ダマシーン構造体形成方法において、反
射防止トレンチマスク材料を使用することに伴う問題を
解決する。 【解決手段】 一つ以上の電子装置を有する珪素基体上
に第一厚さを有する第一誘電体層１４０を形成し、前記
第一誘電体層の上に第二エッチング停止層１５０を形成
し、第二エッチング停止層の上に第二厚さを有する第二
誘電体層１６０を形成し、前記第二誘電体層の上に反射
防止被覆層１７０を形成し、前記第二誘電体層の中に、
前記第二誘電体層の厚さより深い第一深さの所まで第一
トレンチをエッチングし、そして前記第二誘電体層に、
前記第二厚さにほぼ等しい第二深さまで第二トレンチを
エッチングし、同時に前記第一誘電体層に前記第一厚さ
にほぼ等しい第一深さの第一トレンチをエッチングす
る。
射防止トレンチマスク材料を使用することに伴う問題を
解決する。 【解決手段】 一つ以上の電子装置を有する珪素基体上
に第一厚さを有する第一誘電体層１４０を形成し、前記
第一誘電体層の上に第二エッチング停止層１５０を形成
し、第二エッチング停止層の上に第二厚さを有する第二
誘電体層１６０を形成し、前記第二誘電体層の上に反射
防止被覆層１７０を形成し、前記第二誘電体層の中に、
前記第二誘電体層の厚さより深い第一深さの所まで第一
トレンチをエッチングし、そして前記第二誘電体層に、
前記第二厚さにほぼ等しい第二深さまで第二トレンチを
エッチングし、同時に前記第一誘電体層に前記第一厚さ
にほぼ等しい第一深さの第一トレンチをエッチングす
る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に半導体装置
及びその製造の分野に関し、特に二重ダマシーン(dual
damascene)構造体を形成する方法に関する。 【０００２】 【従来の技術】作動速度を増大するため、高性能集積回
路は、低い比誘電率の誘電体と共に銅配線技術を用いて
いる。現在二重ダマシーン法は、銅配線を形成するため
に最も広く用いられている方法である。典型的な二重ダ
マシーン法を、図１（ａ）〜１（ｃ）に例示する。図１
（ａ）に示したように、誘電体層１０及び銅線２０の上
に第一エッチング停止層を形成する。第一誘電体層４
０、第二エッチング停止層５０、及び第二誘電体層５５
を、第一エッチング停止層の上に形成する。次にホトレ
ジストのパタンー化層を形成し、第一トレンチ５７のエ
ッチングをパタンー化するのに用いる。第一トレンチ５
７をエッチングした後、裏側反射防止被覆（ＢＡＲＣ）
層６０を形成する。ＢＡＲＣ層６０を形成する間に、ト
レンチ５７中に付加的ＢＡＲＣ材料６５を形成する。付
加的ＢＡＲＣ材料６５は、第二トレンチ５８をエッチン
グする間、トレンチの底部表面を保護するのに必要であ
る。これは、図１（ｂ）に例示してある。エッチング工
程中、付加的ＢＡＲＣ６５の一部分が除去される。第二
トレンチ５８をエッチングした後、図１（ｃ）に例示し
たように、トレンチライナー材料８０を形成し、銅９０
を用いて両方のトレンチを充填する。 【０００３】 【発明が解決しようとする課題】トレンチをマスクする
ために付加的ＢＡＲＣ６５を用いることに関して数多く
の重要な問題が生ずる。それらの中で比較的重要な問題
の幾つかは、密集し、分離された構造体の不均一性、エ
ッチング工程中の第一エッチング停止層３０を通る穿
孔、ＢＡＲＣ材料により起こされる欠陥等である。従っ
て、ＢＡＲＣトレンチマスク材料６５を使用することに
伴われる問題を解決する改良された方法が求められてい
る。 【０００４】 【課題を解決するための手段】本発明は、二重ダマシー
ン構造体を形成する方法を開示する。特に、一つ以上の
電子装置を有する珪素基体上に第一誘電体層を形成す
る。次にこの第一誘電体層の上に第一エッチング停止層
を形成し、次にその第一エッチング停止層の上に第二誘
電体層を形成する。次に第二誘電体層の上にオキシ窒化
珪素反射防止被覆層を形成し、第二誘電体層及び第一誘
電体層中に第一トレンチを第一深さまでエッチングす
る。第二誘電体層中に第二トレンチをエッチングしなが
ら、同時に第一誘電体層中に第一トレンチをエッチング
する。 【０００５】 【発明の実施の形態】本発明を、次に図２（ａ）〜２
（ｄ）を参照しながら記述する。本発明の利点は、二重
ダマシーン法を用いる他の構造に対しても適用できるこ
とは当業者に明らかになるであろう。 【０００６】時計歩度を大きくする必要性から、集積回
路に金属配線を形成するのに銅が使用されるようになっ
てきている。銅を使用することの外に、有機珪酸塩ガラ
ス（ＯＳＧ）（比誘電率＝約２．６）及びフルオロ珪酸
塩ガラス（ＦＳＧ）のような誘電体層が、二酸化珪素に
比較してそのような材料の比誘電率が低いことを利用し
て現在用いられている。本発明の一つの態様として、図
２（ａ）に示したように、銅層１２０及び誘電体層１０
０の上に第一エッチング停止層（ｅｔｃｈ ｓｔｏｐ
ｌａｙｅｒ）１３０を形成する。誘電体層１００は、ト
ランジスタ、ダイオード等のような一つ以上の電子装置
を有する珪素基体の上に形成する。これらの電子装置
は、集積回路の一部になっているのが典型的である。誘
電体層１００は、集積回路の種々の部分の上に形成して
もよい。銅層１２０は、集積回路の銅配線の一部を表し
ている。第一エッチング停止層１３０は、窒化珪素（Ｓ
ｉＮ）、炭化珪素（ＳｉＣ）、又はどのような適当な材
料を含んでいてもよい。第一エッチング停止層１３０を
形成した後、第一誘電体層１４０をエッチング停止層１
３０の上に形成する。本発明の一つの態様として、この
第一誘電体層１４０はフルオロ珪酸塩ガラス（ＦＳＧ）
を含む。ＦＳＧの外に、どのような適当な誘電材料を用
いて第一誘電体層１４０を形成してもよい。第一誘電体
層１４０を形成した後、第二エッチング停止層１５０を
形成しても、形成しなくてもよい。この第二エッチング
停止層１５０は、窒化珪素（ＳｉＮ）、炭化珪素（Ｓｉ
Ｃ）、或はこれら又は他の適当な材料の層のあらゆる組
合せからなる群から選択された材料を含む。第二エッチ
ング停止層１５０を形成した後、第二誘電体層を形成す
る。本発明の一つの態様として、この第二エッチング停
止層はＦＳＧ、ＯＳＧ、又は適当な誘電材料を含む。第
二誘電体層１６０を形成した後、反射防止被覆（ＡＲ
Ｃ）の層１７０を図２（ａ）に示したように形成する。
本発明の一つの態様として、このＡＲＣ層１７０はオキ
シ窒化珪素を含む。ＡＲＣ層１７０の重要な性質は、ホ
トリトグラフ処理中、光を反射しないことである。その
ようなＡＲＣフイルムは、次の原子％を有するオキシ窒
化珪素を用いて形成することができる：珪素（３０％〜
５５％）、酸素（２０％〜５０％）、窒素（２％〜１７
％）、及び水素（７％〜３５％）。ＡＲＣ層１７０を形
成した後、ホトレジスト層１８０を形成し、パターン化
する。ＡＲＣ層１７０、第二誘電体層１６０、及び第二
エッチング停止層１５０を多段階エッチング法を用いて
エッチングし、図２（ａ）に例示するような第一トレン
チ１８５を形成する。本発明の一つの態様として、オキ
シ窒化珪素層は、ＣＦ4に基づくプラズマエッチング法
を用いてエッチングすることができる。特に、３００Å
〜２０００Åのオキシ窒化珪素フイルムは、５０ｓｃｃ
ｍ〜１２０ｓｃｃｍの流量のＣＦ4、１ｓｃｃｍ〜９ｓ
ｃｃｍの流量の酸素、２００ｓｃｃｍ〜５００ｓｃｃｍ
の流量のアルゴン、及び約１０００Ｗ〜２０００Ｗの電
力を用いてエッチングすることができる。オキシ窒化珪
素フイルムを用いることの一つの利点は、一層薄い（即
ち、３０００Åより薄い）ホトレジスト層を用いること
ができることである。これにより現在の方法で必要な一
層厚いホトレジストフイルムの場合よりも改良された解
像度が得られる。第二誘電体層１６０を形成するために
ＦＳＧを用いた場合、約１０００Ｗのレベルの電力を用
いて、アルゴン（２００ｓｃｃｍ〜４００ｓｃｃｍ）、
ＣＨ2Ｆ2（１０ｓｃｃｍ〜３５ｓｃｃｍ）、及び酸素
（９ｓｃｃｍ〜３４ｓｃｃｍ）に基づくプラズマエッチ
ング法を用いることができる。最後に第二エッチング停
止層１５０を通ってエッチングするために、Ｃ5Ｆ8（５
ｓｃｃｍ〜１３ｓｃｃｍ）、アルゴン（３００ｓｃｃｍ
〜６５０ｓｃｃｍ）、及び酸素（４ｓｃｃｍ〜１３ｓｃ
ｃｍ）によるエッチング法を、電力レベルを約１５００
Ｗにして用いることができる。第一トレンチの深さ１８
７は変化させることができる。図２（ａ）に示した態様
では、トレンチの底面は第二エッチング停止層より下に
あることを示している。一般に、第一トレンチに必要な
深さは、誘電体層１４０及び１６０の厚さ、及び第二ト
レンチに必要な深さに依存する。 【０００７】第一トレンチ１８５を形成した後、残留す
るホトレジストフイルム１８０を除去し、別のパターン
化ホトレジストフイルム１９０を形成し、それを第二ト
レンチの幅を定めるのに用いる。これを図２（ｂ）で例
示する。そのホトレジストフイルムをエッチングマスク
として用い、ＡＲＣ層１７０の露出領域をエッチングす
る。オキシ窒化珪素ＡＲＣ層が用いられた場合、その層
はＣＦ4に基づくプラズマエッチング法を用いてエッチ
ングすることができる。特に３００Å〜２０００Åのオ
キシ窒化珪素フイルムは、５０ｓｃｃｍ〜１２０ｓｃｃ
ｍの流量のＣＦ 4、１ｓｃｃｍ〜９ｓｃｃｍの流量の酸
素、２００ｓｃｃｍ〜５００ｓｃｃｍの流量のアルゴ
ン、及び約１０００Ｗ〜２０００Ｗの電力を用いてエッ
チングすることができる。誘電体層１６０及び１４０を
続いてエッチングする間、ＡＲＣ層がハードマスクとし
て働く。次に誘電体層１６０及び１４０をエッチングす
ると同時に、図２（ｃ）に示すように、第二誘電体層１
６０に第二トレンチ１９５を形成し、第一誘電体層１４
０に第一トレンチ１８５をエッチングする。第二トレン
チ１９５のエッチングは、第二エッチング停止層１５０
（もし存在するならば）の所で停止され、第一誘電体層
１４０中の第一トレンチ１８５のエッチングは、第一エ
ッチング停止層１３０の所で停止される。 【０００８】第二誘電体層１６０中に第二トレンチ１９
５を形成する間、第一誘電体層中の第一トレンチ１８５
のエッチングが完了する。従って、第一誘電体層１４０
の下の第一エッチング停止層１３０は、全第二トレンチ
エッチング処理に曝されることはない。これにより、当
分野で現在用いられているＢＡＲＣ保護層の必要性がな
くなる。 【０００９】両方のトレンチ（１８５及び１９５）を形
成した後、第一エッチング停止層１３０の露出された領
域を取り除き、ライナーフイルム２００を、図２（ｄ）
に示したように形成する。ライナーフイルムの形成に続
き、銅堆積及び化学的機械的研削工程を行い、それによ
り図２（ｄ）に示すような銅層２１０を与える結果にな
る。銅層２１０は、先ず厚い銅層を形成し、次にＣＭＰ
法により過剰の銅を除去することにより形成する。 【００１０】本発明を、例示的態様に関して記述する
が、この記述は限定的意味で解釈されるべきではない。
本発明の他の態様と同様、例示した態様の種々の修正及
び組合せも、その記述を参照して当業者には明らかにな
るであろう。従って、特許請求の範囲はそのような修正
又は態様を全て包含するものである。 【００１１】以上の説明に関して更に以下の項を開示す
る。 （１） 一つ以上の電子装置を有する珪素基体を与え、
前記珪素基体上に第一厚さを有する第一誘電体層を形成
し、前記第一誘電体層の上に第一エッチング停止層を形
成し、前記第一誘電体層の上に第二厚さを有する第二誘
電体層を形成し、前記第二誘電体層の上に反射防止被覆
層を形成し、前記第二誘電体層の中に、前記第二誘電体
層の厚さより深い第一深さの所まで第一トレンチをエッ
チングし、そして前記第二誘電体層に、前記第二厚さに
ほぼ等しい第二深さまで第二トレンチをエッチングし、
同時に前記第一誘電体層に前記第一厚さにほぼ等しい第
一深さの第一トレンチをエッチングする、ことを包含す
る二重ダマシーン構造体を形成する方法。 （２） 反射防止被覆層が、オキシ窒化珪素を含む、
（１）に記載の方法。 （３） 第一及び第二エッチング停止層を、炭化珪素及
び窒化珪素からなる群から選択された材料を用いて形成
する、（１）に記載の方法。 （４） 第一誘電体層がＦＳＧである、（１）に記載の
方法。 （５） 第二誘電体層がＦＳＧである、（１）に記載の
方法。 （６） 更に、第一トレンチ及び第二トレンチ中にライ
ナーフイルムを形成し、そして前記第一トレンチ及び第
二トレンチ中に連続的銅層を形成する、ことを包含す
る、（１）に記載の方法。 （７） 一つ以上の電子装置を有する珪素基体を与え、
前記珪素基体上に第一厚さを有する第一誘電体層を形成
し、前記第一誘電体層の上に第一エッチング停止層を形
成し、前記第一誘電体層の上に第二厚さを有する第二誘
電体層を形成し、前記第二誘電体層の上にオキシ窒化珪
素の反射防止被覆層を形成し、前記第二誘電体層の中
に、前記第二誘電体層の厚さより深い第一深さの所まで
第一トレンチをエッチングし、そして前記第二誘電体層
中に、前記第二厚さにほぼ等しい第二深さまで第二トレ
ンチをエッチングし、同時に前記第一誘電体層中に前記
第一厚さにほぼ等しい第一深さの第一トレンチをエッチ
ングする、ことを包含する銅充填二重ダマシーン構造体
を形成する方法。 （８） 窒化珪素反射防止被覆層が、３０〜５０原子％
の珪素、２０〜５０原子％の酸素、２〜１７原子％の窒
素、及び７〜３５原子％の水素を含む、（１）に記載の
方法。 （９） 第一及び第二エッチング停止層を、炭化珪素及
び窒珪素からなる群から選択された材料を用いて形成す
る、（１）に記載の方法。 （１０） 第一誘電体層がＦＳＧである、請求項１に記
載の方法。 （１１） 本発明は、二重ダマシーン構造体を形成する
方法を開示する。エッチング停止層（１５０）を、誘電
体層（１４０）の上に形成する。第二誘電体層（１６
０）をエッチング停止層（１５０）の上に形成し、その
第二誘電体層の上にＡＲＣ層（１７０）を形成する。次
に第一及び第二誘電体層（１４０）及び（１６０）の夫
々に、第一トレンチ（１８５）及び第二トレンチ（１９
５）を同時に形成する。
及びその製造の分野に関し、特に二重ダマシーン(dual
damascene)構造体を形成する方法に関する。 【０００２】 【従来の技術】作動速度を増大するため、高性能集積回
路は、低い比誘電率の誘電体と共に銅配線技術を用いて
いる。現在二重ダマシーン法は、銅配線を形成するため
に最も広く用いられている方法である。典型的な二重ダ
マシーン法を、図１（ａ）〜１（ｃ）に例示する。図１
（ａ）に示したように、誘電体層１０及び銅線２０の上
に第一エッチング停止層を形成する。第一誘電体層４
０、第二エッチング停止層５０、及び第二誘電体層５５
を、第一エッチング停止層の上に形成する。次にホトレ
ジストのパタンー化層を形成し、第一トレンチ５７のエ
ッチングをパタンー化するのに用いる。第一トレンチ５
７をエッチングした後、裏側反射防止被覆（ＢＡＲＣ）
層６０を形成する。ＢＡＲＣ層６０を形成する間に、ト
レンチ５７中に付加的ＢＡＲＣ材料６５を形成する。付
加的ＢＡＲＣ材料６５は、第二トレンチ５８をエッチン
グする間、トレンチの底部表面を保護するのに必要であ
る。これは、図１（ｂ）に例示してある。エッチング工
程中、付加的ＢＡＲＣ６５の一部分が除去される。第二
トレンチ５８をエッチングした後、図１（ｃ）に例示し
たように、トレンチライナー材料８０を形成し、銅９０
を用いて両方のトレンチを充填する。 【０００３】 【発明が解決しようとする課題】トレンチをマスクする
ために付加的ＢＡＲＣ６５を用いることに関して数多く
の重要な問題が生ずる。それらの中で比較的重要な問題
の幾つかは、密集し、分離された構造体の不均一性、エ
ッチング工程中の第一エッチング停止層３０を通る穿
孔、ＢＡＲＣ材料により起こされる欠陥等である。従っ
て、ＢＡＲＣトレンチマスク材料６５を使用することに
伴われる問題を解決する改良された方法が求められてい
る。 【０００４】 【課題を解決するための手段】本発明は、二重ダマシー
ン構造体を形成する方法を開示する。特に、一つ以上の
電子装置を有する珪素基体上に第一誘電体層を形成す
る。次にこの第一誘電体層の上に第一エッチング停止層
を形成し、次にその第一エッチング停止層の上に第二誘
電体層を形成する。次に第二誘電体層の上にオキシ窒化
珪素反射防止被覆層を形成し、第二誘電体層及び第一誘
電体層中に第一トレンチを第一深さまでエッチングす
る。第二誘電体層中に第二トレンチをエッチングしなが
ら、同時に第一誘電体層中に第一トレンチをエッチング
する。 【０００５】 【発明の実施の形態】本発明を、次に図２（ａ）〜２
（ｄ）を参照しながら記述する。本発明の利点は、二重
ダマシーン法を用いる他の構造に対しても適用できるこ
とは当業者に明らかになるであろう。 【０００６】時計歩度を大きくする必要性から、集積回
路に金属配線を形成するのに銅が使用されるようになっ
てきている。銅を使用することの外に、有機珪酸塩ガラ
ス（ＯＳＧ）（比誘電率＝約２．６）及びフルオロ珪酸
塩ガラス（ＦＳＧ）のような誘電体層が、二酸化珪素に
比較してそのような材料の比誘電率が低いことを利用し
て現在用いられている。本発明の一つの態様として、図
２（ａ）に示したように、銅層１２０及び誘電体層１０
０の上に第一エッチング停止層（ｅｔｃｈ ｓｔｏｐ
ｌａｙｅｒ）１３０を形成する。誘電体層１００は、ト
ランジスタ、ダイオード等のような一つ以上の電子装置
を有する珪素基体の上に形成する。これらの電子装置
は、集積回路の一部になっているのが典型的である。誘
電体層１００は、集積回路の種々の部分の上に形成して
もよい。銅層１２０は、集積回路の銅配線の一部を表し
ている。第一エッチング停止層１３０は、窒化珪素（Ｓ
ｉＮ）、炭化珪素（ＳｉＣ）、又はどのような適当な材
料を含んでいてもよい。第一エッチング停止層１３０を
形成した後、第一誘電体層１４０をエッチング停止層１
３０の上に形成する。本発明の一つの態様として、この
第一誘電体層１４０はフルオロ珪酸塩ガラス（ＦＳＧ）
を含む。ＦＳＧの外に、どのような適当な誘電材料を用
いて第一誘電体層１４０を形成してもよい。第一誘電体
層１４０を形成した後、第二エッチング停止層１５０を
形成しても、形成しなくてもよい。この第二エッチング
停止層１５０は、窒化珪素（ＳｉＮ）、炭化珪素（Ｓｉ
Ｃ）、或はこれら又は他の適当な材料の層のあらゆる組
合せからなる群から選択された材料を含む。第二エッチ
ング停止層１５０を形成した後、第二誘電体層を形成す
る。本発明の一つの態様として、この第二エッチング停
止層はＦＳＧ、ＯＳＧ、又は適当な誘電材料を含む。第
二誘電体層１６０を形成した後、反射防止被覆（ＡＲ
Ｃ）の層１７０を図２（ａ）に示したように形成する。
本発明の一つの態様として、このＡＲＣ層１７０はオキ
シ窒化珪素を含む。ＡＲＣ層１７０の重要な性質は、ホ
トリトグラフ処理中、光を反射しないことである。その
ようなＡＲＣフイルムは、次の原子％を有するオキシ窒
化珪素を用いて形成することができる：珪素（３０％〜
５５％）、酸素（２０％〜５０％）、窒素（２％〜１７
％）、及び水素（７％〜３５％）。ＡＲＣ層１７０を形
成した後、ホトレジスト層１８０を形成し、パターン化
する。ＡＲＣ層１７０、第二誘電体層１６０、及び第二
エッチング停止層１５０を多段階エッチング法を用いて
エッチングし、図２（ａ）に例示するような第一トレン
チ１８５を形成する。本発明の一つの態様として、オキ
シ窒化珪素層は、ＣＦ4に基づくプラズマエッチング法
を用いてエッチングすることができる。特に、３００Å
〜２０００Åのオキシ窒化珪素フイルムは、５０ｓｃｃ
ｍ〜１２０ｓｃｃｍの流量のＣＦ4、１ｓｃｃｍ〜９ｓ
ｃｃｍの流量の酸素、２００ｓｃｃｍ〜５００ｓｃｃｍ
の流量のアルゴン、及び約１０００Ｗ〜２０００Ｗの電
力を用いてエッチングすることができる。オキシ窒化珪
素フイルムを用いることの一つの利点は、一層薄い（即
ち、３０００Åより薄い）ホトレジスト層を用いること
ができることである。これにより現在の方法で必要な一
層厚いホトレジストフイルムの場合よりも改良された解
像度が得られる。第二誘電体層１６０を形成するために
ＦＳＧを用いた場合、約１０００Ｗのレベルの電力を用
いて、アルゴン（２００ｓｃｃｍ〜４００ｓｃｃｍ）、
ＣＨ2Ｆ2（１０ｓｃｃｍ〜３５ｓｃｃｍ）、及び酸素
（９ｓｃｃｍ〜３４ｓｃｃｍ）に基づくプラズマエッチ
ング法を用いることができる。最後に第二エッチング停
止層１５０を通ってエッチングするために、Ｃ5Ｆ8（５
ｓｃｃｍ〜１３ｓｃｃｍ）、アルゴン（３００ｓｃｃｍ
〜６５０ｓｃｃｍ）、及び酸素（４ｓｃｃｍ〜１３ｓｃ
ｃｍ）によるエッチング法を、電力レベルを約１５００
Ｗにして用いることができる。第一トレンチの深さ１８
７は変化させることができる。図２（ａ）に示した態様
では、トレンチの底面は第二エッチング停止層より下に
あることを示している。一般に、第一トレンチに必要な
深さは、誘電体層１４０及び１６０の厚さ、及び第二ト
レンチに必要な深さに依存する。 【０００７】第一トレンチ１８５を形成した後、残留す
るホトレジストフイルム１８０を除去し、別のパターン
化ホトレジストフイルム１９０を形成し、それを第二ト
レンチの幅を定めるのに用いる。これを図２（ｂ）で例
示する。そのホトレジストフイルムをエッチングマスク
として用い、ＡＲＣ層１７０の露出領域をエッチングす
る。オキシ窒化珪素ＡＲＣ層が用いられた場合、その層
はＣＦ4に基づくプラズマエッチング法を用いてエッチ
ングすることができる。特に３００Å〜２０００Åのオ
キシ窒化珪素フイルムは、５０ｓｃｃｍ〜１２０ｓｃｃ
ｍの流量のＣＦ 4、１ｓｃｃｍ〜９ｓｃｃｍの流量の酸
素、２００ｓｃｃｍ〜５００ｓｃｃｍの流量のアルゴ
ン、及び約１０００Ｗ〜２０００Ｗの電力を用いてエッ
チングすることができる。誘電体層１６０及び１４０を
続いてエッチングする間、ＡＲＣ層がハードマスクとし
て働く。次に誘電体層１６０及び１４０をエッチングす
ると同時に、図２（ｃ）に示すように、第二誘電体層１
６０に第二トレンチ１９５を形成し、第一誘電体層１４
０に第一トレンチ１８５をエッチングする。第二トレン
チ１９５のエッチングは、第二エッチング停止層１５０
（もし存在するならば）の所で停止され、第一誘電体層
１４０中の第一トレンチ１８５のエッチングは、第一エ
ッチング停止層１３０の所で停止される。 【０００８】第二誘電体層１６０中に第二トレンチ１９
５を形成する間、第一誘電体層中の第一トレンチ１８５
のエッチングが完了する。従って、第一誘電体層１４０
の下の第一エッチング停止層１３０は、全第二トレンチ
エッチング処理に曝されることはない。これにより、当
分野で現在用いられているＢＡＲＣ保護層の必要性がな
くなる。 【０００９】両方のトレンチ（１８５及び１９５）を形
成した後、第一エッチング停止層１３０の露出された領
域を取り除き、ライナーフイルム２００を、図２（ｄ）
に示したように形成する。ライナーフイルムの形成に続
き、銅堆積及び化学的機械的研削工程を行い、それによ
り図２（ｄ）に示すような銅層２１０を与える結果にな
る。銅層２１０は、先ず厚い銅層を形成し、次にＣＭＰ
法により過剰の銅を除去することにより形成する。 【００１０】本発明を、例示的態様に関して記述する
が、この記述は限定的意味で解釈されるべきではない。
本発明の他の態様と同様、例示した態様の種々の修正及
び組合せも、その記述を参照して当業者には明らかにな
るであろう。従って、特許請求の範囲はそのような修正
又は態様を全て包含するものである。 【００１１】以上の説明に関して更に以下の項を開示す
る。 （１） 一つ以上の電子装置を有する珪素基体を与え、
前記珪素基体上に第一厚さを有する第一誘電体層を形成
し、前記第一誘電体層の上に第一エッチング停止層を形
成し、前記第一誘電体層の上に第二厚さを有する第二誘
電体層を形成し、前記第二誘電体層の上に反射防止被覆
層を形成し、前記第二誘電体層の中に、前記第二誘電体
層の厚さより深い第一深さの所まで第一トレンチをエッ
チングし、そして前記第二誘電体層に、前記第二厚さに
ほぼ等しい第二深さまで第二トレンチをエッチングし、
同時に前記第一誘電体層に前記第一厚さにほぼ等しい第
一深さの第一トレンチをエッチングする、ことを包含す
る二重ダマシーン構造体を形成する方法。 （２） 反射防止被覆層が、オキシ窒化珪素を含む、
（１）に記載の方法。 （３） 第一及び第二エッチング停止層を、炭化珪素及
び窒化珪素からなる群から選択された材料を用いて形成
する、（１）に記載の方法。 （４） 第一誘電体層がＦＳＧである、（１）に記載の
方法。 （５） 第二誘電体層がＦＳＧである、（１）に記載の
方法。 （６） 更に、第一トレンチ及び第二トレンチ中にライ
ナーフイルムを形成し、そして前記第一トレンチ及び第
二トレンチ中に連続的銅層を形成する、ことを包含す
る、（１）に記載の方法。 （７） 一つ以上の電子装置を有する珪素基体を与え、
前記珪素基体上に第一厚さを有する第一誘電体層を形成
し、前記第一誘電体層の上に第一エッチング停止層を形
成し、前記第一誘電体層の上に第二厚さを有する第二誘
電体層を形成し、前記第二誘電体層の上にオキシ窒化珪
素の反射防止被覆層を形成し、前記第二誘電体層の中
に、前記第二誘電体層の厚さより深い第一深さの所まで
第一トレンチをエッチングし、そして前記第二誘電体層
中に、前記第二厚さにほぼ等しい第二深さまで第二トレ
ンチをエッチングし、同時に前記第一誘電体層中に前記
第一厚さにほぼ等しい第一深さの第一トレンチをエッチ
ングする、ことを包含する銅充填二重ダマシーン構造体
を形成する方法。 （８） 窒化珪素反射防止被覆層が、３０〜５０原子％
の珪素、２０〜５０原子％の酸素、２〜１７原子％の窒
素、及び７〜３５原子％の水素を含む、（１）に記載の
方法。 （９） 第一及び第二エッチング停止層を、炭化珪素及
び窒珪素からなる群から選択された材料を用いて形成す
る、（１）に記載の方法。 （１０） 第一誘電体層がＦＳＧである、請求項１に記
載の方法。 （１１） 本発明は、二重ダマシーン構造体を形成する
方法を開示する。エッチング停止層（１５０）を、誘電
体層（１４０）の上に形成する。第二誘電体層（１６
０）をエッチング停止層（１５０）の上に形成し、その
第二誘電体層の上にＡＲＣ層（１７０）を形成する。次
に第一及び第二誘電体層（１４０）及び（１６０）の夫
々に、第一トレンチ（１８５）及び第二トレンチ（１９
５）を同時に形成する。
【図面の簡単な説明】
【図１】図１において、図１（ａ）〜図１（ｃ）は、従
来法の工程を例示する断面図である。 【図２】図２において、図２（ａ）〜図２（ｄ）は、本
発明の一つの態様を例示する断面図である。 【符号の説明】 １０ 誘電体層 ２０ 銅線 ３０ 第一エッチング停止層 ４０ 第一誘電体層 ５０ 第二エッチング停止層 ５５ 第二誘電体層 ５７ 第一トレンチ ５８ 第二トレンチ ６０ 裏側反射防止被覆 ６５ 付加的ＢＡＲＣ材料 ７０ ホトレジスト層 ８０ トレンチライナー ９０ 銅層 １００ 誘電体層 １２０ 銅層 １３０ 第一エッチング停止層 １４０ 第一誘電体層 １５０ 第二エッチング停止層 １６０ 第二誘電体層 １７０ 反射防止層 １８０ ホトレジスト層 １８５ 第一トレンチ １９０ パターン化ホトレジスト層 １９５ 第二トレンチ ２００ ライナー ２１０ 銅層
来法の工程を例示する断面図である。 【図２】図２において、図２（ａ）〜図２（ｄ）は、本
発明の一つの態様を例示する断面図である。 【符号の説明】 １０ 誘電体層 ２０ 銅線 ３０ 第一エッチング停止層 ４０ 第一誘電体層 ５０ 第二エッチング停止層 ５５ 第二誘電体層 ５７ 第一トレンチ ５８ 第二トレンチ ６０ 裏側反射防止被覆 ６５ 付加的ＢＡＲＣ材料 ７０ ホトレジスト層 ８０ トレンチライナー ９０ 銅層 １００ 誘電体層 １２０ 銅層 １３０ 第一エッチング停止層 １４０ 第一誘電体層 １５０ 第二エッチング停止層 １６０ 第二誘電体層 １７０ 反射防止層 １８０ ホトレジスト層 １８５ 第一トレンチ １９０ パターン化ホトレジスト層 １９５ 第二トレンチ ２００ ライナー ２１０ 銅層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ミン ヤン
アメリカ合衆国 テキサス、リチャードソ
ン、ウェンドーヴァー コート 3309
Ｆターム(参考） 5F033 MM02 QQ04 QQ09 QQ10 QQ12
QQ25 QQ37 RR08 RR11
Claims (1)
- 【特許請求の範囲】 【請求項１】 一つ以上の電子装置を有する珪素基体を
与え、 前記珪素基体上に第一厚さを有する第一誘電体層を形成
し、 前記第一誘電体層の上に第一エッチング停止層を形成
し、 前記第一誘電体層の上に第二厚さを有する第二誘電体層
を形成し、 前記第二誘電体層の上に反射防止被覆層を形成し、 前記第二誘電体層の中に、前記第二誘電体層の厚さより
深い第一深さの所まで第一トレンチをエッチングし、そ
して前記第二誘電体層中に、前記第二厚さにほぼ等しい
第二深さまで第二トレンチをエッチングし、同時に前記
第一誘電体層中に、前記第一厚さにほぼ等しい第一深さ
の第一トレンチをエッチングする、ことを包含する二重
ダマシーン構造体を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US901331 | 1992-06-19 | ||
| US09/901,331 US6605540B2 (en) | 2001-07-09 | 2001-07-09 | Process for forming a dual damascene structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003100864A true JP2003100864A (ja) | 2003-04-04 |
Family
ID=25413959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002199839A Pending JP2003100864A (ja) | 2001-07-09 | 2002-07-09 | 二重ダマシーン構造体を形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6605540B2 (ja) |
| EP (1) | EP1280197B1 (ja) |
| JP (1) | JP2003100864A (ja) |
| DE (1) | DE60235338D1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356521A (ja) * | 2003-05-30 | 2004-12-16 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2007019258A (ja) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | 半導体装置 |
| KR101016340B1 (ko) | 2003-12-15 | 2011-02-22 | 매그나칩 반도체 유한회사 | 고주파 반도체 장치의 인덕터 제조방법 |
| US8227339B2 (en) | 2009-11-02 | 2012-07-24 | International Business Machines Corporation | Creation of vias and trenches with different depths |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100431110C (zh) * | 2000-08-18 | 2008-11-05 | 东京毅力科创株式会社 | 低介电氮化硅膜的形成方法和半导体器件及其制造工艺 |
| US6605540B2 (en) * | 2001-07-09 | 2003-08-12 | Texas Instruments Incorporated | Process for forming a dual damascene structure |
| US7183201B2 (en) * | 2001-07-23 | 2007-02-27 | Applied Materials, Inc. | Selective etching of organosilicate films over silicon oxide stop etch layers |
| JP2003209166A (ja) * | 2002-01-17 | 2003-07-25 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| DE10219398B4 (de) * | 2002-04-30 | 2007-06-06 | Infineon Technologies Ag | Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat |
| US20050059233A1 (en) * | 2003-09-12 | 2005-03-17 | Ming-Tsong Wang | Process for forming metal damascene structure to prevent dielectric layer peeling |
| CN1299348C (zh) * | 2003-09-28 | 2007-02-07 | 中芯国际集成电路制造(上海)有限公司 | 集成电路的倾斜镶嵌内连接结构的形成方法 |
| US7504727B2 (en) * | 2004-05-14 | 2009-03-17 | International Business Machines Corporation | Semiconductor interconnect structure utilizing a porous dielectric material as an etch stop layer between adjacent non-porous dielectric materials |
| US7235489B2 (en) * | 2004-05-21 | 2007-06-26 | Agere Systems Inc. | Device and method to eliminate shorting induced by via to metal misalignment |
| US7067435B2 (en) * | 2004-09-29 | 2006-06-27 | Texas Instruments Incorporated | Method for etch-stop layer etching during damascene dielectric etching with low polymerization |
| KR100641485B1 (ko) * | 2004-12-28 | 2006-11-01 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| US7394154B2 (en) * | 2005-09-13 | 2008-07-01 | International Business Machines Corporation | Embedded barrier for dielectric encapsulation |
| US7416953B2 (en) * | 2005-10-31 | 2008-08-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertical MIM capacitors and method of fabricating the same |
| US20070290347A1 (en) * | 2006-06-19 | 2007-12-20 | Texas Instruments Incorporated | Semiconductive device having resist poison aluminum oxide barrier and method of manufacture |
| JP5128851B2 (ja) * | 2007-05-30 | 2013-01-23 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US7994639B2 (en) * | 2007-07-31 | 2011-08-09 | International Business Machines Corporation | Microelectronic structure including dual damascene structure and high contrast alignment mark |
| DE102008063430B4 (de) * | 2008-12-31 | 2016-11-24 | Advanced Micro Devices, Inc. | Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten |
| CN101905854B (zh) * | 2009-06-04 | 2012-08-22 | 台湾积体电路制造股份有限公司 | 电子元件及其制法、电子系统 |
| US10586689B2 (en) * | 2009-07-31 | 2020-03-10 | Guardian Europe S.A.R.L. | Sputtering apparatus including cathode with rotatable targets, and related methods |
| US20130288474A1 (en) * | 2012-04-27 | 2013-10-31 | Applied Materials, Inc. | Methods for fabricating dual damascene interconnect structures |
| US8986921B2 (en) * | 2013-01-15 | 2015-03-24 | International Business Machines Corporation | Lithographic material stack including a metal-compound hard mask |
| US9390964B2 (en) | 2013-03-15 | 2016-07-12 | Applied Materials, Inc. | Methods for fabricating dual damascene structures in low temperature dielectric materials |
| US9917027B2 (en) * | 2015-12-30 | 2018-03-13 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with aluminum via structures and methods for fabricating the same |
| KR102285787B1 (ko) * | 2017-03-03 | 2021-08-04 | 삼성전자 주식회사 | 3차원 반도체 소자 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303523B2 (en) * | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
| US6380096B2 (en) * | 1998-07-09 | 2002-04-30 | Applied Materials, Inc. | In-situ integrated oxide etch process particularly useful for copper dual damascene |
| US6103456A (en) | 1998-07-22 | 2000-08-15 | Siemens Aktiengesellschaft | Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication |
| KR20000013397A (ko) * | 1998-08-07 | 2000-03-06 | 윤종용 | 트렌치 격리 형성 방법 |
| US6060380A (en) | 1998-11-06 | 2000-05-09 | Advanced Micro Devices, Inc. | Antireflective siliconoxynitride hardmask layer used during etching processes in integrated circuit fabrication |
| KR100300628B1 (ko) * | 1999-02-08 | 2001-09-26 | 윤종용 | 실리콘 옥시나이트라이드 보호층을 갖는 반도체 장치 및 그 제조 방법 |
| US6228760B1 (en) * | 1999-03-08 | 2001-05-08 | Taiwan Semiconductor Manufacturing Company | Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish |
| US6235653B1 (en) | 1999-06-04 | 2001-05-22 | Taiwan Semiconductor Manufacturing Company | Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer |
| US6326301B1 (en) * | 1999-07-13 | 2001-12-04 | Motorola, Inc. | Method for forming a dual inlaid copper interconnect structure |
| JP2003508896A (ja) | 1999-08-25 | 2003-03-04 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 少なくとも１つのメタライゼーション面を有する集積回路の製造方法 |
| US6391761B1 (en) * | 1999-09-20 | 2002-05-21 | Taiwan Semiconductor Manufacturing Company | Method to form dual damascene structures using a linear passivation |
| US6429119B1 (en) * | 1999-09-27 | 2002-08-06 | Taiwan Semiconductor Manufacturing Company | Dual damascene process to reduce etch barrier thickness |
| US6222241B1 (en) * | 1999-10-29 | 2001-04-24 | Advanced Micro Devices, Inc. | Method and system for reducing ARC layer removal by providing a capping layer for the ARC layer |
| US6329281B1 (en) * | 1999-12-03 | 2001-12-11 | Agere Systems Guardian Corp. | Methods for fabricating a multilevel interconnection for an integrated circuit device utilizing a selective overlayer |
| US6342448B1 (en) * | 2000-05-31 | 2002-01-29 | Taiwan Semiconductor Manufacturing Company | Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process |
| US6410437B1 (en) * | 2000-06-30 | 2002-06-25 | Lam Research Corporation | Method for etching dual damascene structures in organosilicate glass |
| US6475929B1 (en) * | 2001-02-01 | 2002-11-05 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor structure with treatment to sacrificial stop layer producing diffusion to an adjacent low-k dielectric layer lowering the constant |
| US6511922B2 (en) * | 2001-03-26 | 2003-01-28 | Applied Materials, Inc. | Methods and apparatus for producing stable low k FSG film for HDP-CVD |
| US6605540B2 (en) * | 2001-07-09 | 2003-08-12 | Texas Instruments Incorporated | Process for forming a dual damascene structure |
-
2001
- 2001-07-09 US US09/901,331 patent/US6605540B2/en not_active Expired - Lifetime
-
2002
- 2002-07-09 JP JP2002199839A patent/JP2003100864A/ja active Pending
- 2002-07-09 EP EP02100794A patent/EP1280197B1/en not_active Expired - Lifetime
- 2002-07-09 DE DE60235338T patent/DE60235338D1/de not_active Expired - Lifetime
-
2003
- 2003-06-27 US US10/608,286 patent/US7112532B2/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356521A (ja) * | 2003-05-30 | 2004-12-16 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7807567B2 (en) | 2003-05-30 | 2010-10-05 | Nec Electronics Corporation | Semiconductor device with interconnection structure for reducing stress migration |
| JP4571785B2 (ja) * | 2003-05-30 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR101016340B1 (ko) | 2003-12-15 | 2011-02-22 | 매그나칩 반도체 유한회사 | 고주파 반도체 장치의 인덕터 제조방법 |
| JP2007019258A (ja) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | 半導体装置 |
| JP4550678B2 (ja) * | 2005-07-07 | 2010-09-22 | 株式会社東芝 | 半導体装置 |
| US8227339B2 (en) | 2009-11-02 | 2012-07-24 | International Business Machines Corporation | Creation of vias and trenches with different depths |
| US8703604B2 (en) | 2009-11-02 | 2014-04-22 | International Business Machines Corporation | Creation of vias and trenches with different depths |
| US8907458B2 (en) | 2009-11-02 | 2014-12-09 | International Business Machines Corporation | Creation of vias and trenches with different depths |
Also Published As
| Publication number | Publication date |
|---|---|
| US6605540B2 (en) | 2003-08-12 |
| US20040092113A1 (en) | 2004-05-13 |
| US20030008512A1 (en) | 2003-01-09 |
| EP1280197A1 (en) | 2003-01-29 |
| DE60235338D1 (ja) | 2010-04-01 |
| EP1280197B1 (en) | 2010-02-17 |
| US7112532B2 (en) | 2006-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003100864A (ja) | 二重ダマシーン構造体を形成する方法 | |
| KR100768363B1 (ko) | 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치 | |
| US6187663B1 (en) | Method of optimizing device performance via use of copper damascene structures, and HSQ/FSG, hybrid low dielectric constant materials | |
| US20070232048A1 (en) | Damascene interconnection having a SiCOH low k layer | |
| US6410426B1 (en) | Damascene cap layer process for integrated circuit interconnects | |
| JPH11168105A (ja) | 半導体集積回路の製造方法 | |
| US7772112B2 (en) | Method of manufacturing a semiconductor device | |
| KR100581244B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2006128541A (ja) | 電子デバイスの製造方法 | |
| US20040166691A1 (en) | Method of etching a metal line | |
| US6743725B1 (en) | High selectivity SiC etch in integrated circuit fabrication | |
| KR20020076458A (ko) | 금속배선 형성 방법 | |
| JPH10189594A (ja) | 半導体素子の金属配線形成方法 | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH05121378A (ja) | 半導体装置の製造方法 | |
| JPH0917860A (ja) | 半導体素子における配線構造とその製造方法 | |
| KR100777925B1 (ko) | 금속 배선 형성 방법 | |
| KR20030002119A (ko) | 듀얼 다마신 공정에 의한 비아홀 형성 방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| KR100395775B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100766274B1 (ko) | 금속 배선 형성 방법 | |
| JP3958071B2 (ja) | 半導体装置製造方法 | |
| KR100413496B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100604759B1 (ko) | 반도체 소자의 제조 방법 |