KR102521222B1 - 반도체 장치 및 이의 제조 방법 - Google Patents

반도체 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102521222B1
KR102521222B1 KR1020170152069A KR20170152069A KR102521222B1 KR 102521222 B1 KR102521222 B1 KR 102521222B1 KR 1020170152069 A KR1020170152069 A KR 1020170152069A KR 20170152069 A KR20170152069 A KR 20170152069A KR 102521222 B1 KR102521222 B1 KR 102521222B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
region
insulating film
upper wiring
wiring
Prior art date
Application number
KR1020170152069A
Other languages
English (en)
Other versions
KR20190055395A (ko
Inventor
서훈석
백종민
박수현
안상훈
오혁상
이의복
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170152069A priority Critical patent/KR102521222B1/ko
Priority to US15/987,211 priority patent/US10535600B2/en
Priority to CN201811292012.0A priority patent/CN109786357A/zh
Publication of KR20190055395A publication Critical patent/KR20190055395A/ko
Application granted granted Critical
Publication of KR102521222B1 publication Critical patent/KR102521222B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions

Abstract

반도체 장치 및 이의 제조 방법이 제공된다. 반도체 장치는, 하부 배선을 포함하는 기판, 상기 기판 상에 배치되고, 제1 영역 및 상기 제1 영역 상의 제2 영역을 포함하는 제1 층간 절연막, 제1 층간 절연막 상의 식각 정지막, 식각 정지막 상의 제2 층간 절연막, 제2 층간 절연막, 식각 정지막 및 제1 층간 절연막의 제2 영역 내에, 하부 배선과 이격되는 제1 상부 배선 및 제1 층간 절연막의 제1 영역 내에, 하부 배선과 제1 상부 배선을 연결하는 비아를 포함하고, 제1 상부 배선은, 제2 층간 절연막 내의 제1 부분과, 식각 정지막 및 상기 제1 층간 절연막의 제2 영역 내의 제2 부분을 포함하고, 제1 상부 배선의 제2 부분의 측벽은 계단 형태(stepwise)를 포함한다.

Description

반도체 장치 및 이의 제조 방법{Semiconductor device and method for fabricating the same}
본 발명은 반도체 장치 및 이의 제조 방법에 관한 것이다.
전자기술의 발달로 인해, 최근 반도체 소자의 다운-스케일링(down-scaling)이 급속도로 진행됨에 따라, 반도체 칩의 고집적화 및 저전력화가 요구되고 있다. 이에 따라, 배선 등 회로 구성요소들 사이의 간격은 점차 감소되어, 누설 문제 등이 발생될 수 있다. 또한, 반도체 칩의 고집적화 및 저전력화를 위해, 배선층의 종횡비(aspect ratio)는 증가하게 된다. 종횡비가 증가한 배선층이 결함을 포함하지 않도록 형성하기 위한 다양한 연구가 진행되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 상부 배선과 비아 간의 단락 현상을 감소시킬 수 있는 반도체 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는 상부 배선과 비아 간의 단락 현상을 감소시킬 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 반도체 장치는, 하부 배선을 포함하는 기판, 상기 기판 상에 배치되고, 제1 영역 및 상기 제1 영역 상의 제2 영역을 포함하는 제1 층간 절연막, 제1 층간 절연막 상의 식각 정지막, 식각 정지막 상의 제2 층간 절연막, 제2 층간 절연막, 식각 정지막 및 제1 층간 절연막의 제2 영역 내에, 하부 배선과 이격되는 제1 상부 배선 및 제1 층간 절연막의 제1 영역 내에, 하부 배선과 제1 상부 배선을 연결하는 비아를 포함하고, 제1 상부 배선은, 제2 층간 절연막 내의 제1 부분과, 식각 정지막 및 상기 제1 층간 절연막의 제2 영역 내의 제2 부분을 포함하고, 제1 상부 배선의 제2 부분의 측벽은 계단 형태(stepwise)를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 반도체 장치는, 하부 배선을 포함하는 기판, 상기 기판 상에 배치되고, 제1 영역 및 상기 제1 영역 상의 제2 영역을 포함하는 제1 층간 절연막, 상기 제1 층간 절연막 상의 식각 정지막, 상기 식각 정지막 상의 제2 층간 절연막, 상기 제1 층간 절연막의 제1 영역 내에, 상기 하부 배선과 연결되는 비아, 상기 제2 층간 절연막, 상기 식각 정지막 및 상기 제1 층간 절연막의 제2 영역 내에, 상기 비아를 노출시키는 트렌치 및 상기 비아 상에, 상기 비아와 연결되고, 상기 트렌치를 채우는 제1 상부 배선을 포함하고, 상기 제1 층간 절연막의 제2 영역과 상기 식각 정지막의 경계에서, 상기 제1 층간 절연막의 제2 영역 내에 상기 제1 상부 배선의 제1 폭은, 상기 식각 정지막 내에 상기 제1 상부 배선의 제2 폭보다 작을 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 반도체 장치는, 하부 배선을 포함하는 기판, 상기 기판 상에 배치되고, 제1 영역, 상기 제1 영역 상의 제2 영역 및 상기 제2 영역 상의 제3 영역을 포함하는 층간 절연막, 상기 층간 절연막 내에, 상기 하부 배선을 노출시키고 상기 층간 절연막의 제1 영역에 의해 정의되는 제1 부분, 상기 층간 절연막의 제2 영역에 의해 정의되는 제2 부분 및 상기 층간 절연막의 제3 영역에 의해 정의되는 제3 부분을 포함하는 트렌치, 상기 트렌치의 제1 부분을 채우고, 상기 하부 배선 상에, 상기 하부 배선과 연결되는 비아 및 상기 트렌치의 제2 부분 및 상기 트렌치의 제3 부분을 채우고, 상기 비아 상에, 상기 비아와 연결되고, 제1 방향으로 연장되는 단변을 포함하는 제1 상부 배선을 포함하고, 상기 층간 절연막의 제2 영역과 상기 층간 절연막의 제3 영역의 경계에서, 상기 트렌치의 제2 부분을 채우는 상기 제1 상부 배선의 상기 제1 방향으로의 제1 폭은, 상기 트렌치의 제3 부분을 채우는 상기 제1 상부 배선의 상기 제1 방향으로의 제2 폭보다 작을 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 반도체 장치의 제조 방법은, 하부 배선을 포함하는 기판을 제공하고, 상기 기판 상에 제1 층간 절연막의 제1 영역을 형성하고, 상기 제1 층간 절연막의 제1 영역 내에, 상기 제1 층간 절연막의 제1 영역을 관통하고, 상기 하부 배선과 연결되는 비아를 형성하고, 상기 제1 층간 절연막의 제1 영역 상에, 상기 비아를 노출시키는 제1 층간 절연막의 제2 영역을 형성하고, 상기 제1 층간 절연막의 제2 영역 상과, 상기 비아의 상면 상에 식각 정지막을 형성하고, 상기 식각 정지막 상에 제2 층간 절연막을 형성하고, 상기 제2 층간 절연막, 상기 식각 정지막 및 상기 제1 층간 절연막의 제2 영역을 관통하고, 상기 비아를 노출시키는 상부 배선 트렌치를 형성하고, 상기 상부 배선 트렌치를 채우고, 상기 비아와 연결되는 상부 배선을 형성하는 것을 포함하고, 상기 제1 층간 절연막의 제2 영역과 상기 식각 정지막의 경계에서, 상기 제1 층간 절연막의 제2 영역 내에 상기 상부 배선의 제1 폭은, 상기 식각 정지막 내에 상기 상부 배선의 제2 폭보다 작을 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 반도체 장치의 제조 방법은, 하부 배선을 포함하는 기판을 제공하고, 상기 기판 상에 제1 층간 절연막을 형성하고, 상기 제1 층간 절연막 내에, 상기 제1 층간 절연막을 관통하고, 상기 하부 배선과 연결되는 비아를 형성하고, 상기 제1 층간 절연막의 상면이 상기 비아의 상면보다 돌출되도록, 상기 비아의 일부를 제거하여 리세스를 형성하고, 상기 제1 층간 절연막 상에 형성되고, 상기 리세스의 적어도 일부를 채우는 식각 정지막을 형성하고, 상기 식각 정지막 상에 제2 층간 절연막을 형성하고, 상기 제2 층간 절연막과 상기 식각 정지막을 관통하고, 상기 비아를 노출시키는 상부 배선 트렌치를 형성하고, 상기 상부 배선 트렌치를 채우고, 상기 비아와 연결되는 상부 배선을 형성하는 것을 포함하고, 상기 식각 정지막과 상기 제1 층간 절연막의 상면의 경계에서, 상기 제1 층간 절연막 내에 상기 상부 배선의 제1 폭은 상기 식각 정지막 내에 상기 상부 배선의 제2 폭보다 작을 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예들에 따른 반도체 장치의 레이아웃도이다.
도 2는 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 3은 도 2의 K 영역의 확대도이다.
도 4는 도 1의 B-B' 선을 따라 절단한 단면도이다.
도 5는 본 발명의 몇몇 실시예들에 따른 반도체 장치의 레이아웃도이다.
도 6은 도 5의 C-C' 선을 따라 절단한 단면도이다.
도 7은 도 6의 J 영역의 확대도이다.
도 8은 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 9는 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 10 내지 도 18 각각은 본 발명의 몇몇 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면이다.
이하에서 도 1 내지 도 4를 참조하여 본 발명의 몇몇 실시예들에 따른 반도체 장치에 대해 설명한다.
도 1은 본 발명의 몇몇 실시예들에 따른 반도체 장치의 레이아웃도이다. 도 2는 도 1의 A-A' 선을 따라 절단한 단면도이다. 도 3은 도 2의 K 영역의 확대도이다. 도 4는 도 1의 B-B' 선을 따라 절단한 단면도이다.
도 1에서는 도시의 명확성을 위해 층간 절연막(도 2의 200), 하부 캡핑막(도 2의 113) 및 제2 상부 배선(도 2의 420) 등의 도시는 생략하였다.
도 1 내지 도 4를 참조하면, 본 발명의 몇몇 실시예들에 따른 반도체 장치는, 기판(100), 하부 배선(110), 층간 절연막(200), 비아(310), 제1 상부 배선(410) 및 제2 상부 배선(420)을 포함할 수 있다.
몇몇 실시예에서, 하부 배선(110)과 제1 상부 배선(410)은, 서로 교차하는 방향으로 연장될 수 있다. 예를 들어, 하부 배선(110)은 제1 방향(D1)으로 연장될 수 있다. 제1 상부 배선(410)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다. 비아(310)는 제1 상부 배선(410)과 하부 배선(110)이 중첩되는 영역에, 제3 방향(D3)을 따라 연장될 수 있다.
제1 방향(D1)은, 예를 들어, 기판(100)의 상면(100U)과 실질적으로 평행한 방향일 수 있다. 제3 방향(D3)은, 예를 들어, 기판(100)의 상면(100U)으로부터 멀어지는 방향일 수 있다. 제2 방향(D2)은, 제1 방향(D1) 및 제3 방향(D3)과 교차하는 방향일 수 있다.
제1 상부 배선(410)은 제1 방향(D1)으로 연장되는 단변(410_S)과, 제2 방향(D2)으로 연장되는 장변(410_L)을 포함할 수 있다. 제1 상부 배선(410)의 단변(410_S)은 제1 상부 배선(410)의 장변(410_L)과 연결될 수 있다.
하부 배선(110)은 제1 상부 배선(410)의 단변(410_S)이 연장되는 방향인 제1 방향(D1)을 따라 연장될 수 있다. 제1 상부 배선(410), 하부 배선(110) 및 비아(310)에 대한 자세한 사항은, 후술한다.
기판(100)은, 베이스 기판과 에피층이 적층된 구조일 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등일 수도 있고, SOI(Semiconductor On Insulator) 기판일 수도 있다. 이하에서는, 예시적으로 실리콘 기판을 예로 든다. 또한, 기판(100)은 실리콘 기판 상에 절연막이 형성된 형태일 수도 있다.
기판(100)은, 하부 배선(110)을 포함할 수 있다. 몇몇 실시예에서, 하부 배선(110)은, 도전성 물질을 포함할 수 있다.
본 발명의 몇몇 실시예들에 따른 반도체 장치에서, 하부 배선(110)은 금속 배선인 것으로 설명하나, 설명의 편이성을 위한 것일 뿐, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 하부 배선(110)은 기판(100) 내에 형성되는 트랜지스터, 다이오드 등일 수 있고, 예를 들어, 트랜지스터의 게이트 전극 또는 트랜지스터의 소오스/드레인일 수 있음은 물론이다.
하부 배선(110)은 하부 배선막(111), 하부 배리어막(112) 및 하부 캡핑막(113)을 포함할 수 있다.
하부 배선막(111)은 예를 들어, 기판(100) 내에 배치될 수 있다. 하부 배선막(111)은 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
하부 캡핑막(113)은 하부 배선막(111) 상에 배치될 수 있다. 하부 캡핑막(113)은, 예를 들어, 기판(100) 내에 배치될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 하부 캡핑막(113)의 적어도 일부는, 기판(100)의 상면(100U)으로부터 돌출될 수 있음은 물론이다. 또한, 몇몇 실시예에서, 하부 캡핑막(113)이 생략될 수 있음은 물론이다. 하부 캡핑막(113)은 예를 들어, 구리(Cu)를 포함할 수 있다.
하부 배리어막(112)은 하부 배선막(111)과 기판(100) 사이, 및 하부 캡핑막(113)과 기판(100) 사이에 배치될 수 있다. 예를 들어, 하부 배리어막(112)은 기판(100) 내의 리세스 내에, 리세스의 바닥면 및 측벽을 따라 배치될 수 있다. 하부 배선막(111)과 하부 캡핑막(113)은, 리세스 내에 하부 배리어막(112)이 배치되고 남은 나머지 부분을 채울 수 있다. 하부 배리어막(112)은 단층으로 도시되었으나, 복수개의 층을 포함할 수 있음은 물론이다. 하부 배리어막(112)은 예를 들어, 탄탈륨, 탄탈륨 질화물, 티타늄, 티타늄 질화물, 루테늄, 코발트, 니켈, 니켈 보론(NiB), 텅스텐 질화물 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
제1 식각 정지막(211)은 하부 배선(110)을 포함하는 기판(100) 상에 배치될 수 있다. 도면에서 제1 식각 정지막(211)이 단일층인 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 제1 식각 정지막(211)은 두 개 이상의 층이 적층된 구조일 수 있음은 물론이다.
제1 식각 정지막(211)은 층간 절연막(200)의 제1 영역(201)에 포함된 물질과 식각 선택성을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 식각 정지막(211)은 금속 원소를 포함할 수 있다.
층간 절연막(200)은 제1 식각 정지막(211) 상에 배치될 수 있다. 층간 절연막(200)은 제1 층간 절연막과, 제1 층간 절연막 상의 제2 층간 절연막을 포함할 수 있다. 제1 층간 절연막은, 제1 영역(201) 및 제2 영역(202)을 포함할 수 있다. 제2 층간 절연막은 제3 영역(203)을 포함할 수 있다.
층간 절연막(200)의 제1 영역(201)은 제1 식각 정지막(211) 상에 배치될 수 있다.
층간 절연막(200)의 제1 영역(201)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 층간 절연막(200)의 제1 영역(201)은 제1 식각 정지막(211)에 포함될 물질과 식각 선택비를 갖는 물질을 포함할 수 있다.
층간 절연막(200)의 제2 영역(202)은, 층간 절연막(200)의 제1 영역(201) 상에 배치될 수 있다. 층간 절연막(200)의 제2 영역(202)은, 층간 절연막(200)의 제1 영역(201)으로부터 돌출될 수 있다. 층간 절연막(200)의 제2 영역(202)은, 비아(310)를 노출시킬 수 있다.
몇몇 실시예에서, 층간 절연막(200)의 제2 영역(202)과 층간 절연막(200)의 제1 영역(201)은, 유사한 물질을 포함할 수 있다. 예를 들어, 층간 절연막(200)의 제2 영역(202)에 포함되는 물질의 유전율은, 층간 절연막(200)의 제1 영역(201)에 포함되는 물질의 유전율과 상이할 수 있다. 예를 들어, 층간 절연막(200)의 제2 영역(202)에 포함되는 물질의 유전율은, 층간 절연막(200)의 제1 영역(201)에 포함되는 물질의 유전율보다 작을 수 있다.
또는, 몇몇 실시예에서, 층간 절연막(200)의 제2 영역(202)과 층간 절연막(200)의 제1 영역(201)은, 동일한 유전율을 갖는 동일한 물질을 포함할 수 있다.
제2 식각 정지막(213)은 층간 절연막(200)의 제2 영역(202) 상에 배치될 수 있다. 도면에서 제2 식각 정지막(213)이 단일층인 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 제2 식각 정지막(213)은 두 개 이상의 층이 적층된 구조일 수 있음은 물론이다.
제2 식각 정지막(213)은 층간 절연막(200)의 제3 영역(203)에 포함된 물질과 식각 선택성을 갖는 물질을 포함할 수 있다. 예를 들어, 제2 식각 정지막(213)은 금속 원소를 포함할 수 있다.
층간 절연막(200)의 제3 영역(203)은, 제2 식각 정지막(213) 상에 배치될 수 있다.
층간 절연막(200)의 제3 영역(203)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 층간 절연막(200)의 제3 영역(203)은 제2 식각 정지막(213)에 포함될 물질과 식각 선택비를 갖는 물질을 포함할 수 있다.
트렌치는, 층간 절연막(200), 제1 식각 정지막(211) 및 제2 식각 정지막(213) 내에, 층간 절연막(200), 제1 식각 정지막(211) 및 제2 식각 정지막(213)을 관통하도록 형성될 수 있다. 트렌치는 제1 부분, 제2 부분 및 제3 부분을 포함할 수 있다.
트렌치의 제1 부분은, 제1 식각 정지막(211)과 층간 절연막(200)의 제1 영역(201)에 의해 정의되는 부분일 수 있다. 트렌치의 제2 부분은, 층간 절연막(200)의 제2 영역(202)에 의해 정의되는 부분일 수 있다. 트렌치의 제3 부분은, 제2 식각 정지막(213)과 층간 절연막(200)의 제3 영역(203)에 의해 정의되는 부분일 수 있다.
트렌치는 비아 트렌치(TV)와 제1 상부 배선 트렌치(TU)를 포함할 수 있다. 비아 트렌치(TV)는, 트렌치의 제1 부분에 대응될 수 있다. 제1 상부 배선 트렌치(TU)는 트렌치의 제2 부분 및 트렌치의 제3 부분에 대응될 수 있다.
비아 트렌치(TV)는, 층간 절연막(200)의 제1 영역(201) 및 제1 식각 정지막(211) 내에, 층간 절연막(200)의 제1 영역(201) 및 제1 식각 정지막(211)을 관통할 수 있다. 비아 트렌치(TV)는 하부 배선(110)을 노출시킬 수 있다.
제1 상부 배선 트렌치(TU)는, 층간 절연막(200)의 제2 영역(202), 제2 식각 정지막(213) 및 층간 절연막(200)의 제3 영역(203) 내에 형성될 수 있다.
몇몇 실시예에서, 제1 상부 배선 트렌치(TU)는, 비아(310)가 형성된 후 형성될 수 있다. 이 경우, 제1 상부 배선 트렌치(TU)는 비아(310)를 노출시킬 수 있다.
비아(310)는 층간 절연막(200)의 제1 영역(201) 내에 배치될 수 있다. 비아(310)는 제1 식각 정지막(211)을 관통하여, 하부 배선(110)과 연결될 수 있다.
비아(310)는 비아 물질(311)과 비아 배리어막(312)을 포함할 수 있다. 비아 배리어막(312)은, 비아 트렌치(TV)의 측벽 및 바닥면을 따라 배치될 수 있다. 비아 물질(311)은, 비아 트렌치(TV) 내에, 비아 배리어막(312)이 배치되고 남은 나머지 부분을 채울 수 있다.
비아 물질(311)은 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co) 및 이들의 조합 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다. 비아 배리어막(312)은, 예를 들어, 탄탈륨, 탄탈륨 질화물, 티타늄, 티타늄 질화물, 루테늄, 코발트, 니켈, 니켈 보론(NiB), 텅스텐 질화물 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
제1 상부 배선(410)은, 층간 절연막(200)의 제3 영역(203), 제2 식각 정지막(213) 및 층간 절연막(200)의 제2 영역(202) 내에 배치될 수 있다. 제1 상부 배선(410)은 하부 배선(110)과 이격되고, 비아(310) 상에 배치될 수 있다. 제1 상부 배선(410)은, 비아(310)를 통해 하부 배선(110)과 연결될 수 있다.
제1 상부 배선(410)은, 제1 상부 배선막(411_1, 411_2)과 제1 상부 배리어막(412_1, 412_2)을 포함할 수 있다.
제1 상부 배리어막(412_1, 412_2)은 제1 상부 배선 트렌치(TU)의 측벽 및 바닥면을 따라 배치될 수 있다. 제1 상부 배리어막(412_1, 412_2)은, 제1 부분(412_1) 및 제2 부분(412_2)을 포함할 수 있다. 제1 상부 배리어막의 제1 부분(412_1)은, 층간 절연막(200)의 제3 영역(203)에 배치되는 부분일 수 있다. 제1 상부 배리어막의 제2 부분(412_2)은, 제2 식각 정지막(213) 및 층간 절연막(200)의 제2 영역(202)에 배치되는 부분일 수 있다.
제1 상부 배리어막(412_1, 412_2)은 예를 들어, 탄탈륨, 탄탈륨 질화물, 티타늄, 티타늄 질화물, 루테늄, 코발트, 니켈, 니켈 보론(NiB), 텅스텐 질화물 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
제1 상부 배선막(411_1, 411_2)은, 제1 상부 배선 트렌치(TU) 내에, 제1 상부 배리어막(412_1, 412_2)이 배치되고 남은 나머지 부분을 채울 수 있다. 제1 상부 배선막(411_1, 411_2)은, 제1 부분(411_1) 및 제2 부분(411_2)을 포함할 수 있다. 제1 상부 배선막의 제1 부분(411_1)은, 층간 절연막(200)의 제3 영역(203)에 배치되는 부분일 수 있다. 제1 상부 배선막의 제2 부분(411_2)은, 제2 식각 정지막(213) 및 층간 절연막(200)의 제2 영역(202)에 배치되는 부분일 수 있다.
제1 상부 배선막(411_1, 411_2)은 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
몇몇 실시예에서, 제1 상부 배선막(411_1, 411_2) 상의 상부 캡핑막이 더 배치될 수도 있다.
제1 상부 배선(410)은 제1 부분(410_1)과 제2 부분(410_2)을 포함할 수 있다. 제1 상부 배선(410)의 제1 부분(410_1)은, 층간 절연막(200)의 제3 영역(203) 내에 배치되는 제1 상부 배선(410)의 부분일 수 있다. 제1 상부 배선(410)의 제2 부분(410_2)은, 제2 식각 정지막(213) 및 층간 절연막(200)의 제2 영역(202) 내에 배치되는 제1 상부 배선(410)의 부분일 수 있다.
제1 상부 배선(410)의 제1 부분(410_1)은, 제1 상부 배선막의 제1 부분(411_1) 및 제1 상부 배리어막의 제1 부분(412_1)을 포함할 수 있다. 제1 상부 배선(410)의 제2 부분(410_2)은, 제1 상부 배선막의 제2 부분(411_2) 및 제1 상부 배리어막의 제2 부분(412_2)을 포함할 수 있다.
제1 상부 배선(410)의 제2 부분(410_2)은, 제2 식각 정지막(213) 내에 배치되는 부분과, 층간 절연막(200)의 제2 영역(202) 내에 배치되는 부분을 포함할 수 있다. 제1 상부 배선(410)의 제2 부분(410_2)의 제2 식각 정지막(213) 내에 배치되는 부분은, 층간 절연막(200)의 제2 영역(202) 내에 배치되는 부분 상에 배치될 수 있다.
제1 상부 배선(410)의 제2 부분(410_2)의 측벽은, 계단 형태(stepwise)를 포함할 수 있다. 제1 상부 배선(410)의 제2 부분(410_2)의 측벽은, 예를 들어, 제1 상부 배선(410)의 하면(410L)에서, 제2 식각 정지막(213)과 층간 절연막(200)의 제3 영역(203) 사이의 경계까지 연장되는, 제1 상부 배선(410)의 측벽의 일부분일 수 있다.
제2 식각 정지막(213)과 층간 절연막(200)의 제2 영역(202)의 경계에서, 층간 절연막(200)의 제2 영역(202) 내에 제1 상부 배선(410)의 제2 부분(410_2)은, 제1 방향(D1)으로의 제1 폭(W1) 및 제2 방향(D2)으로의 제3 폭(W3)을 가질 수 있다. 즉, 제2 식각 정지막(213)과 층간 절연막(200)의 제2 영역(202)의 경계에서, 제1 상부 배선(410)의 층간 절연막(200)의 제2 영역(202) 내의 부분은, 제1 방향(D1)으로의 제1 폭(W1) 및 제2 방향(D2)으로의 제3 폭(W3)을 가질 수 있다. 다시 말해서, 트렌치의 제2 부분을 채우는 제1 상부 배선(410)의 부분은, 제1 방향(D1)으로의 제1 폭(W1) 및 제2 방향(D2)으로의 제3 폭(W3)을 가질 수 있다.
제2 식각 정지막(213)과 층간 절연막(200)의 제2 영역(202)의 경계에서, 제2 식각 정지막(213) 내에 제1 상부 배선(410)의 제2 부분(410_2)은, 제1 방향(D1)으로의 제2 폭(W2) 및 제2 방향(D2)으로의 제4 폭(W4)을 가질 수 있다. 즉, 제2 식각 정지막(213)과 층간 절연막(200)의 제2 영역(202)의 경계에서, 제1 상부 배선(410)의 제2 식각 정지막(213) 내의 부분은, 제1 방향(D1)으로의 제2 폭(W2) 및 제2 방향(D2)으로의 제4 폭(W4)을 가질 수 있다. 다시 말해서, 트렌치의 제3 부분을 채우는 제1 상부 배선(410)의 부분은, 제1 방향(D1)으로의 제2 폭(W2) 및 제2 방향(D2)으로의 제4 폭(W4)을 가질 수 있다.
몇몇 실시예에서, 제1 폭(W1)은, 제2 폭(W2)보다 작을 수 있다. 또한, 제3 폭(W3)은, 제4 폭(W4)보다 작을 수 있다.
제1 상부 배선(410)은 측벽은, 제1 측벽(410_2S)을 포함할 수 있다. 제1 상부 배선(410)의 제1 측벽(410_2S)은, 제1 상부 배선(410)의 하면(410L)으로부터 제2 식각 정지막(213)과 층간 절연막(200)의 제2 영역(202)의 경계까지 연장될 수 있다.
예를 들어, 제1 상부 배선(410)의 제1 측벽(410_2S)은, 층간 절연막(200)의 제2 영역(202) 내에 제1 상부 배선(410)의 측벽 일 수 있다. 또한, 예를 들어, 제1 상부 배선(410)의 제1 측벽(410_2S)은, 트렌치의 제2 부분을 채우는 제1 상부 배선(410)의 측벽일 수 있다.
제1 상부 배선(410)의 제1 측벽(410_2S)은, 제1 상부 배선(410)의 하면(410L)의 기준 지점(P0)으로부터 제1 거리(S1)만큼 이격된 제1 지점(P1)을 포함할 수 있다. 또한, 제1 상부 배선(410)의 제1 측벽(410_2S)은, 제1 상부 배선(410)의 하면(410L)의 기준 지점(P0)으로부터 제2 거리(S2)만큼 이격된 제2 지점(P2)을 포함할 수 있다. 제1 거리(S1)는 제2 거리(S2)보다 클 수 있다.
제1 지점(P1)에서의 제1 상부 배선(410)의 폭(WP1)은, 제2 지점(P2)에서의 제1 상부 배선(410)의 폭(WP2)보다 클 수 있다. 여기서 폭(WP1)과 폭(WP2)은, 제1 방향(D1)을 따라 측정된 값일 수 있다.
예를 들어, 층간 절연막(200)의 제2 영역(202) 내에 제1 상부 배선(410)의 제1 방향(D1)으로의 폭과 제2 방향(D2)으로의 폭 각각은, 제1 상부 배선(410)의 상면(410U)에서 제1 상부 배선(410)의 하면(410L)으로 갈수록 감소할 수 있다. 다시 말해서, 트렌치의 제2 부분을 채우는 제1 상부 배선(410)의 제1 방향(D1)으로의 폭과 제2 방향(D2)으로의 폭 각각은, 제1 상부 배선(410)의 상면(410U)에서 제1 상부 배선(410)의 하면(410L)으로 갈수록 감소할 수 있다.
몇몇 실시예에서, 도 1의 제1 방향(D1)을 따라 연장되는 A-A' 선을 따라 절단한 단면도인 도 2에서, 제1 상부 배선(410)의 제2 부분(410_2)의 측벽은 계단 형태를 포함할 수 있다. 또한, 도 1의 제2 방향(D2)을 따라 연장되는 B-B' 선을 따라 절단한 단면도인 도 4에서, 제1 상부 배선(410)의 제2 부분(410_2)의 측벽 또한, 계단 형태를 포함할 수 있다. 나아가, 몇몇 실시예에서, 제1 방향(D1) 및 제2 방향(D2)이 이루는 평면 상에 존재하고, 제1 방향(D1) 및 제2 방향(D2)과 교차하는 다른 방향을 따라 절단한 단면도에서도, 제1 상부 배선(410)의 제2 부분(410_2)의 측벽은 계단 형태를 포함할 수 있다.
제2 상부 배선(420)은 층간 절연막(200)의 제3 영역(203) 및 제2 식각 정지막(213) 내에 배치될 수 있다. 제2 상부 배선(420)은, 제1 상부 배선(410)과 이격되어 배치될 수 있다. 제2 상부 배선(420)은, 비아(310)와 이격되어 배치될 수 있다. 제2 상부 배선(420)은 하부 배선(110) 상에, 하부 배선(110)과 이격되어 배치될 수 있다. 제2 상부 배선(420)은, 하부 배선(110)과 연결되지 않을 수 있다.
제2 상부 배선(420)은, 제2 상부 배선막(421)과 제2 상부 배리어막(422)을 포함할 수 있다. 제2 상부 배리어막(422)은, 제2 상부 배선막(421)과 층간 절연막(200)의 제3 영역(203) 사이, 제2 상부 배선막(421)과 제2 식각 정지막(213) 사이, 및 제2 상부 배선막(421)과 층간 절연막(200)의 제2 영역(202) 사이에 배치될 수 있다.
제2 상부 배선막(421)은 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 제2 상부 배리어막(422)은 예를 들어, 탄탈륨, 탄탈륨 질화물, 티타늄, 티타늄 질화물, 루테늄, 코발트, 니켈, 니켈 보론(NiB), 텅스텐 질화물 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
제2 상부 배선(420)은, 층간 절연막(200)의 제2 영역(202) 내로 연장되는 부분을 포함하지 않을 수 있다. 따라서, 기판(100)의 상면(100U)을 기준으로, 제1 상부 배선(410)의 하면(410L)까지의 제1 높이(H1)는, 제2 상부 배선(420)의 하면(420L)까지의 제2 높이(H2)보다 작을 수 있다.
본 발명의 몇몇 실시예들에 따른 반도체 장치는, 하부 배선(110)과 비아(310)를 통해 연결되는 제1 상부 배선(410)의 일부가, 제2 식각 정지막(213) 아래에 배치되는 층간 절연막(200)의 제2 영역(202) 내로 연장되도록 할 수 있다. 이 때, 제2 식각 정지막(213)과 층간 절연막(200)의 제2 영역(202) 내에 제1 상부 배선(410)의 측벽이 계단 형태를 포함하도록 함으로써, 제1 상부 배선(410)은 비아(310)와 자기정렬(self aligned)될 수 있다. 제1 상부 배선(410)이 비아(310)와 자기정렬되도록 함으로써, 제1 상부 배선(410)과 비아(310) 사이뿐만 아니라, 제1 상부 배선(410)과 하부 배선(110)간의 단락 현상을 감소시킬 수 있다.
이하에서 도 5 내지 도 7을 참조하여 본 발명의 몇몇 실시예들에 따른 반도체 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 5는 본 발명의 몇몇 실시예들에 따른 반도체 장치의 레이아웃도이다. 도 6은 도 5의 C-C' 선을 따라 절단한 단면도이다. 도 7은 도 6의 J 영역의 확대도이다.
도 5에서는 도시의 명확성을 위해 층간 절연막(도 6의 200) 및 제2 상부 배선(도 6의 420) 등의 도시는 생략하였다. 도 5의 D-D' 선을 따라 절단한 단면도는, 도 4와 실질적으로 동일할 수 있다.
도 5 내지 도 7을 참조하면, 제3 상부 배선(430)은 제1 부분(430_1)과 제2 부분(430_2)을 포함할 수 있다.
제3 상부 배선(430)은, 제1 방향(D1)으로 연장되는 단변(430_S)과, 제2 방향(D2)으로 연장되는 장변(430_L)을 포함할 수 있다. 제3 상부 배선(430)의 단변(430_S)과 제3 상부 배선(430)의 장변(430_L)은 서로 연결될 수 있다.
제3 상부 배선(430)은, 제3 상부 배선막(431_1, 431_2)과, 제3 상부 배리어막(432_1, 432_2)을 포함할 수 있다.
제3 상부 배선(430)의 제1 부분(430_1)은, 층간 절연막(200)의 제3 영역(203) 내에 배치되는 제3 상부 배선(430)의 부분일 수 있다. 제3 상부 배선(430)의 제1 부분(430_1)은, 제3 상부 배선막의 제1 부분(431_1) 및 제3 상부 배리어막의 제1 부분(432_1)을 포함할 수 있다.
제3 상부 배선(430)의 제2 부분(430_2)은, 제2 식각 정지막(213) 및 층간 절연막(200)의 제2 영역(202) 내에 배치되는 제3 상부 배선(430)의 부분일 수 있다. 제3 상부 배선(430)의 제2 부분(430_2)은, 제3 상부 배선막의 제2 부분(431_2) 및 제3 상부 배리어막의 제2 부분(432_2)을 포함할 수 있다.
제2 식각 정지막(213)과 층간 절연막(200)의 제2 영역(202)의 경계에서, 층간 절연막(200)의 제2 영역(202) 내에 제3 상부 배선(430)의 제2 부분(430_2)은, 제5 폭(W5)을 가질 수 있다. 즉, 제2 식각 정지막(213)과 층간 절연막(200)의 제2 영역(202)의 경계에서, 제3 상부 배선(430)의 층간 절연막(200)의 제2 영역(202) 내의 부분은, 제5 폭(W5)을 가질 수 있다. 다시 말해서, 트렌치의 제2 부분을 채우는 제3 상부 배선(430)의 부분은, 제5 폭(W5)을 가질 수 있다.
제2 식각 정지막(213)과 층간 절연막(200)의 제2 영역(202)의 경계에서, 제2 식각 정지막(213) 내에 제3 상부 배선(430)의 제2 부분(430_2)은, 제6 폭(W6)을 가질 수 있다. 즉, 제2 식각 정지막(213)과 층간 절연막(200)의 제2 영역(202)의 경계에서, 제3 상부 배선(430)의 제2 식각 정지막(213) 내의 부분은, 제6 폭(W6)을 가질 수 있다. 다시 말해서, 트렌치의 제3 부분을 채우는 제3 상부 배선(430)의 부분은, 제6 폭(W6)을 가질 수 있다.
제5 폭(W5) 및 제6 폭(W6)은, 제3 상부 배선(430)의 단변(430_S)이 연장되는 제1 방향(D1)을 따라 측정된 값일 수 있다. 몇몇 실시예에서, 제5 폭(W5)은, 제6 폭(W6)보다 작을 수 있다.
제3 상부 배선(430)의 제2 부분(430_2)의 측벽 중 어느 하나는, 계단 형태를 포함할 수 있다. 몇몇 실시예에서, 제3 상부 배선(430)의 제2 부분(430_2)의 측벽 중 어느 하나는, 제1 방향(D1)을 따라 절단한 단면도(예를 들어, 도 6)에서 뿐만 아니라, 제2 방향(D2)을 따라 절단한 단면도(예를 들어, 도 4)에서도, 계단 형태를 포함할 수 있다.
제3 상부 배선(430)은 서로 다른 형상을 갖는 일측벽과 타측벽을 포함할 수 있다.
제3 상부 배선(430)의 제2 부분(430_2)의 일측벽은, 계단 형태를 포함할 수 있다. 제3 상부 배선(430)의 제2 부분(430_2)의 일측벽은, 예를 들어, 제3 상부 배선(430)의 하면(430L)에서 제2 식각 정지막(213)과 층간 절연막(200)의 제3 영역(203) 사이의 경계까지 연장되는, 제3 상부 배선(430)의 측벽의 일부분일 수 있다. 제3 상부 배선(430)의 일측벽은, 제2 측벽(430_2S1)을 포함할 수 있다. 제3 상부 배선(430)의 제2 측벽(430_2S1)은, 제3 상부 배선(430)의 하면(430L)으로부터 제2 식각 정지막(213)과 층간 절연막(200)의 제2 영역(202)의 경계까지 연장될 수 있다.
예를 들어, 제3 상부 배선(430)의 제2 측벽(430_2S1)은, 층간 절연막(200)의 제2 영역(202) 내에 제3 상부 배선(430)의 일측벽 일 수 있다. 또한, 예를 들어, 제3 상부 배선(430)의 제2 측벽(430_2S1)은, 트렌치의 제2 부분을 채우는 제3 상부 배선(430)의 일측벽일 수 있다.
제3 상부 배선(430)의 제2 측벽(430_2S1)은, 제3 상부 배선(430)의 하면(430L)의 기준 지점(P0)으로부터 제3 거리(S3)만큼 이격된 제3 지점(P3)을 포함할 수 있다. 또한, 제3 상부 배선(430)의 제2 측벽(430_2S1)은, 제3 상부 배선(430)의 하면(430L)의 기준 지점(P0)으로부터 제4 거리(S4)만큼 이격된 제4 지점(P4)을 포함할 수 있다. 제3 거리(S3)는 제4 거리(S4)보다 클 수 있다.
제3 지점(P3)에서의 제3 상부 배선(430)의 폭(WP3)은, 제4 지점(P4)에서의 제3 상부 배선(430)의 폭(WP4)보다 클 수 있다. 여기서 폭(WP3)과 폭(WP4)은, 제1 방향(D1)을 따라 측정된 값일 수 있다.
예를 들어, 층간 절연막(200)의 제2 영역(202) 내에 제3 상부 배선(430)의 제1 방향(D1)으로의 폭과 제2 방향(D2)으로의 폭 각각은, 제3 상부 배선(430)의 상면(430U)에서 제3 상부 배선(430)의 하면(430L) 방향으로 갈수록 감소할 수 있다. 다시 말해서, 트렌치의 제2 부분을 채우는 제3 상부 배선(430)의 제1 방향(D1)으로의 폭과 제2 방향(D2)으로의 폭 각각은, 제3 상부 배선(430)의 상면(430U)에서 제3 상부 배선(430)의 하면(430L) 방향으로 갈수록 감소할 수 있다.
제3 상부 배선(430)의 제2 부분(430_2)의 타측벽은, 계단 형태를 포함하지 않을 수 있다. 제3 상부 배선(430)의 제2 부분(430_2)의 타측벽은, 예를 들어, 제3 상부 배선(430)의 하면(430L)에서 제2 식각 정지막(213)의 상면까지 연장되는, 제3 상부 배선(430)의 측벽의 일부분일 수 있다. 제3 상부 배선(430)의 타측벽은, 제3 측벽(430_2S2)을 포함할 수 있다. 제3 상부 배선(430)의 제3 측벽(430_2S2)은, 제3 상부 배선(430)의 하면(430L)으로부터 제2 식각 정지막(213)의 상면과 인접한 제3 상부 배선(430)의 측벽 부분까지 연장될 수 있다.
층간 절연막(200)의 제2 영역(202)은, 제3 상부 배선(430)의 제3 측벽(430_2S2)과 인접한 측벽(202S)을 포함할 수 있다. 제3 상부 배선(430)의 제3 측벽(430_2S2)이 계단 형태를 포함하지 않기 때문에, 층간 절연막(200)의 제2 영역(202)의 측벽(202S)과 제3 상부 배선(430)의 제3 측벽(430_2S2) 사이에 공간(213t)이 생길 수 있다. 층간 절연막(200)의 제2 영역(202)의 측벽(202S)과 제3 상부 배선(430)의 제3 측벽(430_2S2) 사이의 공간(213t)은, 제2 식각 정지막(213)에 의해 채워질 수 있다.
제3 상부 배선(430)의 제3 측벽(430_2S2)이 계단 형태를 포함하지 않더라도, 기판(100)의 상면(100U)을 기준으로, 제3 상부 배선(430)의 하면(430L)까지의 제3 높이(H3)는, 제2 상부 배선(420)의 하면(420L)까지의 제2 높이(H2)보다 작을 수 있다.
이하에서 도 1 및 도 8을 참조하여 본 발명의 몇몇 실시예들에 따른 반도체 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 8은 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 1 및 도 8을 참조하면, 제1 상부 배선(410)의 제2 부분(410_2)의 측벽의 모서리 영역(202e)은, 도 2에서와 달리 모따기된 형상이 아닐 수 있다. 몇몇 실시예에서, 도 8의 제1 상부 배선(410)은, 비아(310)의 상부의 일부를 제거하여 리세스를 형성한 후, 리세스를 채워 형성된 것일 수 있다. 비아(310)의 상부의 리세스는, 예를 들어, 층간 절연막(200)의 제1 영역(201) 및 제2 영역(202) 내에 비아(310)를 형성한 후, 비아(310)의 상부의 일부를 제거하여 형성될 수 있다.
그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 비아(310)의 상부의 리세스를 채워 제1 상부 배선(410)을 형성하는 경우라도, 제1 상부 배선(410)의 제2 부분(410_2)의 측벽의 모서리 영역(202e)이 모따기된 형상을 가질 수도 있음은 물론이다. 본 발명의 몇몇 실시예들에 따른 반도체 장치의 제조 방법에 대해서는, 후술한다.
이하에서 도 1 및 도 9을 참조하여 본 발명의 몇몇 실시예들에 따른 반도체 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 9는 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 1 및 도 9를 참조하면, 도 2, 도 6 및 도 8에서와 달리, 제1 상부 배선(410)의 하면(410L)의 폭(WL)은, 비아(310)의 상면의 폭(WU)보다 클 수 있다.
이하에서 도 10 내지 도 15를 참조하여 본 발명의 몇몇 실시예들에 따른 반도체 장치의 제조 방법에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 10 내지 도 15 각각은 본 발명의 몇몇 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면이다.
도 10을 참조하면, 하부 배선(110)을 포함하는 기판(100)이 제공될 수 있다.
도 11을 참조하면, 기판(100) 상에 제1 식각 정지막(211) 및 프리(pre) 제1 층간 절연막(201P)이 형성될 수 있다. 비아 트렌치(TV)는, 제1 식각 정지막(211) 및 프리 제1 층간 절연막(201P) 내에, 제1 식각 정지막(211) 및 프리 제1 층간 절연막(201P)을 관통하여 형성될 수 있다. 비아 트렌치(TV)는, 하부 배선(110)을 노출시킬 수 있다.
도 12를 참조하면, 비아 트렌치(TV) 내에 비아(310)가 형성될 수 있다. 비아(310)는 하부 배선(110)과 연결될 수 있다.
도 13을 참조하면, 프리 제1 층간 절연막(201P) 상에 층간 절연막의 제2 영역(202)이 형성될 수 있다. 이때, 층간 절연막의 제1 영역(201)이 형성될 수 있다. 층간 절연막의 제2 영역(202)은, 비아(310) 상에는 형성되지 않을 수 있다.
층간 절연막(200)의 제2 영역(202)에 포함되는 물질의 유전율은, 층간 절연막(200)의 제1 영역(201)에 포함되는 물질의 유전율과 상이할 수 있다.
도 14를 참조하면, 프리 제2 식각 정지막(213P)은, 층간 절연막의 제2 영역(202) 상과 비아(310) 상에 형성될 수 있다. 프리 제2 층간 절연막(203P)은, 프리 제2 식각 정지막(213P) 상에 형성될 수 있다.
도 15를 참조하면, 제1 상부 배선 트렌치(TU)는, 프리 제2 층간 절연막(203P) 및 프리 제2 식각 정지막(213P)을 관통하도록 형성될 수 있다. 제1 상부 배선 트렌치(TU)의 형성으로 인해, 제2 식각 정지막(213)과 층간 절연막의 제3 영역(203)이 형성될 수 있다. 제1 상부 배선 트렌치(TU)는, 비아(310)와 층간 절연막(200)의 제2 영역(202)의 일부를 노출시킬 수 있다.
제1 상부 배선(410)은, 제1 상부 배선 트렌치(TU) 내에 형성될 수 있다.
이하에서 도 8, 도 10 내지 도 12 및 도 16 내지 도 18을 참조하여 본 발명의 몇몇 실시예들에 따른 반도체 장치의 제조 방법에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 16 내지 도 18 각각은 본 발명의 몇몇 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면이다.
도 16은 도 10 내지 도 12까지의 반도체 장치의 제조 공정이 진행된 후의 몇몇 실시예들에 따른 반도체 장치를 도시한 도면일 수 있다.
도 16을 참조하면, 비아(310)의 상부의 일부를 제거하여 비아 리세스(310r)가 형성될 수 있다. 비아 리세스(310r)의 형성으로 인해, 프리 제1 층간 절연막(201P)의 상면은, 비아(310)의 상면으로부터 돌출될 수 있다. 즉, 비아 리세스(310r)의 형성으로 인해, 층간 절연막의 제1 영역(201)과, 층간 절연막의 제1 영역(201)으로부터 돌출되는 층간 절연막의 제2 영역(202)이 형성될 수 있다. 층간 절연막의 제1 영역(201)과 층간 절연막의 제2 영역(202)은 동일한 유전율을 갖는 동일 물질을 포함할 수 있다.
도 17을 참조하면, 프리 제2 식각 정지막(213P)은, 층간 절연막의 제2 영역(202) 상에 형성되고, 비아(310) 상에 비아 리세스(310r)의 적어도 일부를 채우도록 형성될 수 있다. 프리 제2 층간 절연막(203P)은, 프리 제2 식각 정지막(213P) 상에 형성될 수 있다.
도 18을 참조하면, 제1 상부 배선 트렌치(TU)는, 프리 제2 층간 절연막(203P) 및 프리 제2 식각 정지막(213P)을 관통하도록 형성될 수 있다. 제1 상부 배선 트렌치(TU)의 형성으로 인해, 제2 식각 정지막(213)과 층간 절연막의 제3 영역(203)이 형성될 수 있다.
제1 상부 배선(410)은 제1 상부 배선 트렌치(TU) 내에 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 110: 하부 배선
200: 층간 절연막 201: 층간 절연막의 제1 영역
202: 층간 절연막의 제2 영역 203: 층간 절연막의 제2 영역
410: 제1 상부 배선 310: 비아
410_1: 제1 상부 배선의 제1 부분 410_2: 제1 상부 배선의 제2 부분

Claims (20)

  1. 하부 배선을 포함하는 기판;
    상기 기판 상에 배치되고, 제1 영역 및 상기 제1 영역 상의 제2 영역을 포함하고, 상기 제2 영역은 내측벽, 상면 및 상기 상면과 상기 내측벽을 연결하는 둥근 모서리를 포함하는 제1 층간 절연막;
    상기 제1 층간 절연막 상에 배치되고, 상기 제1 층간 절연막의 상기 둥근 모서리를 노출시키는 식각 정지막;
    상기 식각 정지막 상의 제2 층간 절연막;
    상기 제2 층간 절연막, 상기 식각 정지막 및 상기 제1 층간 절연막의 상기 제2 영역 내에, 상기 하부 배선과 이격되고, 제1 상부 배선막과 배리어막을 포함하는 제1 상부 배선; 및
    상기 제1 층간 절연막의 제1 영역 내에, 상기 하부 배선과 상기 제1 상부 배선을 연결하는 비아를 포함하고, 상기 배리어막은 상기 비아와 상기 제1 상부 배선의 상기 제1 상부 배선막의 사이에 배치되고,
    상기 제1 상부 배선은, 상기 제2 층간 절연막 내의 제1 부분과, 상기 식각 정지막 및 상기 제1 층간 절연막의 상기 제2 영역 내의 제2 부분을 포함하고,
    상기 제1 상부 배선의 상기 제2 부분은 계단식 측벽(stepped sidewall)을 포함하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 제1 층간 절연막의 상기 제2 영역과 상기 식각 정지막의 경계에서, 상기 제1 층간 절연막의 상기 제2 영역 내에 상기 제1 상부 배선의 상기 제2 부분의 제1 폭은, 상기 식각 정지막 내에 상기 제1 상부 배선의 상기 제2 부분의 제2 폭보다 작은 반도체 장치.
  3. 제 2항에 있어서,
    상기 제1 상부 배선은 제1 방향으로 연장되는 단변을 포함하고,
    상기 제1 폭 및 상기 제2 폭은, 상기 제1 방향으로 측정된 값이고,
    상기 제1 방향은 상기 기판의 상면에 평행한 방향인 반도체 장치.
  4. 제 1항에 있어서,
    상기 제1 층간 절연막의 상기 제2 영역 내에 상기 제1 상부 배선의 상기 제2 부분의 상기 계단식 측벽은, 상기 제1 상부 배선의 하면의 기준 지점으로부터 제1 거리만큼 이격된 제1 지점과, 상기 기준 지점으로부터 상기 제1 거리보다 작은 제2 거리만큼 이격된 제2 지점을 포함하고,
    상기 제1 지점에서의 상기 제1 상부 배선의 상기 제2 부분의 폭은, 상기 제2 지점에서의 상기 제1 상부 배선의 상기 제2 부분의 폭보다 큰 반도체 장치.
  5. 제 1항에 있어서,
    상기 제1 상부 배선은 제1 방향으로 연장되는 단변 및 상기 제1 방향과 교차하는 제2 방향으로 연장되고 상기 단변과 연결되는 장변을 포함하고,
    상기 제1 층간 절연막의 상기 제2 영역과 상기 식각 정지막의 경계에서, 상기 제1 층간 절연막의 상기 제2 영역 내에 상기 제1 상부 배선의 상기 제2 부분의 상기 제1 방향으로의 제1 폭은, 상기 식각 정지막 내에 상기 제1 상부 배선의 상기 제2 부분의 상기 제1 방향으로의 제2 폭보다 작고,
    상기 제1 층간 절연막의 상기 제2 영역과 상기 식각 정지막의 경계에서, 상기 제1 층간 절연막의 상기 제2 영역 내에 상기 제1 상부 배선의 상기 제2 부분의 상기 제2 방향으로의 제3 폭은, 상기 식각 정지막 내에 상기 제1 상부 배선의 상기 제2 부분의 상기 제2 방향으로의 제4 폭보다 작고,
    상기 제1 방향은 상기 기판의 상면과 평행한 방향인 반도체 장치.
  6. 제 1항에 있어서,
    상기 제1 층간 절연막의 상기 제2 영역 상에, 상기 제2 층간 절연막과 상기 식각 정지막 내에, 상기 제1 상부 배선과 이격되는 제2 상부 배선을 더 포함하고,
    상기 기판의 상면으로부터 상기 제1 상부 배선의 하면까지의 제1 높이는, 상기 기판의 상기 상면으로부터 상기 제2 상부 배선의 하면까지의 제2 높이보다 작은 반도체 장치.
  7. 제 1항에 있어서,
    상기 제1 상부 배선은 제1 방향으로 연장되는 단변 및 상기 제1 방향과 교차하는 제2 방향으로 연장되고 상기 단변과 연결되는 장변을 포함하고,
    상기 제1 층간 절연막의 상기 제2 영역 내에 상기 제1 상부 배선의 상기 제2 부분의 상기 제1 방향으로의 폭은, 상기 제1 상부 배선의 상면에서 상기 제1 상부 배선의 하면 방향으로 갈수록 감소하고,
    상기 제1 층간 절연막의 상기 제2 영역 내에 상기 제1 상부 배선의 상기 제2 부분의 상기 제2 방향으로의 폭은, 상기 제1 상부 배선의 상면에서 상기 제1 상부 배선의 하면 방향으로 갈수록 감소하는 반도체 장치.
  8. 제 1항에 있어서,
    상기 제1 층간 절연막의 상기 제1 영역에 포함되는 물질의 유전율은, 상기 제1 층간 절연막의 상기 제2 영역에 포함되는 물질의 유전율과 상이한 반도체 장치.
  9. 제 1항에 있어서,
    상기 제1 층간 절연막의 상기 제1 영역과 상기 제1 층간 절연막의 상기 제2 영역은 동일 물질을 포함하는 반도체 장치.
  10. 하부 배선을 포함하는 기판;
    상기 기판 상에 배치되고, 제1 영역 및 상기 제1 영역 상의 제2 영역을 포함하는 제1 층간 절연막;
    상기 제1 층간 절연막 상의 식각 정지막;
    상기 식각 정지막 상의 제2 층간 절연막;
    상기 제1 층간 절연막의 상기 제1 영역 내에, 상기 하부 배선과 연결되는 비아;
    상기 제2 층간 절연막, 상기 식각 정지막 및 상기 제1 층간 절연막의 상기 제2 영역 내에, 상기 비아를 노출시키는 트렌치; 및
    상기 비아 상에, 상기 비아와 연결되고, 상기 트렌치를 채우는 제1 상부 배선을 포함하고,
    상기 제1 층간 절연막의 상기 제2 영역과 상기 식각 정지막의 경계에서, 상기 제1 층간 절연막의 상기 제2 영역 내에 상기 기판의 상면과 평행한 제1 방향으로의 상기 제1 상부 배선의 제1 폭은, 상기 식각 정지막 내에 상기 제1 방향으로의 상기 제1 상부 배선의 제2 폭보다 작고,
    상기 경계는 상기 기판의 상기 상면과 평행하고,
    상기 제1 층간 절연막의 상기 제2 영역 내의 상기 제1 상부 배선의 측벽은, 상기 제1 상부 배선의 하면의 기준 지점으로부터 제1 거리만큼 이격된 제1 지점과, 상기 기준 지점으로부터 상기 제1 거리보다 작은 제2 거리만큼 이격된 제2 지점을 포함하고,
    상기 제1 지점에서의 상기 제1 상부 배선의 폭은, 상기 제2 지점에서의 상기 제1 상부 배선의 폭보다 큰 반도체 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020170152069A 2017-11-15 2017-11-15 반도체 장치 및 이의 제조 방법 KR102521222B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170152069A KR102521222B1 (ko) 2017-11-15 2017-11-15 반도체 장치 및 이의 제조 방법
US15/987,211 US10535600B2 (en) 2017-11-15 2018-05-23 Semiconductor device
CN201811292012.0A CN109786357A (zh) 2017-11-15 2018-10-31 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170152069A KR102521222B1 (ko) 2017-11-15 2017-11-15 반도체 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190055395A KR20190055395A (ko) 2019-05-23
KR102521222B1 true KR102521222B1 (ko) 2023-04-12

Family

ID=66432903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170152069A KR102521222B1 (ko) 2017-11-15 2017-11-15 반도체 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US10535600B2 (ko)
KR (1) KR102521222B1 (ko)
CN (1) CN109786357A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107728B2 (en) * 2019-05-22 2021-08-31 International Business Machines Corporation Interconnects with tight pitch and reduced resistance
US11222843B2 (en) * 2019-09-16 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
US11227833B2 (en) * 2019-09-16 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
KR20220030051A (ko) * 2020-09-02 2022-03-10 삼성전자주식회사 배선 구조체 및 이를 포함하는 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030194856A1 (en) 2002-04-10 2003-10-16 Daniel Yen Method for forming a via in a damascene process
US20080061446A1 (en) 2002-03-07 2008-03-13 Chun-Gi You Semiconductor device with contact structure and manufacturing method thereof

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
JPH08191104A (ja) * 1995-01-11 1996-07-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6197685B1 (en) * 1997-07-11 2001-03-06 Matsushita Electronics Corporation Method of producing multilayer wiring device with offset axises of upper and lower plugs
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
SG70654A1 (en) * 1997-09-30 2000-02-22 Ibm Copper stud structure with refractory metal liner
JP3149846B2 (ja) 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
US6342733B1 (en) * 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6303447B1 (en) * 2000-02-11 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method for forming an extended metal gate using a damascene process
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
US6768204B1 (en) * 2001-04-05 2004-07-27 Advanced Micro Devices, Inc. Self-aligned conductive plugs in a semiconductor device
KR100474857B1 (ko) 2002-06-29 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성방법
KR100462884B1 (ko) * 2002-08-21 2004-12-17 삼성전자주식회사 희생충진물질을 이용한 반도체 장치의 듀얼다마신배선형성방법
KR100790293B1 (ko) 2002-10-09 2007-12-31 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
JP2004207281A (ja) * 2002-12-20 2004-07-22 Fujitsu Ltd 多層配線構造およびその形成方法、半導体装置
JP4571785B2 (ja) * 2003-05-30 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100618782B1 (ko) * 2003-10-01 2006-08-31 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP4316469B2 (ja) * 2004-10-15 2009-08-19 株式会社東芝 自動設計装置
KR100643853B1 (ko) 2005-06-04 2006-11-14 삼성전자주식회사 반도체 소자의 다마신 배선 형성 방법 및 이에 의해 제조된반도체 소자
JP5464928B2 (ja) * 2009-07-02 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
FR2969375A1 (fr) * 2010-12-17 2012-06-22 St Microelectronics Crolles 2 Structure d'interconnexion pour circuit intégré
US8871635B2 (en) * 2012-05-08 2014-10-28 GlobalFoundries, Inc. Integrated circuits and processes for forming integrated circuits having an embedded electrical interconnect within a substrate
US9230854B2 (en) * 2013-04-08 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR20150061924A (ko) * 2013-11-28 2015-06-05 삼성전자주식회사 고전압 소자 및 이의 제조방법
US9324650B2 (en) 2014-08-15 2016-04-26 International Business Machines Corporation Interconnect structures with fully aligned vias
US9647091B2 (en) * 2015-05-01 2017-05-09 International Business Machines Corporation Annealed metal source drain overlapping the gate
US9536826B1 (en) * 2015-06-15 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure with interconnect structure
CN106486416B (zh) * 2015-09-02 2021-04-02 中芯国际集成电路制造(北京)有限公司 金属互联结构的形成方法
SG10201608814YA (en) * 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
US9917027B2 (en) * 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
US9685406B1 (en) 2016-04-18 2017-06-20 International Business Machines Corporation Selective and non-selective barrier layer wet removal
KR102460076B1 (ko) * 2017-08-01 2022-10-28 삼성전자주식회사 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080061446A1 (en) 2002-03-07 2008-03-13 Chun-Gi You Semiconductor device with contact structure and manufacturing method thereof
US20030194856A1 (en) 2002-04-10 2003-10-16 Daniel Yen Method for forming a via in a damascene process

Also Published As

Publication number Publication date
CN109786357A (zh) 2019-05-21
US20190148289A1 (en) 2019-05-16
US10535600B2 (en) 2020-01-14
KR20190055395A (ko) 2019-05-23

Similar Documents

Publication Publication Date Title
KR102521222B1 (ko) 반도체 장치 및 이의 제조 방법
KR102320047B1 (ko) 집적회로 소자 및 그 제조 방법
CN107665855B (zh) 制造半导体器件的方法
CN101373742B (zh) 具有密封环结构的半导体器件及其形成方法
CN109390273B (zh) 半导体器件
KR20200133630A (ko) 집적회로 소자 및 그 제조 방법
CN106033741B (zh) 金属内连线结构及其制作方法
KR20180032359A (ko) 집적회로 소자
KR102292645B1 (ko) 집적회로 소자
KR102442096B1 (ko) 반도체 장치
CN110676212A (zh) 半导体器件及其制造方法
US20190312145A1 (en) Method of fabricating semiconductor devices
KR20170122494A (ko) 반도체 장치, 반도체 칩 및 반도체 장치의 제조 방법
KR102174144B1 (ko) 반도체 장치 및 그 제조 방법
KR20180104261A (ko) 기판, 기판의 쏘잉 방법, 및 반도체 소자
KR20180092825A (ko) 반도체 장치
KR102038090B1 (ko) 반도체 소자
US9293410B2 (en) Semiconductor device
JP2013120870A (ja) 半導体装置の製造方法
JP5504311B2 (ja) 半導体装置およびその製造方法
US20240104287A1 (en) Layout design method and method of manufacturing integrated circuit device using the same
CN218069837U (zh) 半导体结构
JP6350217B2 (ja) 半導体装置及び半導体装置の製造方法
KR102519190B1 (ko) 반도체 소자의 제조 방법
KR20230012361A (ko) 집적회로 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant