CN109786357A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN109786357A
CN109786357A CN201811292012.0A CN201811292012A CN109786357A CN 109786357 A CN109786357 A CN 109786357A CN 201811292012 A CN201811292012 A CN 201811292012A CN 109786357 A CN109786357 A CN 109786357A
Authority
CN
China
Prior art keywords
interlayer dielectric
routed
area
wiring
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811292012.0A
Other languages
English (en)
Inventor
徐顺硕
白宗玟
朴水贤
安商燻
吴赫祥
李义福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109786357A publication Critical patent/CN109786357A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一种半导体器件。该半导体器件包括：衬底，包括下布线；第一层间绝缘膜，设置在所述衬底上并且包括第一区域以及在所述第一区域上方的第二区域；蚀刻停止膜，位于所述第一层间绝缘膜上；第二层间绝缘膜，位于所述蚀刻停止膜上；第一上布线，位于所述第二层间绝缘膜、所述蚀刻停止膜、以及所述第一层间绝缘膜的所述第二区域中，并且所述第一上布线与所述下布线间隔开；以及通孔，位于所述第一层间绝缘膜的所述第一区域中，并且所述通孔将所述下布线与所述第一上布线相连。

Description

半导体器件及其制造方法
相关申请的相交引用
本申请要求于2017年11月15日在韩国知识产权局递交的韩国专利申请号10-2017-0152069的优先权，在此通过参考引入其全部公开内容。
技术领域
本公开涉及一种半导体器件及其制造方法。
背景技术
随着半导体器件的尺寸缩小由于电子技术的发展而迅速推进，期望半导体芯片的高集成度和低功耗。结果，诸如布线之类的电路组件之间的间隔逐渐减小，并且可能会发生泄漏问题等。此外，为了实现半导体芯片的高集成度和低功耗，布线层的高宽比增加。正在进行各种研究以形成具有增加的高宽比的布线层，以便不包含缺陷。
发明内容
本发明构思的一个方面提供了一种能够减少上布线与通孔之间的短路现象的半导体器件。
本发明构思的另一方面提供了一种用于制造半导体器件的方法，该方法能够减少上布线与通孔之间的短路现象。
然而，本发明构思的各方面不限于本文所阐述的方面。通过参考以下给出的本发明构思的详细描述，本发明构思的上述和其它方面对于本发明构思所属领域的普通技术人员将变得更加清楚。
根据本发明构思的一些实施例，提供了一种半导体器件，包括：衬底，包括下布线；第一层间绝缘膜，设置在所述衬底上并且包括第一区域以及在所述第一区域上方的第二区域；蚀刻停止膜，位于所述第一层间绝缘膜上；第二层间绝缘膜，位于所述蚀刻停止膜上；第一上布线，位于所述第二层间绝缘膜、所述蚀刻停止膜、以及所述第一层间绝缘膜的所述第二区域中，并且所述第一上布线与所述下布线间隔开；以及通孔，位于所述第一层间绝缘膜的所述第一区域中，并且所述通孔将所述下布线与所述第一上布线相连，其中，所述第一上布线包括位于所述第二层间绝缘膜中的第一部分、以及位于所述蚀刻停止膜和所述第一层间绝缘膜的所述第二区域中的第二部分，并且所述第一上布线的所述第二部分的侧壁包括台阶形状。
根据本发明构思的一些实施例，提供了一种半导体器件，包括：衬底，包括下布线；第一层间绝缘膜，设置在所述衬底上并且包括第一区域以及在所述第一区域上方的第二区域；蚀刻停止膜，位于所述第一层间绝缘膜上；第二层间绝缘膜，位于所述蚀刻停止膜上；通孔，在所述第一层间绝缘膜的所述第一区域中连接到所述下布线；沟槽，位于所述第二层间绝缘膜、所述蚀刻停止膜、以及所述第一层间绝缘膜的所述第二区域中，并且所述沟槽暴露所述通孔；以及第一上布线，位于所述通孔上且连接到所述通孔，并且填充所述沟槽，其中，在所述第一层间绝缘膜的所述第二区域与所述蚀刻停止膜之间的边界处，所述第一上布线在所述第一层间绝缘膜的所述第二区域中在与所述衬底的上表面平行的第一方向上的第一宽度小于所述第一上布线在所述蚀刻停止膜中在所述第一方向上的第二宽度。
根据本发明构思的一些实施例，提供了一种半导体器件，包括：衬底，包括下布线；层间绝缘膜，设置在所述衬底上，并且包括第一区域、在所述第一区域上的第二区域和在所述第二区域上的第三区域；开口，位于所述层间绝缘膜中，其中，所述开口包括暴露所述下布线并由所述层间绝缘膜的所述第一区域限定的第一部分、由所述层间绝缘膜的所述第二区域限定的第二部分、以及由所述层间绝缘膜的所述第三区域限定的第三部分，其中，所述开口的所述第三部分是细长的以形成水平布线；通孔，填充所述开口的所述第一部分并在所述下布线上连接到所述下布线；以及第一上布线，位于在所述通孔上，其中所述第一上布线填充所述开口的所述第二部分和所述开口的所述第三部分，连接到所述通孔，并且包括在平行于所述衬底的上表面的第一方向上延伸的短边，其中在所述层间绝缘膜的所述第二区域与所述层间绝缘膜的所述第三区域之间的边界处，所述第一上布线的填充所述开口的所述第二部分的部分在所述第一方向上的第一宽度小于所述第一上布线的填充所述开口的所述第三部分的部分在所述第一方向上的第二宽度。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的以上和其他方面和特征将变得更显而易见，在附图中：
图1是根据本发明构思的一些实施例的半导体器件的布局图；
图2是沿图1的线A-A’截取的截面图；
图3是图2的区域K的放大视图；
图4是沿图1的线B-B’截取的截面图；
图5是根据本发明构思的一些实施例的半导体器件的布局图；
图6是沿图5的线C-C’截取的截面图；
图7是图6的区域J的放大视图；
图8是沿图1的线A-A’截取的截面图；
图9是沿图1的线A-A’截取的截面图；以及
图10至图18是用于说明根据本发明构思的一些实施例的用于制造半导体器件的方法的中间步骤图。
具体实施方式
在下文中，将参考图1至图4描述根据本发明构思的一些实施例的半导体器件。
图1是根据本发明构思的一些实施例的半导体器件的布局图。图2是沿图1的线A-A’截取的截面图。图3是图2的区域K的放大视图。图4是沿图1的线B-B’截取的截面图。
在图1中，为了描述的清楚性，未示出层间绝缘膜(图2中的200)、下覆盖膜(图2中的113)和第二上布线(图2中的420)。
参考图1至图4，根据本发明构思的一些实施例的半导体器件包括衬底100、下布线110、层间绝缘膜200、通孔310、第一上布线410和第二上布线420。
在一些实施例中，下布线110和第一上布线410可以在彼此相交的方向上延伸。例如，下布线110可以在第一方向D1上延伸。第一上布线410可以在与第一方向D1相交的第二方向D2上延伸。通孔310可以在第一上布线410和下布线110彼此重叠的区域中沿第三方向D3延伸。
第一方向D1可以是例如基本上平行于衬底100的上表面100U的方向。第三方向D3可以是例如远离衬底100的上表面100U的方向(即，垂直于衬底的上表面100U的方向)。第二方向D2可以是与第一方向D1和第三方向D3相交的方向。
第一上布线410可以包括在第一方向D1上延伸的短边410_S和在第二方向D2上延伸的长边410_L。第一上布线410的短边410_S可以连接到第一上布线410的长边410_L。根据示例性实施例，第一上布线410的在第一方向D1上延伸的短边410_S的长度小于在第二方向D2上延伸的长边410_L的长度。
下布线110可以沿第一方向D1延伸，该第一方向D1是第一上布线410的短边410_S延伸的方向。稍后将描述第一上布线410、下布线110和通孔310的细节。
衬底100可以具有其中基底衬底和外延层彼此堆叠的结构，但是本发明构思的技术构思不限于此。衬底100可以是硅衬底、砷化镓衬底、硅锗衬底、陶瓷衬底、石英衬底、显示器玻璃衬底等，并且可以是绝缘体上半导体(SOI)衬底。在下文中，将以硅衬底为例进行描述，但是本公开不限于此。此外，衬底100可以具有在硅衬底上形成绝缘膜的形式。
衬底100可以包括下布线110。在一些实施例中，下布线110可以包括导电材料。
在根据本发明构思的一些实施例的半导体器件中，将下布线110描述为金属布线，但是这是为了便于解释，并且本发明构思的技术思想不限于此。当然，下布线110可以是形成在衬底100中的晶体管、二极管等，并且例如可以是晶体管的栅极或晶体管的源极/漏极。
下布线110可以包括下布线膜111、下阻挡膜112和下覆盖膜113。
下布线膜111可以设置在例如衬底100中。下布线膜111可以包括例如铝(Al)、铜(Cu)、钨(W)、钴(Co)及其组合中的至少一种。
下覆盖膜113可以设置在下布线膜111上。下覆盖膜113可以设置在例如衬底100中。然而，本发明构思的技术思想不限于此。例如，在一些实施例中，下覆盖膜113的至少一部分可以从衬底100的上表面100U突出。此外，在一些实施例中，当然可以省略下覆盖膜113。下覆盖膜113可以包括例如铜(Cu)。
下阻挡膜112可以设置在下布线膜111与衬底100之间、以及下覆盖膜113与衬底100之间。例如，下阻挡膜112可以沿着衬底100中的凹槽的底表面和侧壁设置在该凹槽中。下布线膜111和下覆盖膜113可以填充在将下阻挡膜112设置在凹槽中之后留下的剩余部分。尽管下阻挡膜112被示出为单个膜，但是下阻挡膜112当然可以包括多个层。下阻挡膜112可以包括但不限于钽、氮化钽、钛、氮化钛、钌、钴、镍、镍硼(NiB)和氮化钨中的至少一种。
第一蚀刻停止膜211可以设置在包括下布线110的衬底100上。在附图中，第一蚀刻停止膜211被示出为单层，但是本发明构思的技术思想不限于此。例如，当然第一蚀刻停止膜211具有堆叠两层或更多层的结构。
第一蚀刻停止膜211可以包括对层间绝缘膜200的第一区域201中包括的材料具有蚀刻选择性的材料。例如，第一蚀刻停止膜211可以包括金属元素。
层间绝缘膜200可以设置在第一蚀刻停止膜211上。层间绝缘膜200可以包括第一层间绝缘膜以及在第一层间绝缘膜上的第二层间绝缘膜。第一层间绝缘膜可以包括第一区域201和第二区域202。第二层间绝缘膜可以包括第三区域203。
层间绝缘膜200的第一区域201可以设置在第一蚀刻停止膜211上。
层间绝缘膜200的第一区域201可以包括例如氧化硅、氮化硅、氮氧化硅和低介电常数材料中的至少一种。然而，本发明构思的技术思想不限于此。例如，层间绝缘膜200的第一区域201可以包括对第一蚀刻停止膜211中包括的材料具有蚀刻选择比的材料。
层间绝缘膜200的第二区域202可以设置在层间绝缘膜200的第一区域201上。层间绝缘膜200的第二区域202可以从层间绝缘膜200的第一区域201突出。层间绝缘膜200的第二区域202可以暴露通孔310。
在一些实施例中，层间绝缘膜200的第二区域202和层间绝缘膜200的第一区域201可以包含类似的材料。例如，层间绝缘膜200的第二区域202中包含的材料的介电常数可以与层间绝缘膜200的第一区域201中包括的材料的介电常数不同。例如，层间绝缘膜200的第二区域202中包含的材料的介电常数可以小于层间绝缘膜200的第一区域201中包含的材料的介电常数。
备选地，在一些实施例中，层间绝缘膜200的第二区域202和层间绝缘膜200的第一区域201可以包括具有相同介电常数的相同材料。
第二蚀刻停止膜213可以设置在层间绝缘膜200的第二区域202中。在附图中，第二蚀刻停止膜213被示出为单个膜，但是本发明构思的技术思想不限于此。例如，当然第二蚀刻停止膜213可以具有堆叠两层或更多层的结构。
第二蚀刻停止膜213可以包括对层间绝缘膜200的第三区域203中包括的材料具有蚀刻选择性的材料。例如，第二蚀刻停止膜213可以包含金属元素。
层间绝缘膜200的第三区域203可以设置在第二蚀刻停止膜213上。
层间绝缘膜200的第三区域203可以包括例如氧化硅、氮化硅、氮氧化硅和低介电常数材料中的至少一种。然而，本发明构思的技术思想不限于此。例如，层间绝缘膜200的第三区域203可以包括对第二蚀刻停止膜213中包括的材料具有蚀刻选择比的材料。
根据示例性实施例，第一蚀刻停止膜211、第一层间绝缘膜的第一区域201、第一层间绝缘膜的第二区域202、第二蚀刻停止膜213和第二层间绝缘膜的第三区域203顺序地设置在衬底100的上表面100u上。根据示例性实施例，第一层间绝缘膜的第一区域201的材料成分均匀地设置在整个第一区域201中，第一层间绝缘膜的第二区域202的材料成分均匀地设置在整个第二区域202中，并且第二层间绝缘膜的第三区域203的材料成分均匀地设置在整个第三区域203中。根据示例性实施例，包括第一区域201和第二区域202的第一层间绝缘膜和包括第三区域203的第二层间绝缘膜形成层间绝缘膜200。
可以在层间绝缘膜200、第一蚀刻停止膜211和第二蚀刻停止膜213中形成沟槽以穿透层间绝缘膜200、第一蚀刻停止膜211和第二蚀刻停止膜213。沟槽可以包括第一部分、第二部分和第三部分。沟槽也可以称为开口。
沟槽的第一部分可以是由第一蚀刻停止膜211和层间绝缘膜200的第一区域201限定的部分。沟槽的第二部分可以是由层间绝缘膜200的第二区域202限定的部分。沟槽的第三部分可以是由第二蚀刻停止膜213和层间绝缘膜200的第三区域203限定的部分。
沟槽可以包括通孔沟槽TV和第一上布线沟槽TU。通孔沟槽TV可以是非细长的开口。因此，通孔沟槽TV也可以称为通孔开口。通孔沟槽TV可以对应于沟槽的第一部分。第一上布线沟槽TU可以对应于沟槽的第二部分和沟槽的第三部分。沟槽的第三部分可以是细长的，以形成水平布线。
在层间绝缘膜200的第一区域201和第一蚀刻停止膜211中，通孔沟槽TV可以穿过层间绝缘膜200的第一区域201和第一蚀刻停止膜211。通孔沟槽TV可以暴露下布线110。
第一上布线沟槽TU可以形成在层间绝缘膜200的第二区域202、第二蚀刻停止膜213和层间绝缘膜200的第三区域203中。
在一些实施例中，可以在形成通孔310之后形成第一上布线沟槽TU。在这种情况下，第一上布线沟槽TU可以暴露通孔310。
通孔310可以设置在层间绝缘膜200的第一区域201中。通孔310穿透第一蚀刻停止膜211并且可以连接到下布线110。
通孔310可以包括通孔材料311和通孔阻挡膜312。通孔阻挡膜312可以沿通孔沟槽TV的侧壁和底表面设置。通孔材料311可以填充在将通孔阻挡膜312设置在通孔沟槽TV中之后留下的剩余部分。
通孔材料311可以包括但不限于铝(Al)、铜(Cu)、钨(W)、钴(Co)及其组合中的至少一种。通孔阻挡膜312可以包括但不限于钽、氮化钽、钛、氮化钛、钌、钴、镍、镍硼(NiB)和氮化钨中的至少一种。
第一上布线410可以设置在层间绝缘膜200的第三区域203、第二蚀刻停止膜213和层间绝缘膜200的第二区域202中。第一上布线410与下布线110间隔开，并且可以设置在通孔310上。第一上布线410可以经由通孔310连接到下布线110。
第一上布线410可以包括第一上布线膜和第一上阻挡膜。第一上布线膜可以包括第一上布线膜部分411_1和第二上布线膜部分411_2。第一上阻挡膜可以包括第一上阻挡膜部分412_1和第二上阻挡膜部分412_2。
第一上阻挡膜部分412_1和第二上阻挡膜部分412_2可以沿着第一上布线沟槽TU的侧壁和底表面设置。第一上阻挡膜的第一上阻挡膜部分412_1可以是设置在层间绝缘膜200的第三区域203中的部分。第一上阻挡膜的第二上阻挡膜部分412_2可以是设置在第二蚀刻停止膜213和层间绝缘膜200的第二区域202中的部分。在一些实施例中，第一上阻挡膜的第二上阻挡膜部分412_2可以与通孔310接触，并且可以沿着第一上布线沟槽TU的侧壁和底表面共形地形成。第一上布线沟槽TU在第二区域202中的侧壁与通孔沟槽TV的侧壁对齐和/或齐平。
第一上阻挡膜部分412_1和第二上阻挡膜部分412_2可以包括但不限于钽、氮化钽、钛、氮化钛、钌、钴、镍、镍硼(NiB)和氮化钨中的至少一种。可以均匀地提供第一上阻挡膜部分412_1的材料成分，并且可以均匀地提供第二上阻挡膜部分412_2的材料成分。
第一上布线膜部分411_1和第二上布线膜部分411_2可以填充在将第一上阻挡膜部分412_1和第二上阻挡膜部分412_2设置在第一上布线沟槽TU中之后留下的剩余部分。第一上布线膜的第一上布线膜部分411_1可以是设置在层间绝缘膜200的第三区域203中的部分。第一上布线膜的第二上布线膜部分411_2可以是设置在第二蚀刻停止膜213和层间绝缘膜200的第二区域202中的部分。
第一上布线膜部分411_1和第二上布线膜部分411_2可以包括例如铝(Al)、铜(Cu)、钨(W)、钴(Co)及其组合中的至少一种。可以均匀地提供第一上布线膜部分411_1的材料成分，并且可以均匀地提供第二上布线膜部分411_2的材料成分。
在一些实施例中，可以进一步设置第一上布线膜部分411_1和第二上布线膜部分411_2上的上覆盖膜。
第一上布线410的第一部分410_1可以是第一上布线410的设置在层间绝缘膜200的第三区域203中的部分。第一上布线410的第二部分410_2可以是第一上布线410的设置在第二蚀刻停止膜213和层间绝缘膜200的第二区域202中的部分。
第一上布线410的第二部分410_2可以包括位于第二蚀刻停止膜213中的部分、以及设置在层间绝缘膜200的第二区域202中的部分。第一上布线410的第二部分410_2的设置在第二蚀刻停止膜213中的部分可以设置在第一上布线410的第二部分410_2的设置在层间绝缘膜200的第二区域202中的部分上。
第一上布线410的第二部分410_2的侧壁可以包括台阶形状。第一上布线410的第二部分410_2的侧壁可以是例如第一上布线410的侧壁中从第一上布线410的下表面401L延伸到第二蚀刻停止膜213与层间绝缘膜200的第三区域203之间的边界的部分。
在第二蚀刻停止膜213与层间绝缘膜200的第二区域202之间的边界处，第一上布线410的第二部分410_2可以在层间绝缘膜200的第二区域202中在第一方向D1上具有第一宽度W1(参见例如图2)并且在第二方向D2上具有第三宽度W3(参见例如图4)。例如，在第二蚀刻停止膜213与层间绝缘膜200的第二区域202之间的边界处，第一上布线410的在层间绝缘膜200的第二区域202中的部分可以在第一方向D1上具有第一宽度W1并且在第二方向D2上具有第三宽度W3。在该示例性实施例中，第一上布线410的填充沟槽的第二部分的部分可以在第一方向D1上具有第一宽度W1并且在第二方向D2上具有第三宽度W3。
在第二蚀刻停止膜213与层间绝缘膜200的第二区域202之间的边界处，第一上布线410的第二部分410_2可以在第二蚀刻停止膜213中在第一方向D1上具有第二宽度W2(参见例如图2)并且在第二方向D2上具有第四宽度W4(参见例如图4)。例如，在第二蚀刻停止膜213与层间绝缘膜200的第二区域202之间的边界处，第一上布线410的在第二蚀刻停止膜213内的部分可以在第一方向D1上具有第二宽度W2并且在第二方向D2上具有第四宽度W4。在该示例性实施例中，第一上布线410的填充沟槽的第三部分的部分可以在第一方向D1上具有第二宽度W2并且在第二方向D2上具有第四宽度W4。
在一些实施例中，第一宽度W1可以小于第二宽度W2。此外，第三宽度W3可以小于第四宽度W4。
第一上布线410的侧壁可以包括第一侧壁410_2S。第一上布线410的第一侧壁410_2S可以从第一上布线410的下表面410L延伸到第二蚀刻停止膜213与层间绝缘膜200的第二区域202之间的边界。
例如，第一上布线410的第一侧壁410_2S可以是第一上布线410在层间绝缘膜200的第二区域202中的侧壁。此外，例如，第一上布线410的第一侧壁410_2S可以是第一上布线410的填充沟槽的第二部分的侧壁。
第一上布线410的第一侧壁410_2S可以包括与第一上布线410的下表面410L的参考点P0间隔开第一距离P1的第一点S1。此外，第一上布线410的第一侧壁410_2S可以包括与第一上布线410的下表面410L的参考点P0间隔开第二距离S2的第二点P2。第一距离S1可以大于第二距离S2。在一些实施例中，参考点P0可以指下表面410L在平行于第一方向D1的水平轴上的中点。
第一上布线410在第一点P1处的宽度WP1可以大于第一上布线410在第二点P2处的宽度WP2。在此，宽度WP1和宽度WP2可以是沿第一方向D1测量的值。
例如，在层间绝缘膜200的第二区域202中，第一上布线410在第一方向D1上的宽度和在第二方向D2上的宽度可以从第一上布线410的上表面410U朝向第一上布线410的下表面410L而减小。在该示例性实施例中，第一上布线410的填充沟槽的第二部分的部分在第一方向D1上的宽度和在第二方向D2上的宽度D2中的每个宽度都可以从第一上布线410的上表面410U朝向第一上布线410的下表面410L而减小。
在一些实施例中，在作为沿着沿图1的第一方向D1延伸的线A-A’截取的截面图的图2中，第一上布线410的第二部分410_2的侧壁可以包括台阶形状。此外，在作为沿着沿图1的第二方向D2延伸的线B-B’截取的截面图的图4中，第一上布线410的第二部分410_2的侧壁还可以包括台阶形状。此外，在一些实施例中，即使在由第一方向D1和第二方向D2限定的平面上存在的并且在与第一方向D1和第二方向D2相交的另一方向上截取的截面图中，第一上布线410的第二部分410_2的侧壁还可以包括台阶形状。
第二上布线420可以设置在层间绝缘膜200的第三区域203和第二蚀刻停止膜213中。第二上布线420可以设置为与第一上布线410间隔开。第二上布线420可以设置为与通孔310间隔开。第二上布线420可以设置在下布线110上，以便与下布线110间隔开。第二上布线420可以不连接到下布线110。
第二上布线420可以包括第二上布线膜421和第二上阻挡膜422。第二上阻挡膜422形成在第二上布线膜421与层间绝缘膜200的第三区域203之间、第二上布线膜421与第二蚀刻停止膜213之间、以及第二上布线膜421与层间绝缘膜200的第二区域202之间。
第二上布线膜421例如可以包括但不限于铝(Al)、铜(Cu)、钨(W)、钴(Co)及其组合中的至少一种。第二上阻挡膜422可以包括但不限于钽、氮化钽、钛、氮化钛、钌、钴、镍、镍硼(NiB)、氮化钨中的至少一种。
第二上布线420可以不包括延伸到层间绝缘膜200的第二区域202中的部分。因此，从衬底100的上表面100U到第一上布线410的下表面410L的第一高度H1可以小于从衬底100的上表面100U到第二上布线420的下表面420L的第二高度H2。在一些实施例中，第二上布线420的下表面420L在第三方向D3上与第一上布线410的第一侧壁410_2S的与第二蚀刻停止膜213和层间绝缘膜200的第二区域202之间的边界相对应的表面处于相同水平。在一些实施例中，第二上布线420的下表面420L在三方向D3上与第一上阻挡膜的第二上阻挡膜部分412_2的与层间绝缘膜200的第二区域202的上表面相对应的表面处于相同水平。在一些实施例中，第二上布线420的下表面420L在第三方向D3上与第二蚀刻停止膜213的下表面处于相同水平。
在根据本发明构思的一些实施例的半导体器件中，第一上布线410的经由通孔310连接到下布线110的部分可以延伸到层间绝缘膜200的被设置在第二蚀刻停止膜213下方的第二区域202。此时，由于第一上布线410的侧壁在第二蚀刻停止膜213和层间绝缘膜200的第二区域202中包括台阶形状，所以第一上布线410可以与通孔310对齐。由于第一上布线410与通孔310对齐，因此不仅可以减少第一上布线410和通孔310之间的短路现象，而且可以减少第一上布线410和下布线110之间的短路现象。由于第一上布线410的侧壁在第二蚀刻停止膜213和层间绝缘膜200的第二区域202中包括台阶形状，因此可以确保第一上布线410的连接到通孔310的部分。另外，当在层间绝缘膜200的第二区域202中形成的凹槽(参见图13)或通孔凹槽(图16的310r)完全暴露通孔310的上表面，以便在后续工艺中填充在层间绝缘膜200的第二区域202中形成的凹槽(参见图13)或通孔凹槽(图16的310r)时，可以实现与通孔310对齐的第一上布线410。
半导体器件可以是例如由半导体晶片形成的半导体芯片或管芯的形式。
将理解，虽然本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。除非上下文另有说明，否则这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开，例如作为命名约定。此外，在某些情况下，即使在说明书中没有使用“第一”、“第二”等来描述术语，该术语在权利要求中仍然可以被称为“第一”或“第二”，以便将要求保护的不同元件彼此区分开。
下面将参考图5至图7描述根据本发明构思的一些实施例的半导体器件。为了解释的清楚性，将不描述前述描述的重复部分。
图5是根据本发明构思的一些实施例的半导体器件的布局图。图6是沿图5的线C-C’截取的截面图。图7是图6的区域J的放大视图。
在图5中，为了描述的清楚性，未示出层间绝缘膜(图6中的200)和第二上布线(图6中的420)。沿图5中的线D-D’截取的截面图可以与图4的截面图基本相同。
参考图5至图7，第三上布线430可以包括第一部分430_1和第二部分430_2。
第三上布线430可以包括在第一方向D1上延伸的短边430_S和在第二方向D2上延伸的长边430_L。第三上布线430的短边430_S和第三上布线430的长边430_L可以彼此连接。
第三上布线430可以包括第三上布线膜和第三上阻挡膜。第三上布线膜可以包括第一布线膜部分431_1和第二布线膜部分431_2。第三上阻挡膜可以包括第一阻挡膜部分432_1和第二阻挡膜部分432_2。
第三上布线430的第一部分430_1可以是第三上布线430的设置在层间绝缘膜200的第三区域203中的部分。第三上布线430的第一部分430_1可以包括第三上布线膜的第一布线膜部分431_1和第三上阻挡膜的第一阻挡膜部分432_1。
第三上布线430的第二部分430_2可以是第三上布线430的设置在第二蚀刻停止膜213和层间绝缘膜200的第二区域202中的部分。第三上布线430的第二部分430_2可以包括第三上布线膜的第二布线膜部分431_2和第三上阻挡膜的第二阻挡膜部分432_2。
在第二蚀刻停止膜213与层间绝缘膜200的第二区域202之间的边界处，第三上布线430的在层间绝缘膜200的第二区域202中的第二部分430_2可以具有第五宽度W5。例如，在第二蚀刻停止膜213与层间绝缘膜200的第二区域202之间的边界处，第三上布线430的在层间绝缘膜200的第二区域202中的部分可以具有第五宽度W5。在该示例性实施例中，第三上布线430的填充沟槽的第二部分的部分可以具有第五宽度W5。
在第二蚀刻停止膜213与层间绝缘膜200的第二区域202之间的边界处，第三上布线430的在第二蚀刻停止膜213中的第二部分430_2可以具有第六宽度W6。例如，在第二蚀刻停止膜213与层间绝缘膜200的第二区域202之间的边界处，第三上布线430的在第二蚀刻停止膜213中的部分可以具有第六宽度W6。在该示例性实施例中，第三上布线430的填充沟槽的第三部分的部分可以具有第六宽度W6。
第五宽度W5和第六宽度W6可以是沿着第一方向D1测量的值，其中，第三上布线430的短边430_S在该第一方向D1上延伸。在一些实施例中，第五宽度W5可以小于第六宽度W6。
第三上布线430的第二部分430_2的侧壁之一可以包括台阶形状。在一些实施例中，第三上布线430的第二部分430_2的侧壁之一在沿着第一方向D1截取的截面图(例如，图6)中以及在沿着第二方向D2截取的截面图(例如，图4)中还可以包括台阶形状。
第三上布线430可以包括具有不同形状的一个侧壁和另一侧壁。
第三上布线430的第二部分430_2的一个侧壁可以包括台阶形状。例如，第三上布线430的第二部分430_2的一个侧壁可以是第三上布线430的侧壁中从第三上布线430的下表面430L延伸到第二蚀刻停止膜213与层间绝缘膜200的第三区域203之间的边界的部分。第三上布线430的一个侧壁可以包括第二侧壁430_2S1。第三上布线430的第二侧壁430_2S1可以从第三上布线430的下表面430L延伸到第二蚀刻停止膜213与层间绝缘膜200的第二区域202之间的边界。
例如，第三上布线430的第二侧壁430_2S1可以是第三上布线430在层间绝缘膜200的第二区域202中的侧壁。此外，例如，第三上布线430的第二侧壁430_2S1可以是第三上布线430的填充沟槽的第二部分的一个侧壁。
第三上布线430的第二侧壁430_2S1可以包括与第三上布线430的下表面430L的参考点P0分隔开第三距离S3的第三点P3。此外，第三上布线430的第二侧壁430_2S1可以包括与第三上布线430的下表面430L的参考点P0分隔开第四距离S4的第四点P4。第三距离S3可以大于第四距离S4。在一些实施例中，参考点P0可以指第三上布线430的下表面430L在与第一方向D1平行的水平轴上的中点。
第三上布线430在第三点P3处的宽度WP3可以大于第三上布线430在第四点P4处的宽度WP4。在此，宽度WP3和宽度WP4可以是沿第一方向D1测量的值。
例如，第三上布线430在层间绝缘膜200的第二区域202中沿第一方向D1的宽度和沿第二方向D2的宽度中的每个宽度可以在从上布线430的上表面430U朝向第三上布线430的下表面430L的方向上减小。在该示例性实施例中，第三上布线430的填充沟槽的第二部分的部分在第一方向D1上的宽度和在第二方向D2上的宽度D2中的每个宽度都可以在从第三上布线430的上表面430U朝向第三上布线430的下表面430L的方向上减小。
第三上布线430的第二部分430_2的另一侧壁可以不包括台阶形状。例如，第三上布线430的第二部分430_2的另一侧壁可以是第三上布线430的侧壁中从第三上布线430的下表面430L延伸到第二蚀刻停止膜213的上表面的部分。第三上布线430的另一侧壁可以包括第三侧壁430_2S2。第三上布线430的第三侧壁430_2S2可以从第三上布线430的下表面430L延伸到第三上布线430的与第二蚀刻停止膜213的上表面相邻的侧壁部分。
层间绝缘膜200的第二区域202可以包括与第三上布线430的第三侧壁430_2S2相邻的侧壁202S。由于第三上布线430的第三侧壁430_2S2不包括台阶形状，因此在层间绝缘膜200的第二区域202的侧壁202S与第三上布线430的第三侧壁430_2S2之间可能出现空间213T。层间绝缘膜200的第二区域202的侧壁202S与第三上布线430的第三侧壁430_2S2之间的空间213T可以填充有第二蚀刻停止膜213。
即使第三上布线430的第三侧壁430_2S2不包括台阶形状，从衬底100的上表面100U到第三上布线430的下表面430L的第三高度H3也可以小于从衬底100的上表面100U到第二上布线420的下表面420L的第二高度H2。
在下文中，将参考图1和图8描述根据本发明构思的一些实施例的半导体器件。为了解释的清楚性，将不描述前述描述的重复部分。
图8是沿图1的线A-A’截取的截面图。
参考图1和图8，与图2不同，第一上布线410的第二部分410_2的侧壁的角部区域202e可以不具有倒角形状。在一些实施例中，可以在通过去除通孔310的上部的一部分来形成凹槽之后，通过填充凹槽来形成图8的第一上布线410。可以当在层间绝缘膜200的第一区域201和第二区域202中形成通孔310之后，例如通过去除通孔310的上部的一部分来形成通孔310的上部中的凹槽。
然而，本发明构思的技术思想不限于此。例如，即使在填充通孔310的上部的凹槽以形成第一上布线410的情况下，第一上布线410的第二部分410_2的侧壁的角部区域202e当然也可以具有倒角形状。
在一些实施例中，第二上布线420的下表面420L在第三方向D3上与第三上布线430的第二侧壁430_2S1的与第二蚀刻停止膜213和层间绝缘膜200的第二区域202之间的边界相对应的表面处于相同水平。
稍后将描述根据本发明构思的一些实施例的用于制造半导体器件的方法。
下面将参考图1和图9描述根据本发明构思的一些实施例的半导体器件。为了解释的清楚性，将不描述前述描述的重复部分。
图9是沿图1的线A-A’截取的截面图。
参考图1和图9，与图2、图6和图8不同，第一上布线410的下表面410L的宽度WL可以大于通孔310的上表面的宽度WU。
在下文中，将参考图10至图15描述根据本发明构思的一些实施例的用于制造半导体器件的方法。为了解释的清楚性，将不描述前述描述的重复部分。
图10至图15是用于说明根据本发明构思的一些实施例的用于制造半导体器件的方法的中间步骤图。
参考图10，可以提供包括下布线110的衬底100。
参考图11，可以在衬底100上形成第一蚀刻停止膜211和第一层间绝缘膜201P。可以在第一蚀刻停止膜211和预制第一层间绝缘膜201P中形成通孔沟槽TV，以穿透第一蚀刻停止膜211和预制第一层间绝缘膜201P。通孔沟槽TV可以暴露下布线110。
参考图12，通孔310可以形成在通孔沟槽TV中。通孔310可以连接到下布线110。
参考图13，在形成通孔310之后，可以使用选择性电介质沉积工艺或金属通孔回蚀工艺在预制第一层间绝缘膜201P上形成层间绝缘膜的第二区域202。此时，可以形成第一层间绝缘膜(201、202)，并且通过选择性电介质沉积工艺或金属通孔回蚀工艺制造台阶。可以不在通孔310上形成层间绝缘膜的第二区域202。
层间绝缘膜200的第二区域202中包含的材料的介电常数可以与层间绝缘膜200的第一区域201中包含的材料的介电常数不同。
参考图14，可以在层间绝缘膜的第二区域202上和通孔310上形成预制第二蚀刻停止膜213P。可以在预制第二蚀刻停止膜213P上形成预制第二层间绝缘膜203P。
参考图15，第一上布线沟槽TU可以形成为穿透预制第二层间绝缘膜203P和预制第二蚀刻停止膜213P。由于形成第一上布线沟槽TU，因此可以形成第二蚀刻停止膜213和层间绝缘膜的第三区域203。第一上布线沟槽TU可以暴露通孔310和层间绝缘膜200的第二区域202的一部分。
可以在第一上布线沟槽TU中形成第一上布线410。
在下文中，将参考图8、图10至图12和图16至图18描述根据本发明构思的一些实施例的用于制造半导体器件的方法。为了解释的清楚性，将不描述前述描述的重复部分。
图16至图18是用于说明根据本发明构思的一些实施例的用于制造半导体器件的方法的中间步骤图。
图16是示出了在执行图10至图12的半导体器件的制造工艺之后根据一些实施例的半导体器件的图。
参考图16，可以通过去除通孔310的上部的一部分来形成通孔凹槽310r。可以通过清洁工艺去除在形成通孔凹槽310r之后残留在通孔310的上部上的任何残留物。由于形成通孔凹槽310r，因此预制第一层间绝缘膜201P的上表面可以从通孔310的上表面突出。例如，由于形成通孔凹槽310r，因此可以形成层间绝缘膜的第一区域201、以及层间绝缘膜的从层间绝缘膜的第一区域201突出的第二区域202。层间绝缘膜的第一区域201和层间绝缘膜的第二区域202可以包括具有相同介电常数的相同材料成分。
参考图17，预制第二蚀刻停止膜213P形成在层间绝缘膜的第二区域202上，并且可以被形成为填充通孔凹槽310r的在通孔310上的至少一部分。可以在预制第二蚀刻停止膜213P上形成预制第二层间绝缘膜203P。
参考图18，第一上布线沟槽TU可以形成为穿过预制第二层间绝缘膜203P和预制第二蚀刻停止膜213P。由于形成第一上布线沟槽TU，因此可以形成第二蚀刻停止膜213和层间绝缘膜的第三区域203。
可以在第一上布线沟槽TU中形成第一上布线410。
尽管已经参考本发明构思的示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离所附权利要求所限定的本发明构思的精神和范围的情况下，可以进行形式和细节上的多种改变。因此，期望本实施例在所有方面被认为是说明性的而不是限制性的，参考所附权利要求而不是前述描述来指示本发明的范围。

Claims (20)

1.一种半导体器件，包括：
衬底，包括下布线；
第一层间绝缘膜，设置在所述衬底上并且包括第一区域以及在所述第一区域上方的第二区域；
蚀刻停止膜，位于所述第一层间绝缘膜上；
第二层间绝缘膜，位于所述蚀刻停止膜上；
第一上布线，位于所述第二层间绝缘膜、所述蚀刻停止膜、以及所述第一层间绝缘膜的所述第二区域中，并且所述第一上布线与所述下布线间隔开；以及
通孔，位于所述第一层间绝缘膜的所述第一区域中，并且所述通孔将所述下布线与所述第一上布线相连，
其中，所述第一上布线包括位于所述第二层间绝缘膜中的第一部分、以及位于所述蚀刻停止膜和所述第一层间绝缘膜的所述第二区域中的第二部分，并且
所述第一上布线的所述第二部分的侧壁包括台阶形状。
2.根据权利要求1所述的半导体器件，其中，在所述第一层间绝缘膜的所述第二区域与所述蚀刻停止膜之间的边界处，所述第一上布线的所述第二部分在所述第一层间绝缘膜的所述第二区域中的第一宽度小于所述第一上布线的所述第二部分在所述蚀刻停止膜中的第二宽度。
3.根据权利要求2所述的半导体器件，其中，所述第一上布线包括在第一方向上延伸的短边，
其中，所述第一宽度和所述第二宽度是在所述第一方向上测量的值，并且
其中，所述第一方向是平行于所述衬底的上表面的方向。
4.根据权利要求1所述的半导体器件，其中，所述第一上布线的所述第二部分在所述第一层间绝缘膜的所述第二区域中的侧壁包括与所述第一上布线的下表面的参考点间隔开第一距离的第一点、以及与所述参考点间隔开小于所述第一距离的第二距离的第二点，并且
所述第一上布线的所述第二部分在所述第一点处的宽度大于所述第一上布线的所述第二部分在所述第二点处的宽度。
5.根据权利要求1所述的半导体器件，其中，所述第一上布线包括在第一方向上延伸的短边、以及在与所述第一方向相交的第二方向上延伸并连接到所述短边的长边，
其中，在所述第一层间绝缘膜的所述第二区域与所述蚀刻停止膜之间的边界处，所述第一上布线的所述第二部分在所述第一上布线的所述第二区域中在所述第一方向上的第一宽度小于所述第一上布线的所述第二部分在所述蚀刻停止膜中在所述第一方向上的第二宽度，
其中，在所述第一层间绝缘膜的所述第二区域与所述蚀刻停止膜之间的边界处，所述第一上布线的所述第二部分在所述第一层间绝缘膜的所述第二区域中在所述第二方向上的第三宽度小于所述第一上布线的所述第二部分在所述蚀刻停止膜中在所述第二方向上的第四宽度，并且
其中，所述第一方向是平行于所述衬底的上表面的方向。
6.根据权利要求1所述的半导体器件，还包括：
第二上布线，位于所述第二层间绝缘膜和所述蚀刻停止膜中，所述第二上布线与所述第一上布线间隔开，并且所述第二上布线设置在所述第一层间绝缘膜的所述第二区域上，并且
其中，从所述衬底的上表面到所述第一上布线的下表面的第一高度小于从所述衬底的所述上表面到所述第二上布线的下表面的第二高度。
7.根据权利要求1所述的半导体器件，其中，所述第一上布线包括在第一方向上延伸的短边、以及在与所述第一方向相交的第二方向上延伸并连接到所述短边的长边，
其中，所述第一上布线的所述第二部分在所述第一层间绝缘膜的所述第二区域中在所述第一方向上的宽度在从所述第一上布线的上表面朝向所述第一上布线的下表面的方向上减小，并且
其中，所述第一上布线的所述第二部分在所述第一层间绝缘膜的所述第二区域中在所述第二方向上的宽度在从所述第一上布线的所述上表面朝向所述第一上布线的所述下表面的方向上减小。
8.根据权利要求1所述的半导体器件，其中，所述第一层间绝缘膜的所述第一区域中包括的材料的介电常数不同于所述第一层间绝缘膜的所述第二区域中包括的材料的介电常数。
9.根据权利要求1所述的半导体器件，其中，所述第一层间绝缘膜的所述第一区域和所述第一层间绝缘膜的所述第二区域包含相同的材料成分。
10.一种半导体器件，包括
衬底，包括下布线；
第一层间绝缘膜，设置在所述衬底上并且包括第一区域以及在所述第一区域上方的第二区域；
蚀刻停止膜，位于所述第一层间绝缘膜上；
第二层间绝缘膜，位于所述蚀刻停止膜上；
通孔，在所述第一层间绝缘膜的所述第一区域中连接到所述下布线；
沟槽，位于所述第二层间绝缘膜、所述蚀刻停止膜、以及所述第一层间绝缘膜的所述第二区域中，并且所述沟槽暴露所述通孔；以及
第一上布线，位于所述通孔上且连接到所述通孔，并且填充所述沟槽，
其中，在所述第一层间绝缘膜的所述第二区域与所述蚀刻停止膜之间的边界处，所述第一上布线在所述第一层间绝缘膜的所述第二区域中在与所述衬底的上表面平行的第一方向上的第一宽度小于所述第一上布线在所述蚀刻停止膜中在所述第一方向上的第二宽度。
11.根据权利要求10所述的半导体器件，其中，所述第一上布线包括在所述第一方向上延伸的短边，并且
所述第一宽度和所述第二宽度是在所述第一方向上测量的值。
12.根据权利要求10所述的半导体器件，其中，所述第一上布线包括在所述第一方向上延伸的短边、以及在与所述第一方向相交的第二方向上延伸并连接到所述短边的长边，
其中，所述第一宽度和所述第二宽度是在所述第一方向上测量的值，并且
其中，在所述第一层间绝缘膜的所述第二区域与所述蚀刻停止膜之间的边界处，所述第一上布线在所述第一层间绝缘膜的所述第二区域中在所述第二方向上的第三宽度小于所述第一上布线在所述蚀刻停止膜中在所述第二方向上的第四宽度。
13.根据权利要求10所述的半导体器件，其中，所述第一上布线在所述第一层间绝缘膜的所述第二区域中的侧壁包括与所述第一上布线的下表面的参考点间隔开第一距离的第一点、以及与所述参考点间隔开小于所述第一距离的第二距离的第二点，并且
其中，所述第一上布线在所述第一点处的宽度大于所述第一上布线在所述第二点处的宽度。
14.根据权利要求10所述的半导体器件，还包括：
第二上布线，在所述第一层间绝缘膜的所述第二区域上且在所述第二层间绝缘膜和所述蚀刻停止膜中与所述第一上布线间隔开，
其中，从所述衬底的上表面到所述第一上布线的下表面的第一高度小于从所述衬底的所述上表面到所述第二上布线的下表面的第二高度。
15.一种半导体器件，包括
衬底，包括下布线；
层间绝缘膜，设置在所述衬底上，并且包括第一区域、在所述第一区域上的第二区域和在所述第二区域上的第三区域；
开口，位于所述层间绝缘膜中，其中，所述开口包括暴露所述下布线并由所述层间绝缘膜的所述第一区域限定的第一部分、由所述层间绝缘膜的所述第二区域限定的第二部分、以及由所述层间绝缘膜的所述第三区域限定的第三部分，其中，所述开口的所述第三部分是细长的以形成水平布线；
通孔，填充所述开口的所述第一部分并在所述下布线上连接到所述下布线；以及
第一上布线，位于在所述通孔上，其中所述第一上布线填充所述开口的所述第二部分和所述开口的所述第三部分，连接到所述通孔，并且包括在平行于所述衬底的上表面的第一方向上延伸的短边，
在所述层间绝缘膜的所述第二区域与所述层间绝缘膜的所述第三区域之间的边界处，所述第一上布线的填充所述开口的所述第二部分的部分在所述第一方向上的第一宽度小于所述第一上布线的填充所述开口的所述第三部分的部分在所述第一方向上的第二宽度。
16.根据权利要求15所述的半导体器件，其中，所述第一上布线包括在与所述第一方向相交的第二方向上延伸并连接到所述短边的长边，并且
其中，在所述层间绝缘膜的所述第二区域与所述层间绝缘膜的所述第三区域之间的边界处，所述第一上布线的填充所述开口的所述第二部分的所述部分在所述第二方向上的第三宽度小于所述第一上布线的填充所述开口的所述第三部分的所述部分在所述第二方向上的第四宽度。
17.根据权利要求15所述的半导体器件，其中，所述第一上布线包括在与所述第一方向相交的第二方向上延伸并连接到所述短边的长边，并且
其中，所述第一上布线的填充所述开口的所述第二部分的所述部分在所述第二方向上的宽度在从所述第一上布线的上表面朝向所述第一上布线的下表面的方向上减小。
18.根据权利要求15所述的半导体器件，其中，所述第一上布线的填充所述开口的所述第二部分的部分的侧壁具有与所述第一上布线的下表面的参考点间隔开第一距离的第一点、以及与所述参考点间隔开小于所述第一距离的第二距离的第二点，并且
其中，所述第一上布线在所述第一点处的宽度大于所述第一上布线在所述第二点处的宽度。
19.根据权利要求15所述的半导体器件，还包括：
蚀刻停止膜，位于所述层间绝缘膜的所述第二区域与所述层间绝缘膜的所述第三区域之间，
其中，所述开口的所述第三部分穿透所述蚀刻停止膜。
20.根据权利要求15所述的半导体器件，还包括：
第二上布线，在所述层间绝缘膜的所述第三区域中与所述第一上布线间隔开，
其中，从所述衬底的上表面到所述第一上布线的下表面的第一高度小于从所述衬底的所述上表面到所述第二上布线的下表面的第二高度。
CN201811292012.0A 2017-11-15 2018-10-31 半导体器件及其制造方法 Pending CN109786357A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0152069 2017-11-15
KR1020170152069A KR102521222B1 (ko) 2017-11-15 2017-11-15 반도체 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN109786357A true CN109786357A (zh) 2019-05-21

Family

ID=66432903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811292012.0A Pending CN109786357A (zh) 2017-11-15 2018-10-31 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US10535600B2 (zh)
KR (1) KR102521222B1 (zh)
CN (1) CN109786357A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107728B2 (en) * 2019-05-22 2021-08-31 International Business Machines Corporation Interconnects with tight pitch and reduced resistance
US11227833B2 (en) * 2019-09-16 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
US11222843B2 (en) * 2019-09-16 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
KR20220030051A (ko) * 2020-09-02 2022-03-10 삼성전자주식회사 배선 구조체 및 이를 포함하는 반도체 패키지

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
JPH08191104A (ja) * 1995-01-11 1996-07-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6197685B1 (en) * 1997-07-11 2001-03-06 Matsushita Electronics Corporation Method of producing multilayer wiring device with offset axises of upper and lower plugs
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
SG70654A1 (en) * 1997-09-30 2000-02-22 Ibm Copper stud structure with refractory metal liner
JP3149846B2 (ja) 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
US6342733B1 (en) * 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6303447B1 (en) * 2000-02-11 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method for forming an extended metal gate using a damascene process
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
US6768204B1 (en) * 2001-04-05 2004-07-27 Advanced Micro Devices, Inc. Self-aligned conductive plugs in a semiconductor device
US7317208B2 (en) 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
US6803305B2 (en) 2002-04-10 2004-10-12 Chartered Semiconductor Manufacturing Limited Method for forming a via in a damascene process
KR100474857B1 (ko) 2002-06-29 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성방법
KR100462884B1 (ko) * 2002-08-21 2004-12-17 삼성전자주식회사 희생충진물질을 이용한 반도체 장치의 듀얼다마신배선형성방법
KR100790293B1 (ko) 2002-10-09 2007-12-31 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
JP2004207281A (ja) * 2002-12-20 2004-07-22 Fujitsu Ltd 多層配線構造およびその形成方法、半導体装置
JP4571785B2 (ja) * 2003-05-30 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100618782B1 (ko) * 2003-10-01 2006-08-31 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP4316469B2 (ja) * 2004-10-15 2009-08-19 株式会社東芝 自動設計装置
KR100643853B1 (ko) 2005-06-04 2006-11-14 삼성전자주식회사 반도체 소자의 다마신 배선 형성 방법 및 이에 의해 제조된반도체 소자
JP5464928B2 (ja) * 2009-07-02 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
FR2969375A1 (fr) * 2010-12-17 2012-06-22 St Microelectronics Crolles 2 Structure d'interconnexion pour circuit intégré
US8871635B2 (en) * 2012-05-08 2014-10-28 GlobalFoundries, Inc. Integrated circuits and processes for forming integrated circuits having an embedded electrical interconnect within a substrate
US9230854B2 (en) * 2013-04-08 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR20150061924A (ko) * 2013-11-28 2015-06-05 삼성전자주식회사 고전압 소자 및 이의 제조방법
US9324650B2 (en) 2014-08-15 2016-04-26 International Business Machines Corporation Interconnect structures with fully aligned vias
US9647091B2 (en) * 2015-05-01 2017-05-09 International Business Machines Corporation Annealed metal source drain overlapping the gate
US9536826B1 (en) * 2015-06-15 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure with interconnect structure
CN106486416B (zh) * 2015-09-02 2021-04-02 中芯国际集成电路制造(北京)有限公司 金属互联结构的形成方法
SG10201608814YA (en) * 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
US9917027B2 (en) * 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
US9685406B1 (en) 2016-04-18 2017-06-20 International Business Machines Corporation Selective and non-selective barrier layer wet removal
KR102460076B1 (ko) * 2017-08-01 2022-10-28 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US10535600B2 (en) 2020-01-14
US20190148289A1 (en) 2019-05-16
KR102521222B1 (ko) 2023-04-12
KR20190055395A (ko) 2019-05-23

Similar Documents

Publication Publication Date Title
CN109786357A (zh) 半导体器件及其制造方法
JP7242791B2 (ja) ３次元メモリデバイスのスルーアレイコンタクト構造
CN1913128B (zh) 双金属镶嵌金属布线图案的形成方法和形成的布线图案
CN101373742B (zh) 具有密封环结构的半导体器件及其形成方法
TWI681506B (zh) 場效電晶體元件及其製造方法
CN106469675A (zh) 用于互连的结构和方法
CN109390273A (zh) 半导体器件
CN112713134A (zh) 集成电路装置
CN108074910A (zh) 半导体器件及其制造方法
CN103811415B (zh) 具有改进的形貌控制的衬底通孔形成
JP2006287211A (ja) 半導体装置、積層半導体装置およびそれらの製造方法
CN111312685A (zh) 集成电路（ic）器件
CN108417557A (zh) 半导体器件
CN109994450A (zh) 镀钴过孔集成方案
KR100881488B1 (ko) Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
KR20210065514A (ko) 집적 회로 반도체 소자의 상호 접속 구조체
KR20040045055A (ko) 2중 콘택 스페이서를 포함하는 반도체 소자 및 그 제조방법
KR101925685B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2010171291A (ja) 半導体装置および半導体装置の製造方法
KR101044612B1 (ko) 반도체 소자의 제조 방법
CN116322043B (zh) 半导体结构及其制备方法
KR20020056341A (ko) 반도체 소자의 층간 절연막 형성 방법
US20230025859A1 (en) Semiconductor structure and method for forming same
KR100800823B1 (ko) Ｍｉｍ 커패시터를 갖는 반도체 소자의 배선 제조 방법
KR100863419B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination