TWI422001B - 半導體裝置及其製法 - Google Patents

Description

半導體裝置及其製法

　　本發明係有關一種半導體裝置及其製法，尤指一種具貫孔的半導體裝置及其製法。

　　近年來，由於3D積體電路堆疊與晶圓級封裝（wafer level packaging，簡稱WLP）的盛行，在半導體基板（例如矽晶圓）中形成貫孔（例如矽貫孔（Through Silicon Via，簡稱TSV））、並配合晶圓對晶圓（wafer-to-wafer）的接合及線路增層等製程以完成一半導體裝置的作法已經逐漸受到關注。

　　矽貫孔盛行的主要原因係其具有較短的電性連接路徑，進而導致較少的訊號延遲與較大的訊號頻寬；此外，矽貫孔也能節省電力消耗、增加輸入/輸出（I/O）密度並降低成本。

　　請參閱第1A至1O圖，係習知之具矽貫孔之半導體裝置及其製法之剖視圖。

　　如第1A圖所示，提供一例如矽晶圓的半導體基板10，其具有相對之第一表面10a與第二表面10b，該第二表面10b上設有電極墊101。

　　如第1B圖所示，藉由黏著層11以將一承載板12附接至該第二表面10b上，該承載板12之材質可為玻璃或陶瓷等。

　　如第1C圖所示，研磨該半導體基板10以縮減其厚度。

　　如第1D圖所示，於該第二表面10b上形成第一阻層13，且令該第一阻層13具有複數對應該電極墊101的第一阻層開孔130。

　　如第1E圖所示，以深反應離子蝕刻（Deep Reactive Ion Etching，簡稱DRIE）於該第一阻層開孔130中形成複數貫穿該半導體基板10之通孔100（例如為矽貫孔），且該通孔100連通該電極墊101。

　　如第1F圖所示，移除該第一阻層13。

　　如第1G圖所示，於該第一表面10a、通孔100側壁與電極墊101上形成絕緣層14。

　　如第1H圖所示，於該絕緣層14上形成第二阻層15，且令該第二阻層15具有複數對應該電極墊101的第二阻層開孔150。

　　如第1I圖所示，移除該電極墊101上的絕緣層14。

　　如第1J圖所示，移除該第二阻層15。

　　如第1K圖所示，於該絕緣層14與電極墊101的外露表面上形成導電層16。

　　如第1L圖所示，於該導電層16上形成第三阻層17，且令該第三阻層17具有複數對應該通孔100及其周緣的第三阻層開孔170。

　　如第1M圖所示，於該導電層16上形成線路層181，並於該通孔100中形成電性連接該線路層181與電極墊101的導電通孔182。

　　如第1N圖所示，移除該第三阻層17。

　　如第1O圖所示，移除未被該線路層181覆蓋的導電層16。

　　惟，由於習知之具矽貫孔之半導體裝置之半導體基板10、絕緣層14與線路層181的熱膨脹係數（coefficient of thermal expansion，簡稱CTE）差異過大，使得其間的介面處有較大的應力存在，所以在高溫製程中、在冷熱衝擊試驗中、或在掉落試驗中容易產生裂痕或脫層的問題，進而降低最終電子產品的可靠度。

　　因此，如何避免習知技術中之半導體裝置在線路層處容易因熱膨脹係數的差異所產生的應力而造成整體可靠度下降等問題，實已成為目前亟欲解決的課題。

　　鑑於上述習知技術之種種缺失，本發明之主要目的係提供一種可靠度較高的半導體裝置及其製法。

　　為達上述及其他目的，本發明揭露一種半導體裝置，係包括：半導體基板，其具有相對之第一表面、第二表面、與貫穿該第一及第二表面之通孔，該第二表面上設有電極墊，且該通孔連通該電極墊；絕緣層，係設於該第一表面與通孔側壁上；彈性層，係設於該絕緣層上，且該彈性層中具有對應該通孔的彈性層開孔；以及線路層，係設於該彈性層上，並於該通孔中設有電性連接該線路層與電極墊的導電通孔，該線路層與導電通孔下復設有導電層。

　　前述之半導體裝置中，該彈性層係可形成於該通孔周緣而呈環狀，且該線路層與導電層復設於該絕緣層上，該彈性層復可設於該通孔側壁的絕緣層上。

　　依上述之半導體裝置，該彈性層復可設於該通孔側壁的絕緣層上。

　　本發明提供另一種半導體裝置，係包括：半導體基板，其具有相對之第一表面、第二表面、與貫穿該第一及第二表面之通孔，該第二表面上設有電極墊，且該通孔連通該電極墊；第一彈性層，係設於該第一表面上；第二彈性層，係設於該第一彈性層與通孔側壁上；以及線路層，係設於該第二彈性層上，並於該通孔中設有電性連接該線路層與電極墊的導電通孔，且該線路層與導電通孔下復設有導電層。

　　前述之半導體裝置中，該第二彈性層係可設於該通孔側壁與通孔周緣的第一彈性層上。

　　依上述之半導體裝置，該第一彈性層係可設於該通孔周緣而呈環狀，且該第二彈性層復可設於該第一表面上。

　　本發明提供又一種半導體裝置，係包括：半導體基板，其具有相對之第一表面、第二表面、與貫穿該第一及第二表面之通孔，該第二表面上設有電極墊，且該通孔連通該電極墊；絕緣層，係設於該第一表面與通孔側壁上；第一彈性層，係設於該通孔周緣的絕緣層上而呈環狀；第二彈性層，係設於該第一彈性層與通孔側壁之絕緣層上；以及線路層，係設於該第二彈性層與絕緣層上，並於該通孔中設有電性連接該線路層與電極墊的導電通孔，且該線路層與導電通孔下設有導電層。

　　本發明復提供一種半導體裝置之製法，係包括：提供一半導體基板，其具有相對之第一表面與第二表面，該第二表面上設有電極墊；藉由黏著層以將一承載板附接至該第二表面上；形成貫穿該半導體基板的通孔，且該通孔連通該電極墊；於該第一表面與通孔側壁上形成絕緣層；於該絕緣層上形成彈性層，且該彈性層中具有對應該通孔的彈性層開孔；於該彈性層、絕緣層與電極墊的外露表面上形成導電層；以及於該導電層上形成線路層，並於該通孔中形成電性連接該線路層與電極墊的導電通孔，並移除未被該線路層覆蓋的導電層。

　　依上所述之半導體裝置之製法，於形成該通孔之前，復可包括研磨該半導體基板以縮減其厚度。

　　前述之半導體裝置之製法中，該彈性層係可形成於該通孔周緣而呈環狀，該彈性層復可形成於該通孔側壁的絕緣層上。

　　於所述之半導體裝置之製法中，該彈性層復可形成於該通孔側壁的絕緣層上。

　　本發明又提供另一種半導體裝置之製法，係包括：提供一半導體基板，其具有相對之第一表面與第二表面，該第二表面上設有電極墊；藉由黏著層以將一承載板附接至該第二表面上；形成貫穿該半導體基板的通孔，且該通孔連通該電極墊；於該第一表面上形成第一彈性層；於該第一彈性層與通孔側壁上形成第二彈性層；於該第二彈性層與電極墊上形成導電層；以及於該導電層上形成線路層，並於該通孔中形成電性連接該線路層與電極墊的導電通孔，並移除未被該線路層覆蓋的導電層。

　　依上所述之半導體裝置之製法，於形成該通孔之前，復可包括研磨該半導體基板以縮減其厚度。

　　前述之半導體裝置之製法中，該第二彈性層係可形成於該通孔側壁與通孔周緣的第一彈性層上，且復可包括於該第一彈性層上形成該導電層。

　　於上述之半導體裝置之製法中，該第一彈性層係可形成於該通孔周緣而呈環狀，且該第二彈性層復可形成於該第一表面上。

　　本發明提供又一種半導體裝置之製法，係包括：提供一半導體基板，其具有相對之第一表面與第二表面，該第二表面上設有電極墊；藉由黏著層以將一承載板附接至該第二表面上；形成貫穿該半導體基板的通孔，且該通孔連通該電極墊；於該第一表面與通孔側壁上形成絕緣層；於該絕緣層上形成第一彈性層，該第一彈性層係形成於該通孔周緣而呈環狀，且該第一彈性層中具有第一彈性層開孔以外露該通孔；於該第一彈性層與通孔側壁之絕緣層上形成第二彈性層；於該第二彈性層、絕緣層與電極墊上形成導電層；以及於該導電層上形成線路層，並於該通孔中形成電性連接該線路層與電極墊的導電通孔，並移除未被該線路層覆蓋的導電層。

　　於所述之半導體裝置之製法中，於形成該通孔之前，復可包括研磨該半導體基板以縮減其厚度。

　　由上可知，相較於習知技術，由於本發明之半導體裝置係在線路層下設置至少一層的彈性層，所以能夠緩衝或緩和該線路層周遭的應力，俾使該線路層具有較佳的可靠度；同理，亦可將該彈性層設置在貫孔（或矽貫孔（TSV））的側壁上，以提升導電通孔的可靠度，並增進整體半導體裝置的良率。

　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

第一實施例

　　請參閱第2A至2G圖，係本發明之半導體裝置及其製法的第一實施例的剖視圖，其中，第2F（b）、2F（c）與2F（d）圖分別係第2F（a）圖之不同實施態樣。

　　如第2A圖所示，提供如第1J圖之結構，並於該絕緣層14上形成彈性層21，且該彈性層21中具有對應該通孔100的彈性層開孔210。至於製作如第1J圖之結構的方式，可參閱本案先前技術關於第1A至1J圖之描述，在此不為文贅述。

　　如第2B圖所示，於該彈性層21、絕緣層14與電極墊101的外露表面上形成導電層22。

　　如第2C圖所示，於該彈性層21上形成阻層23，且令該阻層23具有複數對應該彈性層開孔210及其周緣的阻層開孔230。

　　如第2D圖所示，於該導電層22上形成線路層241，並於該通孔100中形成電性連接該線路層241與電極墊101的導電通孔242。

　　如第2E圖所示，移除該阻層23。

　　如第2F（a）圖所示，移除未被該線路層241覆蓋的導電層22。

　　如第2F（b）、2F（c）與2F（d）圖所示，係第2F（a）圖之不同實施態樣。若該彈性層21係形成於該通孔100周緣而呈環狀，並外露部分該絕緣層14，則將產生如第2F（b）圖所示之結構；若該彈性層21係形成於該通孔100周緣而呈環狀，則將產生如第2F（c）圖所示之結構；若該彈性層21係形成於該通孔100周緣而呈環狀，且該彈性層21復形成於該通孔100側壁的絕緣層14上，並外露部分該絕緣層14，則將產生如第2F（d）圖所示之結構。

　　如第2G圖所示，係延續自第2F（a）圖，本發明之半導體裝置最終仍須移除該黏著層11與承載板12（該承載板12之材質可為玻璃或陶瓷等）。同理，第2F（b）、2F（c）與2F（d）圖之結構最終亦須移除該黏著層11與承載板12，惟此係本發明所屬技術領域之通常知識者所能輕易了解，故在此不另外加以贅述。

　　本發明復提供一種半導體裝置，係包括：半導體基板10，其具有相對之第一表面10a、第二表面10b、與貫穿該第一及第二表面10a,10b之通孔100，該第二表面10b上設有電極墊101，且該通孔100連通該電極墊101；絕緣層14，係設於該第一表面10a與通孔100側壁上；彈性層21，係設於該絕緣層14上，且該彈性層21中具有對應該通孔100的彈性層開孔210；以及線路層241，係設於該彈性層21上，並於該通孔100中設有電性連接該線路層241與電極墊101的導電通孔242，該線路層241與導電通孔242下復設有導電層22。

　　所述之半導體裝置中，該彈性層21係形成於該通孔100周緣而呈環狀，且該線路層241與導電層22復設於該絕緣層14上。

　　於上述之半導體裝置中，該彈性層21復設於該通孔100側壁的絕緣層14上。

　　於本發明之半導體裝置中，該彈性層21復設於該通孔100側壁的絕緣層14上。

第二實施例

　　請參閱第3A至3H圖，係本發明之半導體裝置及其製法的第二實施例的剖視圖，其中，第3G（b）與3G（c）圖分別係第3G（a）圖之不同實施態樣。

　　如第3A圖所示，提供如第1F圖之結構，並於該第一表面10a上形成第一彈性層31。至於製作如第1F圖之結構的方式，可參閱本案先前技術關於第1A至1F圖之描述，在此不為文贅述。

　　如第3B圖所示，於該第一彈性層31與通孔100側壁上形成第二彈性層32。

　　如第3C圖所示，於該第二彈性層32與電極墊101上形成導電層33。

　　如第3D圖所示，於該導電層33上形成阻層34，且令該阻層34具有複數對應該通孔100及其周緣的阻層開孔340。

　　如第3E圖所示，於該導電層33上形成線路層351，並於該通孔100中形成電性連接該線路層351與電極墊101的導電通孔352。

　　如第3F圖所示，移除該阻層34。

　　如第3G（a）圖所示，移除未被該線路層351覆蓋的導電層33。

　　如第3G（b）與3G（c）圖所示，係第3G（a）圖之不同實施態樣。若該第二彈性層32係形成於該通孔100側壁與通孔100周緣的第一彈性層31上，並外露部分該第一彈性層31，且復包括於該第一彈性層31上形成該導電層33，則將產生如第3G（b）圖所示之結構；若該第一彈性層31係形成於該通孔100周緣而呈環狀，並外露部分該第一表面10a，且該第二彈性層32復形成於該第一表面10a上，則將產生如第3G（c）圖所示之結構。

　　如第3H圖所示，係延續自第3G（a）圖，本發明之半導體裝置最終仍須移除該黏著層11與承載板12（該承載板12之材質可為玻璃或陶瓷等）。同理，第3G（b）與3G（c）圖之結構最終亦須移除該黏著層11與承載板12，惟此係本發明所屬技術領域之通常知識者所能輕易了解，故在此不另外加以贅述。

　　本發明並提供另一種半導體裝置，係包括：半導體基板10，其具有相對之第一表面10a、第二表面10b、與貫穿該第一及第二表面10a,10b之通孔100，該第二表面10b上設有電極墊101，且該通孔100連通該電極墊101；第一彈性層31，係設於該第一表面10a上；第二彈性層32，係設於該第一彈性層31與通孔100側壁上；以及線路層351，係設於該第二彈性層32上，並於該通孔100中設有電性連接該線路層351與電極墊101的導電通孔352，且該線路層351與導電通孔352下復設有導電層33。

　　於所述之半導體裝置中，該第二彈性層32係設於該通孔100側壁與通孔100周緣的第一彈性層31上。

　　本發明之半導體裝置中，該第一彈性層31係設於該通孔100周緣而呈環狀，且該第二彈性層32復設於該第一表面10a上。

第三實施例

　　請參閱第4圖，係本發明之半導體裝置的第三實施例的剖視圖。

　　本實施例之製法係包括：提供一半導體基板10，其具有相對之第一表面10a與第二表面10b，該第二表面10b上設有電極墊101；藉由黏著層11以將一承載板12附接至該第二表面10b上，該承載板12之材質可為玻璃或陶瓷等；形成貫穿該半導體基板10的通孔100，且該通孔100連通該電極墊101；於該第一表面10a與通孔100側壁上形成絕緣層14；於該絕緣層14上形成第一彈性層41，該第一彈性層41係形成於該通孔100周緣而呈環狀，且該第一彈性層41中具有第一彈性層開孔410以外露該通孔100；於該第一彈性層41與通孔100側壁之絕緣層14上形成第二彈性層42；於該第二彈性層42、絕緣層14與電極墊101上形成導電層22；以及於該導電層22上形成線路層241，並於該通孔100中形成電性連接該線路層241與電極墊101的導電通孔242，並移除未被該線路層241覆蓋的導電層22。

　　由於本實施例大致係前述第一實施例與第二實施例的組合變化形式，因此其製作過程的圖式不再重複繪製，而僅以第4圖顯示本實施例的最終結構。

　　本發明提供又一種半導體裝置，係包括：半導體基板10，其具有相對之第一表面10a、第二表面10b、與貫穿該第一及第二表面10a,10b之通孔100，該第二表面10b上設有電極墊101，且該通孔100連通該電極墊101；絕緣層14，係設於該第一表面10a與通孔100側壁上；第一彈性層41，係設於該通孔100周緣的絕緣層14上而呈環狀；第二彈性層42，係設於該第一彈性層41與通孔100側壁之絕緣層14上；以及線路層241，係設於該第二彈性層42與絕緣層14上，並於該通孔100中設有電性連接該線路層241與電極墊101的導電通孔242，且該線路層241與導電通孔242下設有導電層22。

　　綜上所述，相較於習知技術，由於本發明之半導體裝置係在線路層下設置至少一層的彈性層，所以能夠緩衝或緩和該線路層周遭的應力，俾使該線路層具有較佳的可靠度；同理，亦可將該彈性層設置在貫孔（或矽貫孔）的側壁上，以提升導電通孔的可靠度，並增進整體半導體裝置的良率。

　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

10‧‧‧半導體基板

10a‧‧‧第一表面

10b‧‧‧第二表面

100‧‧‧通孔

101‧‧‧電極墊

11‧‧‧黏著層

12‧‧‧承載板

13‧‧‧第一阻層

130‧‧‧第一阻層開孔

14‧‧‧絕緣層

15‧‧‧第二阻層

150‧‧‧第二阻層開孔

16,22,33‧‧‧導電層

17‧‧‧第三阻層

170‧‧‧第三阻層開孔

181,241,351‧‧‧線路層

182,242,352‧‧‧導電通孔

21‧‧‧彈性層

210‧‧‧彈性層開孔

23,34‧‧‧阻層

230,340‧‧‧阻層開孔

31,41‧‧‧第一彈性層

32,42‧‧‧第二彈性層

410‧‧‧第一彈性層開孔

　　第1A至1O圖係習知之具矽貫孔之半導體裝置及其製法之剖視圖；

　　第2A至2G圖係本發明之半導體裝置及其製法的第一實施例的剖視圖，其中，第2F（b）、2F（c）與2F（d）圖分別係第2F（a）圖之不同實施態樣；

　　第3A至3H圖係本發明之半導體裝置及其製法的第二實施例的剖視圖，其中，第3G（b）與3G（c）圖分別係第3G（a）圖之不同實施態樣；以及

　　第4圖係本發明之半導體裝置的第三實施例的剖視圖。

10‧‧‧半導體基板

10a‧‧‧第一表面

10b‧‧‧第二表面

100‧‧‧通孔

101‧‧‧電極墊

11‧‧‧黏著層

12‧‧‧承載板

14‧‧‧絕緣層

21‧‧‧彈性層

210‧‧‧彈性層開孔

22‧‧‧導電層

241‧‧‧線路層

242‧‧‧導電通孔

Claims (18)

1. 一種半導體裝置，係包括：半導體基板，其具有相對之第一表面、第二表面、與貫穿該第一及第二表面之通孔，該第二表面上設有電極墊，且該通孔連通該電極墊；絕緣層，係設於該第一表面與通孔側壁上；彈性層，係設於該絕緣層上，且該彈性層具有對應該通孔的彈性層開孔，而使該彈性層係形成於該通孔周緣而呈環狀；以及線路層，係設於該彈性層上，並於該通孔中設有電性連接該線路層與電極墊的導電通孔，該線路層與導電通孔下復設有導電層，且該線路層與導電層復設於該絕緣層上。
2. 如申請專利範圍第1項所述之半導體裝置，其中，該彈性層復設於該通孔側壁的絕緣層上。
3. 一種半導體裝置，係包括：半導體基板，其具有相對之第一表面、第二表面、與貫穿該第一及第二表面之通孔，該第二表面上設有電極墊，且該通孔連通該電極墊；絕緣層，係設於該第一表面與通孔側壁上；彈性層，係設於該絕緣層上，且該彈性層具有對應該通孔的彈性層開孔，而使該彈性層復設於該通孔側壁的絕緣層上；以及線路層，係設於該彈性層上，並於該通孔中設有電性連接該線路層與電極墊的導電通孔，該線路層與導電通孔下復設有導電層。
4. 一種半導體裝置，係包括：半導體基板，其具有相對之第一表面、第二表面、與貫 穿該第一及第二表面之通孔，該第二表面上設有電極墊，且該通孔連通該電極墊；第一彈性層，係設於該第一表面上；第二彈性層，係設於該第一彈性層與通孔側壁上；以及線路層，係設於該第二彈性層上，並於該通孔中設有電性連接該線路層與電極墊的導電通孔，且該線路層與導電通孔下復設有導電層。
5. 如申請專利範圍第4項所述之半導體裝置，其中，該第二彈性層係設於該通孔側壁與通孔周緣的第一彈性層上。
6. 如申請專利範圍第4項所述之半導體裝置，其中，該第一彈性層係設於該通孔周緣而呈環狀，且該第二彈性層復設於該第一表面上。
7. 一種半導體裝置，係包括：半導體基板，其具有相對之第一表面、第二表面、與貫穿該第一及第二表面之通孔，該第二表面上設有電極墊，且該通孔連通該電極墊；絕緣層，係設於該第一表面與通孔側壁上；第一彈性層，係設於該通孔周緣的絕緣層上而呈環狀；第二彈性層，係設於該第一彈性層與通孔側壁之絕緣層上；以及線路層，係設於該第二彈性層與絕緣層上，並於該通孔中設有電性連接該線路層與電極墊的導電通孔，且該線路層與導電通孔下設有導電層。
8. 一種半導體裝置之製法，係包括：提供一半導體基板，其具有相對之第一表面與第二表面，該第二表面上設有電極墊； 藉由黏著層以將一承載板附接至該第二表面上；形成貫穿該半導體基板的通孔，且該通孔連通該電極墊；於該第一表面與通孔側壁上形成絕緣層；於該絕緣層上形成彈性層，且該彈性層具有對應該通孔的彈性層開孔，而使該彈性層係形成於該通孔周緣而呈環狀；於該彈性層、絕緣層與電極墊的外露表面上形成導電層；以及於該導電層上形成線路層，並於該通孔中形成電性連接該線路層與電極墊的導電通孔，並移除未被該線路層覆蓋的導電層。
9. 如申請專利範圍第8項所述之半導體裝置之製法，於形成該通孔之前，復包括研磨該半導體基板以縮減其厚度。
10. 如申請專利範圍第8項所述之半導體裝置之製法，其中，該彈性層復形成於該通孔側壁的絕緣層上。
11. 一種半導體裝置之製法，係包括：提供一半導體基板，其具有相對之第一表面與第二表面，該第二表面上設有電極墊；藉由黏著層以將一承載板附接至該第二表面上；形成貫穿該半導體基板的通孔，且該通孔連通該電極墊；於該第一表面與通孔側壁上形成絕緣層；於該絕緣層上形成彈性層，且該彈性層中具有對應該通孔的彈性層開孔，該彈性層復形成於該通孔側壁的絕緣層上；於該彈性層、絕緣層與電極墊的外露表面上形成導電層；以及於該導電層上形成線路層，並於該通孔中形成電性連接該線路層與電極墊的導電通孔，並移除未被該線路層覆蓋的 導電層。
12. 如申請專利範圍第11項所述之半導體裝置之製法，於形成該通孔之前，復包括研磨該半導體基板以縮減其厚度。
13. 一種半導體裝置之製法，係包括：提供一半導體基板，其具有相對之第一表面與第二表面，該第二表面上設有電極墊；藉由黏著層以將一承載板附接至該第二表面上；形成貫穿該半導體基板的通孔，且該通孔連通該電極墊；於該第一表面上形成第一彈性層；於該第一彈性層與通孔側壁上形成第二彈性層；於該第二彈性層與電極墊上形成導電層；以及於該導電層上形成線路層，並於該通孔中形成電性連接該線路層與電極墊的導電通孔，並移除未被該線路層覆蓋的導電層。
14. 如申請專利範圍第13項所述之半導體裝置之製法，於形成該通孔之前，復包括研磨該半導體基板以縮減其厚度。
15. 如申請專利範圍第13項所述之半導體裝置之製法，其中，該第二彈性層係形成於該通孔側壁與通孔周緣的第一彈性層上，且復包括於該第一彈性層上形成該導電層。
16. 如申請專利範圍第13項所述之半導體裝置之製法，其中，該第一彈性層係形成於該通孔周緣而呈環狀，且該第二彈性層復形成於該第一表面上。
17. 一種半導體裝置之製法，係包括：提供一半導體基板，其具有相對之第一表面與第二表面，該第二表面上設有電極墊；藉由黏著層以將一承載板附接至該第二表面上； 形成貫穿該半導體基板的通孔，且該通孔連通該電極墊；於該第一表面與通孔側壁上形成絕緣層；於該絕緣層上形成第一彈性層，該第一彈性層係形成於該通孔周緣而呈環狀，且該第一彈性層中具有第一彈性層開孔以外露該通孔；於該第一彈性層與通孔側壁之絕緣層上形成第二彈性層；於該第二彈性層、絕緣層與電極墊上形成導電層；以及於該導電層上形成線路層，並於該通孔中形成電性連接該線路層與電極墊的導電通孔，並移除未被該線路層覆蓋的導電層。
18. 如申請專利範圍第17項所述之半導體裝置之製法，於形成該通孔之前，復包括研磨該半導體基板以縮減其厚度。