JP4165077B2 - 半導体撮像装置 - Google Patents
半導体撮像装置 Download PDFInfo
- Publication number
- JP4165077B2 JP4165077B2 JP2002018608A JP2002018608A JP4165077B2 JP 4165077 B2 JP4165077 B2 JP 4165077B2 JP 2002018608 A JP2002018608 A JP 2002018608A JP 2002018608 A JP2002018608 A JP 2002018608A JP 4165077 B2 JP4165077 B2 JP 4165077B2
- Authority
- JP
- Japan
- Prior art keywords
- imaging device
- optical waveguide
- film
- opening
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 93
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 230000003287 optical effect Effects 0.000 claims description 85
- 239000000758 substrate Substances 0.000 claims description 46
- 239000011229 interlayer Substances 0.000 description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 239000010410 layer Substances 0.000 description 28
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- 239000012535 impurity Substances 0.000 description 17
- 238000005530 etching Methods 0.000 description 13
- 230000005669 field effect Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 238000002161 passivation Methods 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000011162 core material Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14629—Reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Filters (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、カラーフィルタ上のオンチップレンズから取り込んだ光を半導体撮像素子に導く光導波路構造を有する固体撮像素子や電界効果型の撮像素子に適用して好適な半導体撮像装置に関する。詳しくは、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分に多段開口幅状の開口部を有する光導波路部を備え、多層配線化及びその多画素化に伴いアスペクト比が高くなった場合に、この光導波路部を成す透明膜の埋め込み性が改善されることにより集光効率を向上できるようにしたものである。
【０００２】
【従来の技術】
近年、学校、家庭や放送局などにおいてビデオカメラ及びデジタルスチルカメラが使用される場合が多くなってきた。この種のカメラで不可欠なのが半導体撮像装置である。半導体撮像装置の中で光導波路構造を有する固体撮像素子や電界効果型の撮像素子は、光電変換素子としてのＣＣＤ（Ｃharge Ｃoupled Ｄevice：電荷結合素子）撮像素子を二次元状に配置し、光導波路によって光を電荷結合素子へ導くようにしたものである。ここで、ＣＣＤ撮像素子とは、フォトダイオードやＭＯＳキャパシタなどからなる単位素子を規則正しく並べた構造の半導体デバイスをいう。半導体撮像装置は半導体基板表面に蓄積されたある電荷のひとかたまりをＭＯＳキャパシタの電極の並びに沿って移動する機能を有している。
【０００３】
図１１は従来例に係る単一配線構造の半導体撮像装置１０の１画素の構造例を示す断面図である。
図１１に示す半導体撮像装置１０はシリコン基板１１を有しており、フィールド絶縁膜１２及びゲート絶縁膜１３によって素子分離されている。各々の画素を画定するためである。シリコン基板１１にはフォトダイオード１５が設けられている。
【０００４】
フォトダイオード１５のゲート絶縁膜１３上には選択的にＳｉＮ膜１６が設けられている。ＳｉＮ膜１６の左隣りであって、ゲート絶縁膜１３上には転送ゲート１７が設けられ、フォトダイオード１５で検出された信号電荷を垂直レジスタ等へ転送するようになされる。
【０００５】
このシリコン基板１１には導電性プラグ８や配線９等が設けられている。導電性プラグ８の一方は例えば、ゲート絶縁膜１３を貫いてシリコン基板１１に接合される。導電性プラグ８の他方は配線９に接続される。フォトダイオード１５を含むシリコン基板１１上には層間絶縁膜１が設けられ、転送ゲート１７、導電性プラグ８、配線９を絶縁するようになされる。
【０００６】
このフォトダイオード１５上の配線９を除く層間絶縁膜１を貫く部分であって、当該層間絶縁膜１の最上部からフォトダイオード表面へ至る部分には単一開口幅状の光導波路部２が設けられ、当該半導体撮像装置１０で受けた光をフォトダイオード１５へ導くようになされる。光導波路部２は透明性の膜から構成される。透明性の膜は高密度プラズマＣＶＤ法によって堆積され形成される。
【０００７】
光導波路部２の開口幅は上部から下部にかけて一律にｗ０である。光導波路部２を含むシリコン基板１１上にはパッシベーション膜２３が光導波路部２上及び層間絶縁膜１上を覆うように設けられている。パッシベーション膜２３上には更に平坦化用の膜２４が設けられている。
【０００８】
平坦化用の膜２４上にはカラーフィルタ２５が設けられている。カラーフィルタ２５上にはオンチップレンズ２６が設けられ、当該半導体撮像装置１０で受けた光を光導波路部２の方へ集光（結像）するようになされる。上述の光導波路部２はオンチップレンズ２６とフォトダイオード１５とを光学的に接続し、集光効率を上げるようになされる。
【０００９】
図１２Ａ及びＢは問題点を説明するための半導体撮像装置１０’の構造例及びその形成例を示す断面図である。図１２Ａに示す多層配線構造では導電性プラグ１８Ａが第１層目の配線１９Ａに接続され、この配線１９Ａが導電性プラグ１８Ｂに接続される。導電性プラグ１８Ｂには第２層目の配線１９Ｂが接続されている。配線１９Ａ，１９Ｂ等の多層構造化は電界効果型の撮像装置等においてフォトダイオード１５の多画素化に寄与する。
【００１０】
【発明が解決しようとする課題】
ところで、図１１に示した単一配線構造の半導体撮像装置１０の製造方法をそのまま図１２Ａに示したような多層配線構造を有する半導体撮像装置１０’の製造に適用すると、次のような問題が生ずる。
【００１１】
（１）光導波路部２を構成するための開口部（光導波路用の開口部）６は、多層配線構造上その開口深さが深くなるため、アスペクト比が高くなる。更にはフォトダイオード１５の多画素化に向けて、画素面積が小さくなり、それに伴い光導波路部２の開口面積も縮小される。そのため、開口部６のアスペクト比が益々高くなる。
【００１２】
（２）図１２Ｂにおいて、アスペクト比が高い単一開口幅状の開口部６に、図１１に示した半導体撮像装置１０の製造方法をそのまま適用して、高密度プラズマＣＶＤ法により、コア材となる透明性の膜３１を堆積した場合に鬆５が発生するおそれがある。鬆５は堆積初期の段階で透明性の膜３１が開口部６の底部及びその側壁部に堆積するが、ある程度の透明性の膜３１がこれらの部位に堆積すると、徐々に開口上部で透明性の膜３１が庇状に堆積成長することによって、透明性の膜３１が開口部内に未充填のまま開口上部を塞いでしまうことにより発生する。従って、光導波路用の開口部６に透明性の膜３１をＣＶＤ法等により埋め込む際の埋め込み性が悪くなる。これにより、光導波路部２の集光性の悪化やばらつきが懸念され、電界効果型の撮像装置等の信頼性の低下につながる。
【００１３】
そこで、この発明はこのような従来の課題を解決したものであって、多層配線化及び多画素化に伴い光導波路用の開口部のアスペクト比が高くなった場合に、この光導波路部を成す透明膜の埋め込み性が改善されることにより集光効率を向上できるようにした半導体撮像装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上述した課題は、半導体撮像素子を有する所定の基板と、この基板に接続された導電性の膜と、この導電性の膜を絶縁するために半導体撮像素子を含む基板上に設けられた絶縁性の膜と、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分にプラズマＳＩＮ膜から構成された光導波路部とを備え、光導波路部は、当該光導波路部の最上部の開口径をφ１とし、その中間部の開口径をφ２とし、その最下部の開口径をφ３としたとき、当該光導波路部の開口径φ１で規定される領域の底部が前記基板に対して水平に設けられ、開口径φ１に比べて開口径φ２、φ３を順次小さく（φ１＞φ２＞φ３）なされた多段開口幅状の開口部を有する半導体撮像装置によって解決される。
【００１５】
本発明に係る半導体撮像装置によれば、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分にプラズマＳＩＮ膜から構成された光導波路部を備え、光導波路部は、当該光導波路部の最上部の開口径をφ１とし、その中間部の開口径をφ２とし、その最下部の開口径をφ３としたとき、当該光導波路部の開口径φ１で規定される領域の底部が前記基板に対して水平に設けられ、開口径φ１に比べて開口径φ２、φ３を順次小さく（φ１＞φ２＞φ３）なされた多段開口幅状の開口部を有しているので、半導体撮像素子上の光導波路部で最上部の開口幅に比べて最下部の開口幅を狭くなされた集光構造を採ることができる。
【００１６】
従って、光導波路部の形成時に、特に、多段開口幅状の開口部への原料ガス＋堆積物（ラジカル）の供給が促進され、Ｐ−ＳＩＮ膜の埋め込み性を向上できるようになり、半導体撮像装置の多層配線化及びその多画素化に伴い、深さ対開口幅の比であるアスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて集光効率を向上させることができる。これにより、多段開口幅状の光導波路部を備えた高信頼度の半導体撮像装置を提供できる。
【００１９】
【発明の実施の形態】
続いて、この発明に係る半導体撮像装置の一実施の形態について、図面を参照しながら説明をする。
【００２０】
図１に示す半導体撮像装置１００はカラー用の固体撮像装置（ＣＣＤ）や電界効果型の撮像装置（ＣＭＯＳセンサ）の構造に適用して極めて好適である。半導体撮像装置１００は所定の基板の一例となるシリコン基板１１を有しており、フィールド絶縁膜（素子分離絶縁膜）１２及び膜厚数ｎｍ程度のゲート絶縁膜１３によって素子分離されている。各々の画素を画定するためである。シリコン基板１１にはｐ型又はｎ型のＳｉ基板が使用される。ｎ型のＳｉ基板を使用する場合は当該基板内にｐ型の半導体埋め込み層（ｐ−ＷＥＬＬ）１４が形成される。
【００２１】
このシリコン基板１１には半導体撮像素子の一例となるフォトダイオード１５が設けられている。フォトダイオード１５はフィールド絶縁膜１２によって素子分離された、ｐ型のＳｉ基板又はｐ−ＷＥＬＬ１４内に設けられたｎ型の不純物領域１５Ａと、この不純物領域１５Ａ内に設けられたｐ型の不純物領域１５Ｂから成るｐｎ接合構造によって形成される。ｎ型のＳｉ基板を使用する場合、フォトダイオード１５はｐｎｐｎ接合構造によって形成される。
【００２２】
フォトダイオード１５のゲート絶縁膜１３上には選択的にＳｉＮ膜１６が設けられている。このＳｉＮ膜１６は光導波路用の開口部を形成する際のエッチングストッパ膜として使用され、それがゲート絶縁膜１３上に選択的に残留したものである。ＳｉＮ膜１６の左隣りであって、ゲート絶縁膜１３上には転送ゲート１７が設けられ、ｎ型の不純物領域１５Ａに蓄積された信号電荷を垂直レジスタ等へ転送するようになされる。
【００２３】
このシリコン基板１１には導電性の膜の一例となる導電性プラグ（ビアホール）１８Ａ、１８Ｂや配線１９Ａ，１９Ｂ等が設けられている。導電性プラグ１８Ａの一方は例えば、ゲート絶縁膜１３を貫いて開口された図示しないコンタクトホールを介してシリコン基板１１に接合される。導電性プラグ１８Ａの他方は、第１層目の配線１９Ａに接続される。
【００２４】
第１層目の配線１９Ａは他の導電性プラグ１８Ｂを介して第２層目の配線１９Ｂに接続される（多層配線構造）。多層配線は例えば、電界効果型の撮像装置において、１画素毎に設けられるアンプやリセット用のトランジスタの信号線や電源線に使用される。アンプやリセット用のトランジスタは信号電荷のＳ／Ｎ比の改善に使用される。１画素に３乃至５個のトランジスタが使用される。
【００２５】
導電性プラグ１８Ａ，１８Ｂにはタングステンや、不純物イオンを含有した多結晶シリコンが使用され、第１及び第２層目の配線１９Ａ，１９Ｂ等には銅や、タングステン、アルミニウムなどの金属材料や上述の多結晶シリコンが使用される。導電性プラグ１８Ａ，１８Ｂや第１及び第２層目の配線１９Ａ，１９Ｂ等の抵抗率を下げるためである。
【００２６】
フォトダイオード１５を含むシリコン基板１１上には絶縁性の膜の一例となる層間絶縁膜（クラッド部）２１が設けられ、転送ゲート１７、導電性プラグ１８、第１及び第２層目の配線１９Ａ，１９Ｂを絶縁するようになされる。層間絶縁膜２１にはＳｉＯ2膜やＢＰＳＧ膜等が使用される。
【００２７】
このフォトダイオード１５上の第１及び第２層目の配線１９Ａ，１９Ｂ等を除く層間絶縁膜２１を貫く部分であって、当該層間絶縁膜２１の最上部からフォトダイオード表面（ゲート絶縁膜１３上）へ至る部分には多段開口幅状の光導波路部２２が設けられ、当該半導体撮像装置１００で受けた光をフォトダイオード１５へ導くようになされる。光導波路部２２は透明性の膜から構成される。
【００２８】
透明性の膜には層間絶縁膜２１に比べて屈折率が高い材料が使用される。この例で層間絶縁膜２１の屈折率は１．４程度であり、光導波路部２２の屈折率は２．０程度である。透明性の膜には例えばナイトライド系のＰ−ＳＩＮ膜が使用される。Ｐ−ＳＩＮ膜は高密度プラズマＣＶＤ法によって堆積され形成される。
【００２９】
光導波路部２２のコア材となる透明性の膜は、クラッド部となる層間絶縁膜１に比べて屈折率が高いことを利用して、透明性の膜と層間絶縁膜１の界面で定まる臨界角より大きい入射角を持つ入射光を全反射させること（スネルの法則）により、フォトダイオード１５への集光効率を高めるようになされる。
【００３０】
光導波路部２２は当該光導波路部２２の最上部の開口幅をｗ１とし、その最下部の開口幅をｗ２としたとき、開口幅ｗ１に比べて開口幅ｗ２を狭くなされている。多段開口幅状の構造を採るためである。このような構造を採ると、光導波路部２２の開口上部の受光面積が大きく保たれ、開口下部のアスペクト比を従来構造に比べて低減される。つまり、高密度プラズマＣＶＤ法によってＰ−ＳＩＮ膜を堆積形成する際に、多段開口幅状の開口部への原料ガス＋堆積物（ラジカル）の供給が促進され、Ｐ−ＳＩＮ膜の埋め込み性が向上するようになる。光導波路部２２はＰ−ＳＩＮ膜が堆積された後に、ＣＭＰ（Ｃhemical Ｍechanical Ｐolishing）法やエッチバック法により、グローバル平坦化処理されて構成される。
【００３１】
この例では光導波路部２２を含むシリコン基板１１上には保護用の膜の一例となるパッシベーション膜２３が光導波路部２２上及び層間絶縁膜２１上を覆うように設けられている。パッシベーション膜２３上には更に平坦化用の膜２４が設けられている。平坦化用の膜２４上にはカラーフィルタ２５が設けられている。カラーフィルタ２５には原色系で赤（Ｒ）色、緑（Ｇ）色及び青（Ｂ）色のフィルタが使用され、補色系では、マゼンタ（Ｍｇ）色、シアン（Ｃｙ）色、グリーン（Ｇ）色、イエロー（Ｙｃ）色のフィルタが使用される。カラー用の撮像信号を得るためである。
【００３２】
カラーフィルタ２５上には集光用の光学素子の一例となるオンチップレンズ２６が設けられ、当該半導体撮像装置１００で受けた光を光導波路部２２の方へ集光（結像）するようになされる。この光導波路部２２は当該光導波路部２２の最上部の開口径に比べて最下部の開口径を狭くなされた段付き円錐状を成すように構成してもよい。オンチップレンズ２６を球面状に形成される場合である。オンチップレンズ２６は球面状に限られることはなく、蒲鉾状であってもよい。
【００３３】
この例で光導波路部２２の開口形状は従来構造の単一開口形状と異なり、段差を伴って形成される。この例ではオンチップレンズ２６の曲率を調整することによって、光の焦点を光導波路部２２の中心（光軸）、つまり、開口径の小さい下部の中心へ合わせ込むようになされる。段差部での入射光の拡散を抑制してフォトダイオード１５へ集光するためである。
【００３４】
このように、本発明に係る実施形態としての半導体撮像装置１００によれば、フォトダイオード１５上の第１及び第２層目の配線１９Ａ，１９Ｂを除く層間絶縁膜２１を貫く部分であって、当該層間絶縁膜２１の最上部からフォトダイオード１５表面へ至る部分に多段開口幅状の光導波路部２２を備えているので、フォトダイオード１５上の光導波路部２２で最上部の開口幅ｗ１に比べて最下部の開口幅ｗ２を狭くなされた集光構造を採ることができる。
【００３５】
従って、半導体撮像装置１００の多層配線化及びその多画素化に伴い、アスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて集光効率を向上させることができる。これにより、多段開口幅状の光導波路部２２を備えた高信頼度の固体撮像装置や電界効果型の撮像装置等を提供できる。
【００３６】
（２）半導体撮像装置の製造方法
図２Ａ及びＢ〜図９は半導体撮像装置の形成例（その１〜８）を示す断面図である。この例では図１に示した多段開口幅状の光導波路部２２を有する半導体撮像装置１００を形成する場合を想定し、二段階エッチングにより光導波路部２２を開口する場合を例に挙げる。半導体撮像装置１００についてはカラー用の固体撮像装置や電界効果型の撮像装置が対象となる。
【００３７】
これを前提にして、図２Ａに示すフィールド絶縁膜１２及びゲート絶縁膜１３により画定されたｎ型のシリコン基板１１にフォトダイオード１５、エッチングストッパ用のＳｉＮ膜１６及び転送ゲート１７を形成する。まず、ゲート絶縁膜１３上の所定の位置に転送ゲート１７を形成する。このとき、ゲート絶縁膜１３上の全面に所定の膜厚の多結晶シリコン膜を堆積し、これを選択的にパターニングすることにより転送ゲート１７を形成する。
【００３８】
フォトダイオード１５は従来法と同様にして、ｐ−ＷＥＬＬ１４内にｎ型の不純物を注入し又は熱拡散してｎ型の不純物領域１５Ａを形成する。その後、この不純物領域１５Ａ内にｐ型の不純物を注入し又は熱拡散してｐ型の不純物領域１５Ｂを形成する。これにより、ｐｎｐｎ接合構造のフォトダイオード１５が形成される。
【００３９】
フォトダイオード１５のゲート絶縁膜１３上に選択的に絶縁性の膜としてＳｉＮ膜１６を形成する。このとき、転送ゲート１７上の全面に所定の膜厚のシリコン窒化膜を堆積し、これを選択的にパターニングすることによりエッチングストッパ用のＳｉＮ膜１６を形成する。
【００４０】
その後、フォトダイオード１５を形成したシリコン基板１１上に、図２Ｂに示す導電性プラグ１８Ａ、層間絶縁膜２１Ａ及び多層配線１９Ａを形成する。このとき、シリコン基板１１の全面に所定の膜厚のＳｉＯ２膜等の層間絶縁膜２１Ａを堆積し、これを選択的に開口してシリコン基板１１に至るコンタクトホールを形成した後に、タングステンなどの金属材料や不純物イオンを含有した多結晶シリコン等の導電材料を埋め込むことにより導電性プラグ１８Ａを形成する。
【００４１】
そして、導電性プラグ１８Ａを形成した後に、そのシリコン基板１１の全面に、銅やアルミニウムなどの金属材料や不純物イオンを含有した多結晶シリコン等を堆積し、これを選択的に除去して配線１９Ａを形成する。これにより、第１層目の配線１９Ａが形成される。
【００４２】
その後、シリコン基板１１上に、図３に示す導電性プラグ１８Ｂ、配線１９Ｂ及び層間絶縁膜２１Ｂを形成する。多層配線構造とするためである。例えば、従来法と同様にして第１層目の配線１９Ａを絶縁するように所定の膜厚のＳｉＯ2膜等の層間絶縁膜２１Ｂを形成する。その後、層間絶縁膜２１Ｂを選択的に開口してビアホールを形成した後に、タングステンなどの金属材料や不純物イオンを含有した多結晶シリコン等の導電材料を埋め込むことにより導電性プラグ１８Ｂを形成する。
【００４３】
そして、導電材料を平坦化した後に、シリコン基板１１の全面に、銅やアルミニウムなどの金属材料等を堆積し、これを選択的に除去して配線１９Ｂを形成する。これにより、第２層目の配線１９Ｂが形成される。第２層目の配線１９Ｂは従来法と同様にして、層間絶縁膜２１Ｃにより絶縁される。このとき、層間絶縁膜２１Ｃの最上層をＣＭＰ法等により平坦化するとよい。
【００４４】
その後、図４において、第１開口幅ｗ１を有したレジスト膜２７をシリコン基板１１上に形成する。このレジスト膜２７はフォトダイオード１５上の第２層目の配線１９Ｂを除く層間絶縁膜２１Ｃを貫き、層間絶縁膜２１Ｂを掘り込むためである。
【００４５】
この例では二段階エッチングにより光導波路部２２を開口するに当たり、レジスト膜２７は所定のレジスト液を平坦化されたシリコン基板１１の全面に塗布し、図示しないレチクル（乾板）をマスクにして縮小露光し、未露光部分のレジスト液を除去することによりパターニングする。レチクルには光導波路開口用の第１開口幅ｗ１を有したマスクパターンが形成されたものが使用される。
【００４６】
この二段階エッチングでレチクルは２枚使用するが、一方のマスクパターンは光導波路出口側の開口径（第２開口幅ｗ２）を成す寸法であり、他方のマスクパターンは光導波路入口側の開口径（第１開口幅ｗ１）を成す寸法であり、開口面積が大きく（ｗ１＞ｗ２）なされている。つまり、開口面積をデバイス構造上の制約内で大きく設定するようになされる。第１のエッチングで開口面積の大きなマスクパターンを使用してデバイス構造の制約範囲内で可能な深さまでエッチングを進行させるためである。
【００４７】
そして、図５において、レジスト膜２７をマスクにして層間絶縁膜２１Ｃ，２１Ｂをドライエッチング（第１のエッチング）により選択的に除去して第１開口幅ｗ１の開口部２８Ａを形成する。このとき、層間絶縁膜２１Ｃ，２１Ｂのエッチングレートを考慮して所定時間だけエッチング処理を実行し、第１層目の配線１９Ａに接触しない範囲で可能な限り層間絶縁膜２１Ｂを深く開口する。その後、レジスト膜２７を除去する。
【００４８】
その後、図６において、フォトダイオード１５上の第１層目の配線１９Ａを除く層間絶縁膜２１Ｂ，２１Ａを貫く部分であって、第２開口幅ｗ２を有したレジスト膜２９を形成する。当該第１開口幅ｗ１の開口部２８Ａからフォトダイオード１５表面へ至る部分へ多段開口幅状の光導波路部２２を形成するためである。
【００４９】
レジスト膜２９は所定のレジスト液を平坦化されたシリコン基板１１の全面に塗布し、図示しないレチクル（乾板）をマスクにして縮小露光し、未露光部分のレジスト液を除去することによりパターニングする。レチクルには光導波路開口用の第２開口幅ｗ２を有したマスクパターンが形成されている。この例でレジスト膜２９の第２開口幅ｗ２は第１開口幅ｗ１よりも狭くされる。
【００５０】
そして、図７において、レジスト膜２９をマスクにして開口部２８Ａ内の層間絶縁膜２１Ｂをドライエッチング（第２のエッチング）により選択的に除去し、更に、層間絶縁膜２１Ａを貫き、当該開口部２８Ａ内でフォトダイオード表面（ゲート絶縁膜）を露出する第２開口幅ｗ２の開口部２８Ｂを形成する。このとき、予めゲート絶縁膜１３上に形成した置いたＳｉＮ膜１６をストッパにして層間絶縁膜２１Ａを開口する。
【００５１】
エッチングはＳｉＮ膜１６を検出して止める。その後、レジスト膜２９を除去し、更に、ダウンフロープラズマ処理法を利用したドライエッチングによりＳｉＮ膜１６を除去する。ダウンフロープラズマ処理法によれば、化学反応を利用するので、高選択比によってＳｉＮ膜１６を除去することができる。ｐ型の不純物領域１５Ｂ上のゲート絶縁膜１３を保護するためである。これにより、多段開口幅状の開口部２８が形成される。
【００５２】
その後、図８において、多段開口幅状の開口部２８内に透明性の膜３１を埋め込む。透明性の膜３１には、層間絶縁膜２１Ａ，２１Ｂ，２１Ｃに比べて屈折率が高い材料が使用される。透明性の膜３１には例えばＰ−ＳＩＮ膜が使用される。Ｐ−ＳＩＮ膜は高密度プラズマＣＶＤ法によって堆積し形成するようになされる。このＰ−ＳＩＮ膜の堆積の際に、多段開口幅状の開口部への原料ガス＋堆積物（ラジカル）の供給が促進されるので、Ｐ−ＳＩＮ膜の埋め込み性が向上する。その後、ＣＭＰ法やエッチバック法によりグローバル平坦化処理を施す。
【００５３】
そして、図８に示した平坦化処理後のシリコン基板１１上に、従来法と同様にして図９に示す保護用の膜の一例となるパッシベーション膜２３、平坦化用の膜２４及びカラーフィルタ２５を順次積層し形成する。その後、カラーフィルタ２５上に集光用の光学素子の一例となるオンチップレンズ２６を形成する。オンチップレンズ２６は球面状に形成される。これにより、図１に示した多段開口幅状の光導波路部２２を有する半導体撮像装置１００が完成する。
【００５４】
このように、本発明に係る半導体撮像装置の製造方法によれば、半導体撮像装置１００の多層配線化及びその多画素化に伴い、深さ対開口幅の比であるアスペクト比が高くなった場合でも、開口部２８Ａの開口面積を大きくすることにより、当該開口部２８Ａのアスペクト比を実行的に低減させることができ、単一開口幅状の光導波路部２２に比べて、透明性の膜３１を多段開口幅状の開口部２８等に確実かつ再現性良く埋め込むことができる。ＣＶＤ法等による透明性の膜３１の埋め込み性が向上する。
【００５５】
従って、フォトダイオード１５上で最上部の開口幅ｗ１に比べて最下部の開口幅ｗ２を狭くなされた集光構造を有する光導波路部２２を形成することができる。この多段開口幅状の光導波路部２２の集光構造はアスペクト比が高くなるほど効果が大きい。これにより、多段開口幅状の光導波路部２２を備えた高信頼度の固体撮像装置や電界効果型の撮像装置等を再現性良く製造することができる。
【００５６】
（３）他の半導体撮像装置の構造例
図１０は本発明に係る他の実施形態としての半導体撮像装置２００の構造例を示す断面図である。
この実施形態では多段開口幅状の開口部に関して当該開口部の最上部の開口径に比べて中間部の開口径、最下部の開口径を徐々に狭く設定して、段付き円錐状の集光構造を採るようにしたものである。
【００５７】
図１０に示す半導体撮像装置２００はカラー用の固体撮像装置（ＣＣＤ）や電界効果型の撮像装置（ＣＭＯＳセンサ）の構造に適用して極めて好適である。なお、図１に示した同じ符号、同じ名称のものは同じ機能を有し、及び同じ形成方法を採るためその説明を省略する。
【００５８】
このシリコン基板１１には導電性の膜の一例となる導電性プラグ（ビアホール）１８Ａ，１８Ｂ，１８Ｃや配線１９Ａ，１９Ｂ，１９Ｃ等が設けられている。導電性プラグ１８Ａの一方は例えば、ゲート絶縁膜１３を貫いて開口された図示しないコンタクトホールを介してシリコン基板１１に接合される。
【００５９】
導電性プラグ１８Ａの他方は、第１層目の配線１９Ａに接続される。第１層目の配線１９Ａは他の導電性プラグ１８Ｂを介して第２層目の配線１９Ｂに接続される。第２層目の配線１９Ｂは更に他の導電性プラグ１８Ｃを介して第３層目の配線１９Ｃに接続される（多層配線構造）。
【００６０】
導電性プラグ１８Ａ，１８Ｂにはタングステンや、不純物イオンを含有した多結晶シリコンが使用され、第１及び第２層目の配線１９Ａ，１９Ｂ等には銅や、タングステン、アルミニウムなどの金属材料や上述の多結晶シリコンが使用される。
【００６１】
フォトダイオード１５を含むシリコン基板１１上には層間絶縁膜２１が設けられ、転送ゲート１７、導電性プラグ１８Ａ，１８Ｂ，１８Ｃ、第１、第２及び第３層目の配線１９Ａ，１９Ｂ，１９Ｃを絶縁するようになされる。層間絶縁膜２１にはＳｉＯ2膜やＢＰＳＧ膜等が使用される。
【００６２】
このフォトダイオード１５上の第１、第２及び第３層目の配線１９Ａ，１９Ｂ，１９Ｃを等を除く層間絶縁膜２１を貫く部分であって、当該層間絶縁膜２１の最上部からフォトダイオード表面（ゲート絶縁膜１３上）へ至る部分には多段開口幅状の光導波路部３２が設けられ、当該半導体撮像装置２００で受けた光をフォトダイオード１５へ導くようになされる。光導波路部３２は透明性の膜３１から構成される。透明性の膜３１には層間絶縁膜２１に比べて屈折率が高い材料が使用される。透明性の膜３１には例えばＰ−ＳＩＮ膜が使用される。Ｐ−ＳＩＮ膜は高密度プラズマＣＶＤ法によって堆積され形成される。
【００６３】
光導波路部３２は当該光導波路部３２の最上部の開口径をφ１とし、その中間部の開口径をφ２とし、その最下部の開口径をφ３としたとき、開口径φ１に比べて開口径φ２、φ３を順次小さく（φ１＞φ２＞φ３）なされている。多段開口幅状の構造を採るためである。このような構造を採ると、光導波路部３２の開口上部の受光面積が大きく保たれ、開口下部のアスペクト比を従来構造に比べて低減される。つまり、高密度プラズマＣＶＤ法によってＰ−ＳＩＮ膜を堆積形成する際に、多段開口幅状の開口部３８への原料ガス＋堆積物（ラジカル）の供給が促進され、Ｐ−ＳＩＮ膜の埋め込み性が向上するようになる。
【００６４】
このように、本発明に係る他の実施形態としての半導体撮像装置２００によれば、フォトダイオード１５上の第１、第２及び第３層目の配線１９Ａ，１９Ｂ，１９Ｃを除く層間絶縁膜２１を貫く部分であって、当該層間絶縁膜２１の最上部からフォトダイオード１５表面へ至る部分に多段開口幅状の光導波路部３２を備えているので、フォトダイオード１５上の光導波路部３２で最上部の開口径φ１に比べて中間部の開口径φ２、最下部の開口径φ３を順次小さくなされた段付き円錐状の集光構造を採ることができる。
【００６５】
従って、半導体撮像装置２００の多層配線化及びその多画素化に伴い、アスペクト比が高くなった場合でも、単一開口幅状の光導波路部３２に比べて集光効率を向上させることができる。これにより、多段開口幅状の光導波路部３２を備えた高画素（数１０万乃至数１００万画素）かつ高信頼度の固体撮像装置や電界効果型の撮像装置等を提供できる。
【００６６】
【発明の効果】
以上説明したように、本発明に係る半導体撮像装置によれば、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分にプラズマＳＩＮ膜から構成された光導波路部を備え、光導波路部は、当該光導波路部の最上部の開口径をφ１とし、その中間部の開口径をφ２とし、その最下部の開口径をφ３としたとき、当該光導波路部の開口径φ１で規定される領域の底部が基板に対して水平に設けられ、開口径φ１に比べて開口径φ２、φ３を順次小さく（φ１＞φ２＞φ３）なされた多段開口幅状の開口部を有するものである。
【００６７】
この構成によって、光導波路部の形成時に、特に、多段開口幅状の開口部への原料ガス＋堆積物（ラジカル）の供給が促進され、Ｐ−ＳＩＮ膜の埋め込み性を向上できるようになり、半導体撮像素子上の光導波路部で最上部の開口幅に比べて最下部の開口幅を狭くなされた集光構造を採ることができる。従って、半導体撮像装置の多層配線化及びその多画素化に伴い、深さ対開口幅の比であるアスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて集光効率を向上させることができる。これにより、多段開口幅状の開口部を有した光導波路部を備えた高信頼度の半導体撮像装置を提供できる。
【００７０】
この発明はカラーフィルタ上のオンチップレンズから取り込んだ光を半導体撮像素子に導く光導波路構造を有する固体撮像素子や電界効果型の撮像素子に適用して極めて好適である。
【図面の簡単な説明】
【図１】本発明に係る実施形態としての半導体撮像装置１００の構造例を示す断面図である。
【図２】Ａ及びＢは半導体撮像装置の形成例（その１）を示す断面図である。
【図３】半導体撮像装置１００の形成例（その２）を示す断面図である。
【図４】半導体撮像装置１００の形成例（その３）を示す断面図である。
【図５】半導体撮像装置１００の形成例（その４）を示す断面図である。
【図６】半導体撮像装置１００の形成例（その５）を示す断面図である。
【図７】半導体撮像装置１００の形成例（その６）を示す断面図である。
【図８】半導体撮像装置１００の形成例（その７）を示す断面図である。
【図９】半導体撮像装置１００の形成例（その８）を示す断面図である。
【図１０】本発明に係る他の実施形態としての半導体撮像装置２００の構造例を示す断面図である。
【図１１】従来例に係る半導体撮像装置１０の構造例を示す断面図である。
【図１２】Ａ及びＢは問題点を説明するため半導体撮像装置１０’の構造例及びその形成例を示す断面図である。
【符号の説明】
１１・・・シリコン基板（基板）、１２・・・フィールド絶縁膜（絶縁性の膜）、１３・・・ゲート絶縁膜（絶縁性の膜）、１４・・・ｐ−ＷＥＬＬ（半導体埋め込み層）、１５・・・フォトダイオード、１５Ａ・・・ｎ型の不純物領域、１５Ｂ・・・ｐ型の不純物領域、１６・・・ストッパ用のＳｉＮ膜、１７・・・転送ゲート、１８，１８Ａ，１８Ｂ，１８Ｃ・・・導電性プラグ（導電性の膜）、１９，１９Ａ，１９Ｂ，１９Ｃ・・・配線（導電性の膜）、２１・・・層間絶縁膜（絶縁性の膜）、２２，３２・・・光導波路部、２３・・・パッシベーション膜（保護用の膜）、２４・・・平坦化用の膜、２５・・・カラーフィルタ、２６・・・オンチップレンズ（集光用の光学素子）、３１・・・透明性の膜、１００，２００・・・半導体撮像装置
【発明の属する技術分野】
本発明は、カラーフィルタ上のオンチップレンズから取り込んだ光を半導体撮像素子に導く光導波路構造を有する固体撮像素子や電界効果型の撮像素子に適用して好適な半導体撮像装置に関する。詳しくは、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分に多段開口幅状の開口部を有する光導波路部を備え、多層配線化及びその多画素化に伴いアスペクト比が高くなった場合に、この光導波路部を成す透明膜の埋め込み性が改善されることにより集光効率を向上できるようにしたものである。
【０００２】
【従来の技術】
近年、学校、家庭や放送局などにおいてビデオカメラ及びデジタルスチルカメラが使用される場合が多くなってきた。この種のカメラで不可欠なのが半導体撮像装置である。半導体撮像装置の中で光導波路構造を有する固体撮像素子や電界効果型の撮像素子は、光電変換素子としてのＣＣＤ（Ｃharge Ｃoupled Ｄevice：電荷結合素子）撮像素子を二次元状に配置し、光導波路によって光を電荷結合素子へ導くようにしたものである。ここで、ＣＣＤ撮像素子とは、フォトダイオードやＭＯＳキャパシタなどからなる単位素子を規則正しく並べた構造の半導体デバイスをいう。半導体撮像装置は半導体基板表面に蓄積されたある電荷のひとかたまりをＭＯＳキャパシタの電極の並びに沿って移動する機能を有している。
【０００３】
図１１は従来例に係る単一配線構造の半導体撮像装置１０の１画素の構造例を示す断面図である。
図１１に示す半導体撮像装置１０はシリコン基板１１を有しており、フィールド絶縁膜１２及びゲート絶縁膜１３によって素子分離されている。各々の画素を画定するためである。シリコン基板１１にはフォトダイオード１５が設けられている。
【０００４】
フォトダイオード１５のゲート絶縁膜１３上には選択的にＳｉＮ膜１６が設けられている。ＳｉＮ膜１６の左隣りであって、ゲート絶縁膜１３上には転送ゲート１７が設けられ、フォトダイオード１５で検出された信号電荷を垂直レジスタ等へ転送するようになされる。
【０００５】
このシリコン基板１１には導電性プラグ８や配線９等が設けられている。導電性プラグ８の一方は例えば、ゲート絶縁膜１３を貫いてシリコン基板１１に接合される。導電性プラグ８の他方は配線９に接続される。フォトダイオード１５を含むシリコン基板１１上には層間絶縁膜１が設けられ、転送ゲート１７、導電性プラグ８、配線９を絶縁するようになされる。
【０００６】
このフォトダイオード１５上の配線９を除く層間絶縁膜１を貫く部分であって、当該層間絶縁膜１の最上部からフォトダイオード表面へ至る部分には単一開口幅状の光導波路部２が設けられ、当該半導体撮像装置１０で受けた光をフォトダイオード１５へ導くようになされる。光導波路部２は透明性の膜から構成される。透明性の膜は高密度プラズマＣＶＤ法によって堆積され形成される。
【０００７】
光導波路部２の開口幅は上部から下部にかけて一律にｗ０である。光導波路部２を含むシリコン基板１１上にはパッシベーション膜２３が光導波路部２上及び層間絶縁膜１上を覆うように設けられている。パッシベーション膜２３上には更に平坦化用の膜２４が設けられている。
【０００８】
平坦化用の膜２４上にはカラーフィルタ２５が設けられている。カラーフィルタ２５上にはオンチップレンズ２６が設けられ、当該半導体撮像装置１０で受けた光を光導波路部２の方へ集光（結像）するようになされる。上述の光導波路部２はオンチップレンズ２６とフォトダイオード１５とを光学的に接続し、集光効率を上げるようになされる。
【０００９】
図１２Ａ及びＢは問題点を説明するための半導体撮像装置１０’の構造例及びその形成例を示す断面図である。図１２Ａに示す多層配線構造では導電性プラグ１８Ａが第１層目の配線１９Ａに接続され、この配線１９Ａが導電性プラグ１８Ｂに接続される。導電性プラグ１８Ｂには第２層目の配線１９Ｂが接続されている。配線１９Ａ，１９Ｂ等の多層構造化は電界効果型の撮像装置等においてフォトダイオード１５の多画素化に寄与する。
【００１０】
【発明が解決しようとする課題】
ところで、図１１に示した単一配線構造の半導体撮像装置１０の製造方法をそのまま図１２Ａに示したような多層配線構造を有する半導体撮像装置１０’の製造に適用すると、次のような問題が生ずる。
【００１１】
（１）光導波路部２を構成するための開口部（光導波路用の開口部）６は、多層配線構造上その開口深さが深くなるため、アスペクト比が高くなる。更にはフォトダイオード１５の多画素化に向けて、画素面積が小さくなり、それに伴い光導波路部２の開口面積も縮小される。そのため、開口部６のアスペクト比が益々高くなる。
【００１２】
（２）図１２Ｂにおいて、アスペクト比が高い単一開口幅状の開口部６に、図１１に示した半導体撮像装置１０の製造方法をそのまま適用して、高密度プラズマＣＶＤ法により、コア材となる透明性の膜３１を堆積した場合に鬆５が発生するおそれがある。鬆５は堆積初期の段階で透明性の膜３１が開口部６の底部及びその側壁部に堆積するが、ある程度の透明性の膜３１がこれらの部位に堆積すると、徐々に開口上部で透明性の膜３１が庇状に堆積成長することによって、透明性の膜３１が開口部内に未充填のまま開口上部を塞いでしまうことにより発生する。従って、光導波路用の開口部６に透明性の膜３１をＣＶＤ法等により埋め込む際の埋め込み性が悪くなる。これにより、光導波路部２の集光性の悪化やばらつきが懸念され、電界効果型の撮像装置等の信頼性の低下につながる。
【００１３】
そこで、この発明はこのような従来の課題を解決したものであって、多層配線化及び多画素化に伴い光導波路用の開口部のアスペクト比が高くなった場合に、この光導波路部を成す透明膜の埋め込み性が改善されることにより集光効率を向上できるようにした半導体撮像装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上述した課題は、半導体撮像素子を有する所定の基板と、この基板に接続された導電性の膜と、この導電性の膜を絶縁するために半導体撮像素子を含む基板上に設けられた絶縁性の膜と、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分にプラズマＳＩＮ膜から構成された光導波路部とを備え、光導波路部は、当該光導波路部の最上部の開口径をφ１とし、その中間部の開口径をφ２とし、その最下部の開口径をφ３としたとき、当該光導波路部の開口径φ１で規定される領域の底部が前記基板に対して水平に設けられ、開口径φ１に比べて開口径φ２、φ３を順次小さく（φ１＞φ２＞φ３）なされた多段開口幅状の開口部を有する半導体撮像装置によって解決される。
【００１５】
本発明に係る半導体撮像装置によれば、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分にプラズマＳＩＮ膜から構成された光導波路部を備え、光導波路部は、当該光導波路部の最上部の開口径をφ１とし、その中間部の開口径をφ２とし、その最下部の開口径をφ３としたとき、当該光導波路部の開口径φ１で規定される領域の底部が前記基板に対して水平に設けられ、開口径φ１に比べて開口径φ２、φ３を順次小さく（φ１＞φ２＞φ３）なされた多段開口幅状の開口部を有しているので、半導体撮像素子上の光導波路部で最上部の開口幅に比べて最下部の開口幅を狭くなされた集光構造を採ることができる。
【００１６】
従って、光導波路部の形成時に、特に、多段開口幅状の開口部への原料ガス＋堆積物（ラジカル）の供給が促進され、Ｐ−ＳＩＮ膜の埋め込み性を向上できるようになり、半導体撮像装置の多層配線化及びその多画素化に伴い、深さ対開口幅の比であるアスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて集光効率を向上させることができる。これにより、多段開口幅状の光導波路部を備えた高信頼度の半導体撮像装置を提供できる。
【００１９】
【発明の実施の形態】
続いて、この発明に係る半導体撮像装置の一実施の形態について、図面を参照しながら説明をする。
【００２０】
図１に示す半導体撮像装置１００はカラー用の固体撮像装置（ＣＣＤ）や電界効果型の撮像装置（ＣＭＯＳセンサ）の構造に適用して極めて好適である。半導体撮像装置１００は所定の基板の一例となるシリコン基板１１を有しており、フィールド絶縁膜（素子分離絶縁膜）１２及び膜厚数ｎｍ程度のゲート絶縁膜１３によって素子分離されている。各々の画素を画定するためである。シリコン基板１１にはｐ型又はｎ型のＳｉ基板が使用される。ｎ型のＳｉ基板を使用する場合は当該基板内にｐ型の半導体埋め込み層（ｐ−ＷＥＬＬ）１４が形成される。
【００２１】
このシリコン基板１１には半導体撮像素子の一例となるフォトダイオード１５が設けられている。フォトダイオード１５はフィールド絶縁膜１２によって素子分離された、ｐ型のＳｉ基板又はｐ−ＷＥＬＬ１４内に設けられたｎ型の不純物領域１５Ａと、この不純物領域１５Ａ内に設けられたｐ型の不純物領域１５Ｂから成るｐｎ接合構造によって形成される。ｎ型のＳｉ基板を使用する場合、フォトダイオード１５はｐｎｐｎ接合構造によって形成される。
【００２２】
フォトダイオード１５のゲート絶縁膜１３上には選択的にＳｉＮ膜１６が設けられている。このＳｉＮ膜１６は光導波路用の開口部を形成する際のエッチングストッパ膜として使用され、それがゲート絶縁膜１３上に選択的に残留したものである。ＳｉＮ膜１６の左隣りであって、ゲート絶縁膜１３上には転送ゲート１７が設けられ、ｎ型の不純物領域１５Ａに蓄積された信号電荷を垂直レジスタ等へ転送するようになされる。
【００２３】
このシリコン基板１１には導電性の膜の一例となる導電性プラグ（ビアホール）１８Ａ、１８Ｂや配線１９Ａ，１９Ｂ等が設けられている。導電性プラグ１８Ａの一方は例えば、ゲート絶縁膜１３を貫いて開口された図示しないコンタクトホールを介してシリコン基板１１に接合される。導電性プラグ１８Ａの他方は、第１層目の配線１９Ａに接続される。
【００２４】
第１層目の配線１９Ａは他の導電性プラグ１８Ｂを介して第２層目の配線１９Ｂに接続される（多層配線構造）。多層配線は例えば、電界効果型の撮像装置において、１画素毎に設けられるアンプやリセット用のトランジスタの信号線や電源線に使用される。アンプやリセット用のトランジスタは信号電荷のＳ／Ｎ比の改善に使用される。１画素に３乃至５個のトランジスタが使用される。
【００２５】
導電性プラグ１８Ａ，１８Ｂにはタングステンや、不純物イオンを含有した多結晶シリコンが使用され、第１及び第２層目の配線１９Ａ，１９Ｂ等には銅や、タングステン、アルミニウムなどの金属材料や上述の多結晶シリコンが使用される。導電性プラグ１８Ａ，１８Ｂや第１及び第２層目の配線１９Ａ，１９Ｂ等の抵抗率を下げるためである。
【００２６】
フォトダイオード１５を含むシリコン基板１１上には絶縁性の膜の一例となる層間絶縁膜（クラッド部）２１が設けられ、転送ゲート１７、導電性プラグ１８、第１及び第２層目の配線１９Ａ，１９Ｂを絶縁するようになされる。層間絶縁膜２１にはＳｉＯ2膜やＢＰＳＧ膜等が使用される。
【００２７】
このフォトダイオード１５上の第１及び第２層目の配線１９Ａ，１９Ｂ等を除く層間絶縁膜２１を貫く部分であって、当該層間絶縁膜２１の最上部からフォトダイオード表面（ゲート絶縁膜１３上）へ至る部分には多段開口幅状の光導波路部２２が設けられ、当該半導体撮像装置１００で受けた光をフォトダイオード１５へ導くようになされる。光導波路部２２は透明性の膜から構成される。
【００２８】
透明性の膜には層間絶縁膜２１に比べて屈折率が高い材料が使用される。この例で層間絶縁膜２１の屈折率は１．４程度であり、光導波路部２２の屈折率は２．０程度である。透明性の膜には例えばナイトライド系のＰ−ＳＩＮ膜が使用される。Ｐ−ＳＩＮ膜は高密度プラズマＣＶＤ法によって堆積され形成される。
【００２９】
光導波路部２２のコア材となる透明性の膜は、クラッド部となる層間絶縁膜１に比べて屈折率が高いことを利用して、透明性の膜と層間絶縁膜１の界面で定まる臨界角より大きい入射角を持つ入射光を全反射させること（スネルの法則）により、フォトダイオード１５への集光効率を高めるようになされる。
【００３０】
光導波路部２２は当該光導波路部２２の最上部の開口幅をｗ１とし、その最下部の開口幅をｗ２としたとき、開口幅ｗ１に比べて開口幅ｗ２を狭くなされている。多段開口幅状の構造を採るためである。このような構造を採ると、光導波路部２２の開口上部の受光面積が大きく保たれ、開口下部のアスペクト比を従来構造に比べて低減される。つまり、高密度プラズマＣＶＤ法によってＰ−ＳＩＮ膜を堆積形成する際に、多段開口幅状の開口部への原料ガス＋堆積物（ラジカル）の供給が促進され、Ｐ−ＳＩＮ膜の埋め込み性が向上するようになる。光導波路部２２はＰ−ＳＩＮ膜が堆積された後に、ＣＭＰ（Ｃhemical Ｍechanical Ｐolishing）法やエッチバック法により、グローバル平坦化処理されて構成される。
【００３１】
この例では光導波路部２２を含むシリコン基板１１上には保護用の膜の一例となるパッシベーション膜２３が光導波路部２２上及び層間絶縁膜２１上を覆うように設けられている。パッシベーション膜２３上には更に平坦化用の膜２４が設けられている。平坦化用の膜２４上にはカラーフィルタ２５が設けられている。カラーフィルタ２５には原色系で赤（Ｒ）色、緑（Ｇ）色及び青（Ｂ）色のフィルタが使用され、補色系では、マゼンタ（Ｍｇ）色、シアン（Ｃｙ）色、グリーン（Ｇ）色、イエロー（Ｙｃ）色のフィルタが使用される。カラー用の撮像信号を得るためである。
【００３２】
カラーフィルタ２５上には集光用の光学素子の一例となるオンチップレンズ２６が設けられ、当該半導体撮像装置１００で受けた光を光導波路部２２の方へ集光（結像）するようになされる。この光導波路部２２は当該光導波路部２２の最上部の開口径に比べて最下部の開口径を狭くなされた段付き円錐状を成すように構成してもよい。オンチップレンズ２６を球面状に形成される場合である。オンチップレンズ２６は球面状に限られることはなく、蒲鉾状であってもよい。
【００３３】
この例で光導波路部２２の開口形状は従来構造の単一開口形状と異なり、段差を伴って形成される。この例ではオンチップレンズ２６の曲率を調整することによって、光の焦点を光導波路部２２の中心（光軸）、つまり、開口径の小さい下部の中心へ合わせ込むようになされる。段差部での入射光の拡散を抑制してフォトダイオード１５へ集光するためである。
【００３４】
このように、本発明に係る実施形態としての半導体撮像装置１００によれば、フォトダイオード１５上の第１及び第２層目の配線１９Ａ，１９Ｂを除く層間絶縁膜２１を貫く部分であって、当該層間絶縁膜２１の最上部からフォトダイオード１５表面へ至る部分に多段開口幅状の光導波路部２２を備えているので、フォトダイオード１５上の光導波路部２２で最上部の開口幅ｗ１に比べて最下部の開口幅ｗ２を狭くなされた集光構造を採ることができる。
【００３５】
従って、半導体撮像装置１００の多層配線化及びその多画素化に伴い、アスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて集光効率を向上させることができる。これにより、多段開口幅状の光導波路部２２を備えた高信頼度の固体撮像装置や電界効果型の撮像装置等を提供できる。
【００３６】
（２）半導体撮像装置の製造方法
図２Ａ及びＢ〜図９は半導体撮像装置の形成例（その１〜８）を示す断面図である。この例では図１に示した多段開口幅状の光導波路部２２を有する半導体撮像装置１００を形成する場合を想定し、二段階エッチングにより光導波路部２２を開口する場合を例に挙げる。半導体撮像装置１００についてはカラー用の固体撮像装置や電界効果型の撮像装置が対象となる。
【００３７】
これを前提にして、図２Ａに示すフィールド絶縁膜１２及びゲート絶縁膜１３により画定されたｎ型のシリコン基板１１にフォトダイオード１５、エッチングストッパ用のＳｉＮ膜１６及び転送ゲート１７を形成する。まず、ゲート絶縁膜１３上の所定の位置に転送ゲート１７を形成する。このとき、ゲート絶縁膜１３上の全面に所定の膜厚の多結晶シリコン膜を堆積し、これを選択的にパターニングすることにより転送ゲート１７を形成する。
【００３８】
フォトダイオード１５は従来法と同様にして、ｐ−ＷＥＬＬ１４内にｎ型の不純物を注入し又は熱拡散してｎ型の不純物領域１５Ａを形成する。その後、この不純物領域１５Ａ内にｐ型の不純物を注入し又は熱拡散してｐ型の不純物領域１５Ｂを形成する。これにより、ｐｎｐｎ接合構造のフォトダイオード１５が形成される。
【００３９】
フォトダイオード１５のゲート絶縁膜１３上に選択的に絶縁性の膜としてＳｉＮ膜１６を形成する。このとき、転送ゲート１７上の全面に所定の膜厚のシリコン窒化膜を堆積し、これを選択的にパターニングすることによりエッチングストッパ用のＳｉＮ膜１６を形成する。
【００４０】
その後、フォトダイオード１５を形成したシリコン基板１１上に、図２Ｂに示す導電性プラグ１８Ａ、層間絶縁膜２１Ａ及び多層配線１９Ａを形成する。このとき、シリコン基板１１の全面に所定の膜厚のＳｉＯ２膜等の層間絶縁膜２１Ａを堆積し、これを選択的に開口してシリコン基板１１に至るコンタクトホールを形成した後に、タングステンなどの金属材料や不純物イオンを含有した多結晶シリコン等の導電材料を埋め込むことにより導電性プラグ１８Ａを形成する。
【００４１】
そして、導電性プラグ１８Ａを形成した後に、そのシリコン基板１１の全面に、銅やアルミニウムなどの金属材料や不純物イオンを含有した多結晶シリコン等を堆積し、これを選択的に除去して配線１９Ａを形成する。これにより、第１層目の配線１９Ａが形成される。
【００４２】
その後、シリコン基板１１上に、図３に示す導電性プラグ１８Ｂ、配線１９Ｂ及び層間絶縁膜２１Ｂを形成する。多層配線構造とするためである。例えば、従来法と同様にして第１層目の配線１９Ａを絶縁するように所定の膜厚のＳｉＯ2膜等の層間絶縁膜２１Ｂを形成する。その後、層間絶縁膜２１Ｂを選択的に開口してビアホールを形成した後に、タングステンなどの金属材料や不純物イオンを含有した多結晶シリコン等の導電材料を埋め込むことにより導電性プラグ１８Ｂを形成する。
【００４３】
そして、導電材料を平坦化した後に、シリコン基板１１の全面に、銅やアルミニウムなどの金属材料等を堆積し、これを選択的に除去して配線１９Ｂを形成する。これにより、第２層目の配線１９Ｂが形成される。第２層目の配線１９Ｂは従来法と同様にして、層間絶縁膜２１Ｃにより絶縁される。このとき、層間絶縁膜２１Ｃの最上層をＣＭＰ法等により平坦化するとよい。
【００４４】
その後、図４において、第１開口幅ｗ１を有したレジスト膜２７をシリコン基板１１上に形成する。このレジスト膜２７はフォトダイオード１５上の第２層目の配線１９Ｂを除く層間絶縁膜２１Ｃを貫き、層間絶縁膜２１Ｂを掘り込むためである。
【００４５】
この例では二段階エッチングにより光導波路部２２を開口するに当たり、レジスト膜２７は所定のレジスト液を平坦化されたシリコン基板１１の全面に塗布し、図示しないレチクル（乾板）をマスクにして縮小露光し、未露光部分のレジスト液を除去することによりパターニングする。レチクルには光導波路開口用の第１開口幅ｗ１を有したマスクパターンが形成されたものが使用される。
【００４６】
この二段階エッチングでレチクルは２枚使用するが、一方のマスクパターンは光導波路出口側の開口径（第２開口幅ｗ２）を成す寸法であり、他方のマスクパターンは光導波路入口側の開口径（第１開口幅ｗ１）を成す寸法であり、開口面積が大きく（ｗ１＞ｗ２）なされている。つまり、開口面積をデバイス構造上の制約内で大きく設定するようになされる。第１のエッチングで開口面積の大きなマスクパターンを使用してデバイス構造の制約範囲内で可能な深さまでエッチングを進行させるためである。
【００４７】
そして、図５において、レジスト膜２７をマスクにして層間絶縁膜２１Ｃ，２１Ｂをドライエッチング（第１のエッチング）により選択的に除去して第１開口幅ｗ１の開口部２８Ａを形成する。このとき、層間絶縁膜２１Ｃ，２１Ｂのエッチングレートを考慮して所定時間だけエッチング処理を実行し、第１層目の配線１９Ａに接触しない範囲で可能な限り層間絶縁膜２１Ｂを深く開口する。その後、レジスト膜２７を除去する。
【００４８】
その後、図６において、フォトダイオード１５上の第１層目の配線１９Ａを除く層間絶縁膜２１Ｂ，２１Ａを貫く部分であって、第２開口幅ｗ２を有したレジスト膜２９を形成する。当該第１開口幅ｗ１の開口部２８Ａからフォトダイオード１５表面へ至る部分へ多段開口幅状の光導波路部２２を形成するためである。
【００４９】
レジスト膜２９は所定のレジスト液を平坦化されたシリコン基板１１の全面に塗布し、図示しないレチクル（乾板）をマスクにして縮小露光し、未露光部分のレジスト液を除去することによりパターニングする。レチクルには光導波路開口用の第２開口幅ｗ２を有したマスクパターンが形成されている。この例でレジスト膜２９の第２開口幅ｗ２は第１開口幅ｗ１よりも狭くされる。
【００５０】
そして、図７において、レジスト膜２９をマスクにして開口部２８Ａ内の層間絶縁膜２１Ｂをドライエッチング（第２のエッチング）により選択的に除去し、更に、層間絶縁膜２１Ａを貫き、当該開口部２８Ａ内でフォトダイオード表面（ゲート絶縁膜）を露出する第２開口幅ｗ２の開口部２８Ｂを形成する。このとき、予めゲート絶縁膜１３上に形成した置いたＳｉＮ膜１６をストッパにして層間絶縁膜２１Ａを開口する。
【００５１】
エッチングはＳｉＮ膜１６を検出して止める。その後、レジスト膜２９を除去し、更に、ダウンフロープラズマ処理法を利用したドライエッチングによりＳｉＮ膜１６を除去する。ダウンフロープラズマ処理法によれば、化学反応を利用するので、高選択比によってＳｉＮ膜１６を除去することができる。ｐ型の不純物領域１５Ｂ上のゲート絶縁膜１３を保護するためである。これにより、多段開口幅状の開口部２８が形成される。
【００５２】
その後、図８において、多段開口幅状の開口部２８内に透明性の膜３１を埋め込む。透明性の膜３１には、層間絶縁膜２１Ａ，２１Ｂ，２１Ｃに比べて屈折率が高い材料が使用される。透明性の膜３１には例えばＰ−ＳＩＮ膜が使用される。Ｐ−ＳＩＮ膜は高密度プラズマＣＶＤ法によって堆積し形成するようになされる。このＰ−ＳＩＮ膜の堆積の際に、多段開口幅状の開口部への原料ガス＋堆積物（ラジカル）の供給が促進されるので、Ｐ−ＳＩＮ膜の埋め込み性が向上する。その後、ＣＭＰ法やエッチバック法によりグローバル平坦化処理を施す。
【００５３】
そして、図８に示した平坦化処理後のシリコン基板１１上に、従来法と同様にして図９に示す保護用の膜の一例となるパッシベーション膜２３、平坦化用の膜２４及びカラーフィルタ２５を順次積層し形成する。その後、カラーフィルタ２５上に集光用の光学素子の一例となるオンチップレンズ２６を形成する。オンチップレンズ２６は球面状に形成される。これにより、図１に示した多段開口幅状の光導波路部２２を有する半導体撮像装置１００が完成する。
【００５４】
このように、本発明に係る半導体撮像装置の製造方法によれば、半導体撮像装置１００の多層配線化及びその多画素化に伴い、深さ対開口幅の比であるアスペクト比が高くなった場合でも、開口部２８Ａの開口面積を大きくすることにより、当該開口部２８Ａのアスペクト比を実行的に低減させることができ、単一開口幅状の光導波路部２２に比べて、透明性の膜３１を多段開口幅状の開口部２８等に確実かつ再現性良く埋め込むことができる。ＣＶＤ法等による透明性の膜３１の埋め込み性が向上する。
【００５５】
従って、フォトダイオード１５上で最上部の開口幅ｗ１に比べて最下部の開口幅ｗ２を狭くなされた集光構造を有する光導波路部２２を形成することができる。この多段開口幅状の光導波路部２２の集光構造はアスペクト比が高くなるほど効果が大きい。これにより、多段開口幅状の光導波路部２２を備えた高信頼度の固体撮像装置や電界効果型の撮像装置等を再現性良く製造することができる。
【００５６】
（３）他の半導体撮像装置の構造例
図１０は本発明に係る他の実施形態としての半導体撮像装置２００の構造例を示す断面図である。
この実施形態では多段開口幅状の開口部に関して当該開口部の最上部の開口径に比べて中間部の開口径、最下部の開口径を徐々に狭く設定して、段付き円錐状の集光構造を採るようにしたものである。
【００５７】
図１０に示す半導体撮像装置２００はカラー用の固体撮像装置（ＣＣＤ）や電界効果型の撮像装置（ＣＭＯＳセンサ）の構造に適用して極めて好適である。なお、図１に示した同じ符号、同じ名称のものは同じ機能を有し、及び同じ形成方法を採るためその説明を省略する。
【００５８】
このシリコン基板１１には導電性の膜の一例となる導電性プラグ（ビアホール）１８Ａ，１８Ｂ，１８Ｃや配線１９Ａ，１９Ｂ，１９Ｃ等が設けられている。導電性プラグ１８Ａの一方は例えば、ゲート絶縁膜１３を貫いて開口された図示しないコンタクトホールを介してシリコン基板１１に接合される。
【００５９】
導電性プラグ１８Ａの他方は、第１層目の配線１９Ａに接続される。第１層目の配線１９Ａは他の導電性プラグ１８Ｂを介して第２層目の配線１９Ｂに接続される。第２層目の配線１９Ｂは更に他の導電性プラグ１８Ｃを介して第３層目の配線１９Ｃに接続される（多層配線構造）。
【００６０】
導電性プラグ１８Ａ，１８Ｂにはタングステンや、不純物イオンを含有した多結晶シリコンが使用され、第１及び第２層目の配線１９Ａ，１９Ｂ等には銅や、タングステン、アルミニウムなどの金属材料や上述の多結晶シリコンが使用される。
【００６１】
フォトダイオード１５を含むシリコン基板１１上には層間絶縁膜２１が設けられ、転送ゲート１７、導電性プラグ１８Ａ，１８Ｂ，１８Ｃ、第１、第２及び第３層目の配線１９Ａ，１９Ｂ，１９Ｃを絶縁するようになされる。層間絶縁膜２１にはＳｉＯ2膜やＢＰＳＧ膜等が使用される。
【００６２】
このフォトダイオード１５上の第１、第２及び第３層目の配線１９Ａ，１９Ｂ，１９Ｃを等を除く層間絶縁膜２１を貫く部分であって、当該層間絶縁膜２１の最上部からフォトダイオード表面（ゲート絶縁膜１３上）へ至る部分には多段開口幅状の光導波路部３２が設けられ、当該半導体撮像装置２００で受けた光をフォトダイオード１５へ導くようになされる。光導波路部３２は透明性の膜３１から構成される。透明性の膜３１には層間絶縁膜２１に比べて屈折率が高い材料が使用される。透明性の膜３１には例えばＰ−ＳＩＮ膜が使用される。Ｐ−ＳＩＮ膜は高密度プラズマＣＶＤ法によって堆積され形成される。
【００６３】
光導波路部３２は当該光導波路部３２の最上部の開口径をφ１とし、その中間部の開口径をφ２とし、その最下部の開口径をφ３としたとき、開口径φ１に比べて開口径φ２、φ３を順次小さく（φ１＞φ２＞φ３）なされている。多段開口幅状の構造を採るためである。このような構造を採ると、光導波路部３２の開口上部の受光面積が大きく保たれ、開口下部のアスペクト比を従来構造に比べて低減される。つまり、高密度プラズマＣＶＤ法によってＰ−ＳＩＮ膜を堆積形成する際に、多段開口幅状の開口部３８への原料ガス＋堆積物（ラジカル）の供給が促進され、Ｐ−ＳＩＮ膜の埋め込み性が向上するようになる。
【００６４】
このように、本発明に係る他の実施形態としての半導体撮像装置２００によれば、フォトダイオード１５上の第１、第２及び第３層目の配線１９Ａ，１９Ｂ，１９Ｃを除く層間絶縁膜２１を貫く部分であって、当該層間絶縁膜２１の最上部からフォトダイオード１５表面へ至る部分に多段開口幅状の光導波路部３２を備えているので、フォトダイオード１５上の光導波路部３２で最上部の開口径φ１に比べて中間部の開口径φ２、最下部の開口径φ３を順次小さくなされた段付き円錐状の集光構造を採ることができる。
【００６５】
従って、半導体撮像装置２００の多層配線化及びその多画素化に伴い、アスペクト比が高くなった場合でも、単一開口幅状の光導波路部３２に比べて集光効率を向上させることができる。これにより、多段開口幅状の光導波路部３２を備えた高画素（数１０万乃至数１００万画素）かつ高信頼度の固体撮像装置や電界効果型の撮像装置等を提供できる。
【００６６】
【発明の効果】
以上説明したように、本発明に係る半導体撮像装置によれば、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分にプラズマＳＩＮ膜から構成された光導波路部を備え、光導波路部は、当該光導波路部の最上部の開口径をφ１とし、その中間部の開口径をφ２とし、その最下部の開口径をφ３としたとき、当該光導波路部の開口径φ１で規定される領域の底部が基板に対して水平に設けられ、開口径φ１に比べて開口径φ２、φ３を順次小さく（φ１＞φ２＞φ３）なされた多段開口幅状の開口部を有するものである。
【００６７】
この構成によって、光導波路部の形成時に、特に、多段開口幅状の開口部への原料ガス＋堆積物（ラジカル）の供給が促進され、Ｐ−ＳＩＮ膜の埋め込み性を向上できるようになり、半導体撮像素子上の光導波路部で最上部の開口幅に比べて最下部の開口幅を狭くなされた集光構造を採ることができる。従って、半導体撮像装置の多層配線化及びその多画素化に伴い、深さ対開口幅の比であるアスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて集光効率を向上させることができる。これにより、多段開口幅状の開口部を有した光導波路部を備えた高信頼度の半導体撮像装置を提供できる。
【００７０】
この発明はカラーフィルタ上のオンチップレンズから取り込んだ光を半導体撮像素子に導く光導波路構造を有する固体撮像素子や電界効果型の撮像素子に適用して極めて好適である。
【図面の簡単な説明】
【図１】本発明に係る実施形態としての半導体撮像装置１００の構造例を示す断面図である。
【図２】Ａ及びＢは半導体撮像装置の形成例（その１）を示す断面図である。
【図３】半導体撮像装置１００の形成例（その２）を示す断面図である。
【図４】半導体撮像装置１００の形成例（その３）を示す断面図である。
【図５】半導体撮像装置１００の形成例（その４）を示す断面図である。
【図６】半導体撮像装置１００の形成例（その５）を示す断面図である。
【図７】半導体撮像装置１００の形成例（その６）を示す断面図である。
【図８】半導体撮像装置１００の形成例（その７）を示す断面図である。
【図９】半導体撮像装置１００の形成例（その８）を示す断面図である。
【図１０】本発明に係る他の実施形態としての半導体撮像装置２００の構造例を示す断面図である。
【図１１】従来例に係る半導体撮像装置１０の構造例を示す断面図である。
【図１２】Ａ及びＢは問題点を説明するため半導体撮像装置１０’の構造例及びその形成例を示す断面図である。
【符号の説明】
１１・・・シリコン基板（基板）、１２・・・フィールド絶縁膜（絶縁性の膜）、１３・・・ゲート絶縁膜（絶縁性の膜）、１４・・・ｐ−ＷＥＬＬ（半導体埋め込み層）、１５・・・フォトダイオード、１５Ａ・・・ｎ型の不純物領域、１５Ｂ・・・ｐ型の不純物領域、１６・・・ストッパ用のＳｉＮ膜、１７・・・転送ゲート、１８，１８Ａ，１８Ｂ，１８Ｃ・・・導電性プラグ（導電性の膜）、１９，１９Ａ，１９Ｂ，１９Ｃ・・・配線（導電性の膜）、２１・・・層間絶縁膜（絶縁性の膜）、２２，３２・・・光導波路部、２３・・・パッシベーション膜（保護用の膜）、２４・・・平坦化用の膜、２５・・・カラーフィルタ、２６・・・オンチップレンズ（集光用の光学素子）、３１・・・透明性の膜、１００，２００・・・半導体撮像装置
Claims (1)
- 半導体撮像素子を有する所定の基板と、
前記基板に接続された導電性の膜と、
前記導電性の膜を絶縁するために前記半導体撮像素子を含む基板上に設けられた絶縁性の膜と、
前記半導体撮像素子上の導電性の膜を除く前記絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分にプラズマＳＩＮ膜から構成された光導波路部とを備え、
前記光導波路部は、
当該光導波路部の最上部の開口径をφ１とし、その中間部の開口径をφ２とし、その最下部の開口径をφ３としたとき、
当該光導波路部の開口径φ１で規定される領域の底部が前記基板に対して水平に設けられ、
前記開口径φ１に比べて開口径φ２、φ３を順次小さく（φ１＞φ２＞φ３）なされた多段開口幅状の開口部を有する半導体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002018608A JP4165077B2 (ja) | 2002-01-28 | 2002-01-28 | 半導体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002018608A JP4165077B2 (ja) | 2002-01-28 | 2002-01-28 | 半導体撮像装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008145039A Division JP2008235938A (ja) | 2008-06-02 | 2008-06-02 | 半導体撮像装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003224249A JP2003224249A (ja) | 2003-08-08 |
| JP4165077B2 true JP4165077B2 (ja) | 2008-10-15 |
Family
ID=27742994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002018608A Expired - Fee Related JP4165077B2 (ja) | 2002-01-28 | 2002-01-28 | 半導体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4165077B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7924327B2 (en) * | 2003-10-22 | 2011-04-12 | Panasonic Corporation | Imaging apparatus and method for producing the same, portable equipment, and imaging sensor and method for producing the same |
| KR100539253B1 (ko) * | 2004-03-10 | 2005-12-27 | 삼성전자주식회사 | 폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스 |
| JP4561143B2 (ja) * | 2004-03-26 | 2010-10-13 | パナソニック株式会社 | 撮像装置 |
| JP2005318542A (ja) * | 2004-03-31 | 2005-11-10 | Matsushita Electric Ind Co Ltd | 撮像装置及び撮像用光検出装置 |
| JP4564794B2 (ja) * | 2004-07-16 | 2010-10-20 | キヤノン株式会社 | 固体撮像素子 |
| KR100578644B1 (ko) * | 2004-05-06 | 2006-05-11 | 매그나칩 반도체 유한회사 | 프리즘을 구비한 시모스 이미지센서 및 그 제조방법 |
| US7248418B2 (en) | 2004-09-30 | 2007-07-24 | Canon Kabushiki Kaisha | Zoom lens system and image pickup apparatus including the same |
| JP4618786B2 (ja) * | 2005-01-28 | 2011-01-26 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP4792821B2 (ja) * | 2005-06-06 | 2011-10-12 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| US7884434B2 (en) | 2005-12-19 | 2011-02-08 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, producing method therefor, image pickup module and image pickup system |
| JP2007201091A (ja) | 2006-01-25 | 2007-08-09 | Fujifilm Corp | 固体撮像素子の製造方法 |
| US7732844B2 (en) | 2006-11-03 | 2010-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Crosstalk improvement through P on N structure for image sensor |
| US7973271B2 (en) | 2006-12-08 | 2011-07-05 | Sony Corporation | Solid-state image pickup device, method for manufacturing solid-state image pickup device, and camera |
| JP2008218650A (ja) * | 2007-03-02 | 2008-09-18 | Fujifilm Corp | 固体撮像素子 |
| JP5055033B2 (ja) * | 2007-06-14 | 2012-10-24 | 富士フイルム株式会社 | 固体撮像素子 |
| JP5369441B2 (ja) | 2008-01-24 | 2013-12-18 | ソニー株式会社 | 固体撮像素子 |
| JP5644057B2 (ja) | 2009-03-12 | 2014-12-24 | ソニー株式会社 | 固体撮像装置とその製造方法および撮像装置 |
| KR101087997B1 (ko) * | 2009-04-17 | 2011-12-01 | (주)실리콘화일 | 광도파관을 구비하는 이미지센서 및 그 제조방법 |
| JP5595298B2 (ja) | 2010-04-06 | 2014-09-24 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| CN102723349B (zh) * | 2012-06-26 | 2015-01-21 | 中国科学院上海高等研究院 | 带有隔离层的cmos图像传感器及其制作方法 |
| US9581762B2 (en) | 2012-09-16 | 2017-02-28 | Shalom Wertsberger | Pixel structure using a tapered core waveguide, image sensors and camera using same |
| US9952388B2 (en) | 2012-09-16 | 2018-04-24 | Shalom Wertsberger | Nano-scale continuous resonance trap refractor based splitter, combiner, and reflector |
| US9112087B2 (en) * | 2012-09-16 | 2015-08-18 | Shalom Wretsberger | Waveguide-based energy converters, and energy conversion cells using same |
| JP2017022293A (ja) * | 2015-07-13 | 2017-01-26 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| US10908431B2 (en) | 2016-06-06 | 2021-02-02 | Shalom Wertsberger | Nano-scale conical traps based splitter, combiner, and reflector, and applications utilizing same |
| WO2018088281A1 (ja) * | 2016-11-14 | 2018-05-17 | パナソニック・タワージャズセミコンダクター株式会社 | 固体撮像装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2869280B2 (ja) * | 1993-01-27 | 1999-03-10 | シャープ株式会社 | 固体撮像素子及びその製造方法 |
| KR0168338B1 (ko) * | 1995-05-31 | 1998-12-15 | 김광호 | 랜딩 패드를 갖는 반도체 메모리 장치의 제조방법 |
| JP4281132B2 (ja) * | 1998-11-11 | 2009-06-17 | ソニー株式会社 | 固体撮像素子 |
| JP3214475B2 (ja) * | 1998-12-21 | 2001-10-02 | 日本電気株式会社 | デュアルダマシン配線の形成方法 |
| JP3452828B2 (ja) * | 1999-03-01 | 2003-10-06 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| JP4552240B2 (ja) * | 1999-09-09 | 2010-09-29 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP4246890B2 (ja) * | 2000-06-26 | 2009-04-02 | 株式会社東芝 | 固体撮像装置 |
-
2002
- 2002-01-28 JP JP2002018608A patent/JP4165077B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003224249A (ja) | 2003-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4165077B2 (ja) | 半導体撮像装置 | |
| US8169011B2 (en) | Image sensor and method of manufacturing the same | |
| US7196365B2 (en) | Solid-state imaging device, solid-state imaging apparatus and methods for manufacturing the same | |
| CN101707203B (zh) | 光电转换器件及其制造方法 | |
| US7462507B2 (en) | Structure of a CMOS image sensor and method for fabricating the same | |
| US7755122B2 (en) | Complementary metal oxide semiconductor image sensor | |
| US20060183265A1 (en) | Image sensor having improved sensitivity and method for making same | |
| KR100499174B1 (ko) | 이미지 소자 | |
| US20120282723A1 (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus | |
| JP2009252949A (ja) | 固体撮像装置及びその製造方法 | |
| KR100769131B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| US20230261023A1 (en) | Image sensor device | |
| JP2006191000A (ja) | 光電変換装置 | |
| JP2006013522A (ja) | イメージセンサー及びその製造方法 | |
| JP3959734B2 (ja) | 固体撮像素子およびその製造方法 | |
| US8053268B2 (en) | Semiconductor device and method of manufacturing the same | |
| US11705474B2 (en) | Metal reflector grounding for noise reduction in light detector | |
| JP2008235938A (ja) | 半導体撮像装置及びその製造方法 | |
| US20060039044A1 (en) | Self-aligned image sensor and method for fabricating the same | |
| US20080054387A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| JP4269730B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR20070035206A (ko) | 이미지 센서 및 그 제조방법 | |
| US20240290817A1 (en) | Image sensor and method of manufacturing same | |
| CN101290942B (zh) | 光电转换器件 | |
| KR20060077071A (ko) | 씨모스 이미지 센서 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080721 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |