TW589687B - Manufacturing method of semiconductor device and semiconductor manufacturing device - Google Patents

Manufacturing method of semiconductor device and semiconductor manufacturing device Download PDF

Info

Publication number
TW589687B
TW589687B TW092102879A TW92102879A TW589687B TW 589687 B TW589687 B TW 589687B TW 092102879 A TW092102879 A TW 092102879A TW 92102879 A TW92102879 A TW 92102879A TW 589687 B TW589687 B TW 589687B
Authority
TW
Taiwan
Prior art keywords
copper
wiring
film
etching
metal
Prior art date
Application number
TW092102879A
Other languages
English (en)
Other versions
TW200300988A (en
Inventor
Yoshihiro Uozumi
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200300988A publication Critical patent/TW200300988A/zh
Application granted granted Critical
Publication of TW589687B publication Critical patent/TW589687B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C22/00—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C22/05—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions
    • C23C22/60—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions using alkaline aqueous solutions with pH greater than 8
    • C23C22/63—Treatment of copper or alloys based thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Description

589687 ⑴ 玖、發_說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 【發明之技術領域】 本發明是半導體積體電路之半導體裝置及有關半導體 裝置配線用之銅膜加工及其配線構造之製造方法。 【先前技術】 現在半導體積體電路之半導體裝置用銅或以銅為主要 成分之材料配線。銅原子擴散至絕緣膜甚至半導體基板 上，為了防止因此產生之錯誤動作，通常是用氮化鈦、氮 化鈕、氮化鎢等障壁金屬包住銅膜以隔絕絕緣層。 如圖13(a)所示，在半導體基板上形成之配線通常是埋 在絕緣膜上之配線溝裡。圖13是半導體基板之側面圖。積 體電路等之半導體元件是在以矽做成的半導體基板100上 形成矽氧化膜之層間絕緣膜101，在其表面形成配線溝。 在此配線溝之侧壁形成TiN或TaN等障壁金屬102，銅膜103 或以銅為主要成分之合金膜埋入其中。 如此以往配線部分的銅會經由沒有障壁金屬之上方擴 散至層間絕緣膜，對在半導體基板100上形成之半導體元 件有不良影響。又因為在層間絕緣膜101及埋入其中之銅 膜103表面以CMP法平坦化所以在刻版印刷時會產生圖形 蝕刻無法辨識之圖形。
589687 針對此問題以蝕刻的方法將配線部分即銅膜103上方除 ， 去，使其如圖13(b)所示較層間絕緣膜101表面低。如此可 使圖形對合。 又如圖13(c)所示在其上方覆蓋一層障壁金屬104或其他 覆蓋層，如此可以防止銅從上部擴散。若覆蓋層用導電材 料則上層之配線和其穿孔配線（接觸配線）形成時因銅不 會直接暴露在蝕刻之環境中，故可降低發生腐蝕或因蝕刻 φ 而斷線之危險。 【發明所欲解決之課題】 如前所述以往形成配線溝構造的方法有溼式蝕刻法和 乾式蝕刻法。乾式法又分成非等方向蝕刻之RIE (Reactive Ion Etching)法及等方向姓刻之 CDE (Chemical Dry Etching)法。 用此方法雖可以進行銅蝕刻但對地球的環境有不良影 響。如在乾式法中使用CF系的氣體。溼式法要除去在蝕刻 φ 後堆積的副產品，相對的溼式處理在工程上及成本上有較 多的問題。 在此將重點放在溼式蝕刻。銅幾乎不溶於鹽酸、氟酸、 稀硫酸、醋酸、氫氰酸等氧化力較弱的酸但會被具氧化力 之酸姓刻。如熱濃硫酸、硝酸、亞硝酸、磷酸等。又可溶 解於如鹽酸+過氧化氫水、鹽酸+臭氧水、氟酸+過氧化氫 水之類的過氧化氫、臭氧或氧等具氧化力之混合液。也會 589687 (3)
以和銅錯合成可溶性錯合體的物質如氨、帶有胺基的 被θ 二肤等）、氰化物（KCN)等独刻。將這物質和過氧 〆火等混合強化氧化力通常可以加速蝕刻。 適常氨水和過氧化氫水及鹽酸和過氧化氫水的混合液 θ々做洗淨用的藥液’分別稱為SC1、SC2 ° 一般市售的氨 是w 、藥緣、或過氧化氫水的濃度約為20〜35%，和純水以 水、 5—1:1:7的比例混合調製SCI、SC2。將銅浸泡在此條件 1 * * A溶液進行蝕刻。 下的；必0 供是前述條件下用SC1、SC2姓刻銅，將使銅表面白濁化 原有的光澤。若用硝酸或熱硫酸等前述之各種藥液蝕 刻時也會使銅表面白濁’而且溫度愈高愈顯著。因蝕刻使 鈉表面粗糙造成膜厚度不一。用在配線時產生實質電阻上 并、和上層之配線接觸不良等問題。因此儘量使表面保持 平滑是独刻的必要條件。 提出將銅膜氧化再以酸等除去氧化物之銅蝕刻方法。如 特開平2-306631號公報提出在銅膜注入氧離子後回 承α用 氧電聚處理方法等生成氧化物再用稀硫酸或醋酸之蚀刻 方法。又如特開平10_233397號公報提出在擴散爐H壞 或烤箱内將銅膜曝曬在室溫以上之氧或臭氧形成鋼氧i 膜再用稀鹽酸或稀硫酸以溼蝕刻、乾蝕刻、或CMp等除去 万法。但是用這些方法姓刻後的銅表面多半粗糙。特別是 -7- (4)
在為使氧化 本發明是 的氧化物蝕 精度良好。 導體裝置之 【課題之解 本發明之 及過氧化氫 氧化膜，然| 銅氧化膜選 後本應該將 SCI使含有肩 氧化力較弱 用甘氨酸或 合體溶解，3 蚀刻。 像這樣以 後不會造成 價之藥液在 面形成一安 換言之本 膜加厚提高溫度時問題更嚴重。 為了減少這些問題。以酸或鹼除去銅膜氧化後 刻銅膜方法可減少銅膜表面粗糙，工時減少且 提供銅氧化膜之形成方法、銅膜蝕刻方法、半 製造方法、及半導體裝置。 決手段】 特徵為在銅配線時將銅暴露於〜之氨水 水之混合液（SCI)，表面形成含有氨錯合體之 I以稀鹽酸等氧化力較弱的酸或稀氨水等鹼將 擇性蝕刻。在PH=8〜1〇溶液中浸泡氧化膜形成 銅進行蝕刻，為了加速蝕刻再浸入阳^⑺〜“之 L錯合體之氧化膜成長加厚然後再以稀鹽酸等 的酸或稀氨水等鹼將銅氧化膜選擇性蝕刻。或 丙氨酸等中性胺基酸水溶液將和銅形成之錯 隹然在中性溶液中仍可將銅氧化膜進行選擇性 形成氧化膜及姓刻之處理方法使從來銅蝕刻 表面粗糙是困難的方法變成可行。以安全且廉 短時間内氧化及姓刻銅，結果在配線構造的表 定障壁金屬。 發明之特徵為將銅膜表面和pH=8〜1〇或pH=：9〜1〇
589687 之氨水及過氧化氫水之混合液接觸，形成含有氨錯合體之 / 氧化膜之步騾。或將銅膜表面和pH=8〜10或pH=9〜10之氨水 及過氧化氫水之混合液接觸，形成含有氨錯合體之氧化膜 之步騾。以及前述形成氧化膜之銅膜暴露在pH=10〜11之氨 水及過氧化氫水之混合液之步驟。又發明之銅氧化膜之形 成方法是以過氧化氫水在銅膜表面形成氧化膜之步騾。前 述形成氧化膜後的銅膜再暴露於pH=10〜11之氨水及過氧 0 化氫水之混合，形成含有氨錯合體之氧化膜之步驟。 前述銅氧化膜之形成方法是首先使銅膜和pH=8〜10或 pH= 9〜10之氨水及過氧化氫水之混合液接觸，在前述表面 形成銅氧化膜，最後再暴露在pH=10〜11之氨水及過氧化氫 水之混合液，其間可多階段斷續調整pH或連續調整pH。 本發明銅膜之蝕刻方法，其特徵在備有以上述任一種銅 氧化膜之形成方法在銅膜表面形成含銅之氨錯合體的銅 φ 氧化膜之步騾，以及自上述銅膜選擇性地除去上述銅之氧 化膜之步騾。上述銅之氧化膜可以酸或鹼除去。 本發明之半導體裝置之製造方法，其特徵為具有埋入在 半導體基板之絕緣膜上形成之配線溝或接觸孔配線或接 觸配線之銅膜之步騾，以前述任一種銅氧化膜之形成方法 在前述銅膜上形成含氨錯合體之銅氧化膜之步騾，及將前 述銅氧化膜從前述銅膜上選擇性除去之步驟。可以在除去 (6) (6)589687 前述銅氧化膜後之銅膜表面蝕刻如配線溝或接觸孔侧璧 附近區域相同深度，也可在前述配線溝或接觸孔上形成金 屬膜表面做為障壁金屬，也可以在除去前述銅氧化膜後之 銅膜表面前述鋼膜上形成再加上一層障壁金屬，也可以在 i述配線溝或接觸孔或配線溝及接觸孔和前述埋入之銅 膜足間介有<前述障壁金屬和前述銅膜上形成之前述障 壁金屬不同材質所構成，也可以將除去前述銅氧化膜後之 銅膜表面暴露於氨水，也可將前述半導體基板以1〇〇〇 rpm 以上1600 rpm以下之條件下將銅膜表面暴露在氨水中。 又本發明 < 半導體裝置之製造方法，其特徵為具有在半 ;心基板之絕緣膜上形成之配線溝或接觸孔上堆積金屬 乂充真配”泉溝或接觸孔之步騾，及研磨前述配線金屬以露 出前述絕緣膜之步驟，及前述半導體基板之洗淨之步驟及 則述凹蝕之步驟，埋入在前述配線溝或接觸孔之前述配線 金屬表面凹蝕之步驟，前述研磨步騾、前述洗淨步騾、及 前述再蚀刻步驟中至少兩種步驟所用的藥液主要成分相 同。 又本發明心半導體裝置之製造方法，其特徵為具有在半 導體基板上堆冑金屬《金屬4匕合物之步冑，及蚀刻前述金 屬或金屬化合物不要部分之步驟，及前述金屬<金屬化合 物堆積足步騾中包含足鍍敷步騾，前述鍍敷步騾使用之鍍 589687 ⑺
敷 液如鍍敷對像成分及鹼或形成錯合體的成 分和前述姓 刻除去之步騾所用的藥液之主要成分相同，在前述藥液中 添加之氧化劑可以用過氧化氫水或臭氧水，在前述藥液中 之主要酸成分以用硫酸或氫氰酸，前述不要部分蝕刻除去 之步驟後之前述藥液中之氧化劑除去之步驟，及前述藥液 中之金屬離子濃度和前述鍍敷液中之金屬離子濃度幾乎
相同之步騾，更可以將前述氧化劑除去之藥液當做鍍敷 液0 又本發明之半導體之製造裝置是以前述半導體裝置之 製造方法，其特徵為除去包含在前述藥液之氧化劑之手 段，將前述藥液中之金屬離子濃度調成和前述鍍敷液中之 金屬離子濃度大致相同之手段，將除去前述氧化劑之藥液 當成鍍敷液使用之手段》 本發明之半導體裝置，其特徵為在半導體基板及埋在前 述半導體基板上之絕緣膜形成之配線溝或接觸孔之金屬 膜，在前述配線溝或接觸孔上形成金屬膜表面做為障壁金 屬，前述金屬膜表面蝕刻如配線溝或接觸孔侧璧附近區域 相同深度。前述金屬膜也可介有之前述障壁金屬埋入在前 述配線溝或接觸孔，形成被覆在前述金屬膜表面上之前述 障壁金屬也可以當成埋入在前述配線溝或接觸孔之構 造，即銅膜等金屬膜表面愈接近侧壁蝕刻量愈多，變成所 -11 - 589687 ⑻ ,· 謂配線肩滑落斷面形狀。 Λ 因此在其上形成之障壁金屬愈接近配線溝侧壁膜愈 厚。像這樣的形狀，實施本發明有更多的優點。例如為形 成接觸配線在障壁金屬上形成接觸孔，及因形成接觸孔蝕 刻區域對合偏差一部分進入層間絕緣膜。在此狀態蝕刻被 覆在下層配線之障壁金屬之層間絕緣層矽氧化膜等之層 間絕緣膜之蝕刻率較銅膜等之金屬膜之蝕刻率為大因此 φ 進行層間絕緣之蝕刻在這部分蝕刻較多。配線肩滑落的情 形是較深部分的徑較平坦部分的徑為大因此這部分之方 位比低，較容易堆積障壁金屬或銅膜層。而且形成接觸孔 不限於埋入障壁金屬。 【發明之實施形態】 以下參照圖面說明發明之實施形態。 本發明適用於半導體裝置之多層配線構造，例如穿孔程 φ 序、單金屬鑲嵌構造、及雙金屬鑲嵌構造。 (1)有關穿孔程序 圖1是形成多層配線之半導體基板之剖面圖。以此程序 “ 形成之穿孔配線（或稱接觸配線）是將上層配線及下層配 線連接之配線。如圖1所示形成埋在下層絕緣膜上之下層 配線。積體電路等之半導體元件是在以矽做成的半導體基 板10上形成矽氧化膜之層間絕緣膜1，在其表面形成配線 -12- (9) (9)589687 溝。在此配線溝之侧爲·泌4 T XT XT r、 」土形成TaN、WN、TiN等導電性氮物障 壁金屬2，銅膜3或以鋼、 J為王要成分<合金膜埋入其中。此 時障壁金屬2僅在配線冑 霉 < 中存在並沒有在層間絕緣膜1 之表面上形成（圖1(a))。也 t」以婿障壁金屬越過層間絕緣 膜之配線溝預先在其表而 衣面形成。然後將銅膜3表面蝕刻使 銅膜較層間絕緣膜1之表面為低（圖i(c))。 如此在配線溝之上部以賤鍍或CVD等方法將障壁金屬 堆積上去，再以CMP法研磨在配線之上部嵌入一層障壁金 屬4。障壁金屬4之材料可以和障壁金屬2相同也可以不同 (圖1(d))。然後將鎢等之障壁金屬鋁膜7及依須要依序 加上導電蝕刻斷阻8(圖2(a))，將此圖樣化後形成穿孔配線 9(圖2(b))。然後在層間絕緣層i之上將穿孔配線9以矽氧 化膜等形成之層間絕緣層11被覆（圖3(a))。以CMp法將此 層間絕緣層11研磨露出穿孔配線9。其次在層間絕緣層i i 上堆積上層之層間絕緣層12 ’然後再埋入上層配線。上層 配線是由障壁金屬13、埋在配線溝裡的銅膜14及被覆在此 銅膜14表面之障壁金屬15所構成（圖3 (b))。此穿孔配線9用 來連接上下層配線使其通電·。本發明適用於在此穿孔程序 中形成障壁金屬4、15。即例如障壁金屬4之形成方法（參 照圖1)將埋在絕緣膜1之銅膜3露出之表面氧化形成銅氧 化膜5(圖1(b))。再用蚀刻法除去銅氧化膜形成不會粗糙 -13- 589687
(ίο) (不會白濁）的表面，在此表面再形成障壁金屬圖1(c))。 (2)有關單金屬鑲嵌 圖4是形成多層配線之半導體基板之剖面圖。在半導體 基板2〇上矽氧化膜等層間絕緣膜21、25、29等依次堆積形 成。在各層間絕緣膜21、25、29形成配線溝、接觸孔等， 在其中分別形成下層配線、接觸配線、上層配線等。因為
在所有的層間絕緣膜上形成配線溝或接觸孔，在其内部及 層間絕緣膜表面上形成障壁金屬，然後在其上堆積銅或以 銅為王成分之合金膜，再用CMp等方法研磨使其表面平 坦，將以障壁金屬包裹的銅膜埋入配線溝或接觸孔。然後 依本發明將銅膜表面氧化再用蝕刻除去銅氧化膜形成不 會粗糙（不會白濁）的表面，然後再在此表面形成障壁金 屬。即本發明適用於半導體裝置之多層構造形成障壁金屬 24 - 28 - 32 〇
埋在層間絕緣膜21之下層配線是埋在形成於配線侧壁 之障壁金屬22、配線溝裡被障壁金屬22包裹的銅膜、及 被覆在銅膜23上之障壁金屬24所構成。和下層配線做電的 接續’在層間絕緣膜25埋入之接觸配線是由埋在形成於配 線側壁之障壁金屬26、配線溝裡被障壁金屬26包裹的鋼膜 27、及被覆在銅膜27上之障壁金屬28所構成。和接觸配線 做電的接續’在層間絕緣膜29埋入之接觸配線是由埋在形 -14- 589687 m 成於配線側壁之障壁今屬、肅始、兹、 土金屬30、配線溝裡被障壁金屬％包裹 的銅膜31、及被覆在銅膜31上之障壁金屬”所構成。 因在下層配線之銅膜23形成障壁金屬24可以抑制銅從 配線上部擴散。又因表面較光滑表面分布不均等影響少， 實質電阻小。又可抑制形成接觸後之電荷集中因此不易發 生電子移動。 C3)有關雙金屬鑲嵌 圖5是形成多層配線之半導體基板之剖面圖。在半導體 基板40上矽乳化膜等之層間絕緣膜41、化等依次堆積形 成。在各層間絕緣膜41、45形成配線溝、接觸孔等，在其 中分別形成下層配緩技總两* ^接觸配線、上層配線等。所有的構 造都和早金屬鑲嵌相同，因為在所有的層間絕緣膜上形成 配線溝或接觸孔，在其内部及層間絕緣膜表面上形成障壁 金屬然後在其上堆積銅或以鋼為主成分之合金膜，再用 CMP寺万法研磨使其表面平坦，將以障壁金屬包裹的鋼膜 埋入配線溝或接觸孔。然後依本發明將銅膜表面氧化再用 蝕刻除去銅氧化膜形成不會粗糙（不會白濁）的表面，然後 再在此表面形成障壁金屬。即本發明適用於半導體裝置之 多層構造形成障壁金屬44、48。 埋在層間絕緣膜41之下層配線是埋在形成於配線側壁 之障土金屬42、配線溝裡被障壁金屬42包裹的銅膜43、及 -15 - 589687
(12) 被覆在銅膜43上之障壁金屬44所構成。和下層配線介隔一 接觸配線做電的接績，在層間絕緣膜45埋入之接觸配線是 由埋在形成於配線侧壁之障壁金屬46、配線溝裡被障壁金 屬46包裹的銅膜47、及被覆在銅膜47上之障壁金屬48所構 成。使用本發明方法可得到和單金屬鑲嵌同樣的效果。 以下說明適用於本發明之半導體裝置形成多層配線構 造以上之實施例。
首先參照圖6至圖8說明第1實施例 本發明之特徵是發現一不會造成表面粗糙之銅膜蝕刻 方法。在銅膜表面形成一含氨錯合之氧化膜’然後用蝕刻 法將其除去。具體而言，不是先蝕刻銅而是先調整 或PH=9〜K)之氨水及過氧化氫水之混合液使銅膜表面形成 比較厚的氧化膜，然後用稀鹽酸等沒有氧化力的酸或稀氨
水等鹼將此氧化膜蝕刻除去之方法。如前所述，通常用氨 ο it 合液⑽）#刻飼時將調至 —依本發明之實驗得知仲在1〇以下表面會形成氧化 膜，超過10銅將被蝕刻等特性。 在此浸泡在調整阳後的SC1 ^分鐘使其表面形成氧化 膜’用稀鹽酸選…刻此氧化膜時销之钱刻量如圖6所 示。圖6之縱轴表示蚀刻量(一，橫轴表示pH。如圖6所示 銅表面浸泡在約18%之過氧化氫㈣成氧㈣， -16- 589687
(13)
刻量約4 nm。然而加入氨水中和pH=7時幾乎沒有氧化，再 加入更多的氨水，當pH超過8時蝕刻量增加，pH=10約11〜12 nm。pH超過10產生深藍色的氨錯離子溶解。圖7(a)是處理 前之銅表面，（b)是在pH= 9.5之氨水及過氧化氫水混合液 氧化1分鐘後用鹽酸蝕刻後之銅表面。圖8(a)是在pH=10. 2 之氨水及過氧化氫水混合液姓刻後之銅表面。對照參考圖 8(b)是鹽酸及過氧化氫水混合液（80°C )蝕刻後銅表面之 SEM像。從圖得知用調整pH後的氨水及過氧化氫水可得到 表面不會粗糙：之姓刻方法。
為了在微影蝕刻時位置可以確實對合期望有30〜50 nm的 蝕刻，同時也期望蝕刻時間儘量縮短。只用過氧化氫水處 理可以得到較厚的氧化膜，蝕刻50 nm須要12〜13分鐘的處 理時間。因此用pH=8〜10，最好是pH=9〜10的溶液處理。尤 其是pH= 10附近的溶液處理50 nm的蚀刻只要4分鐘。 然而不是只有調整pH值就可以，如圖6所示，例如將銅 浸泡在PH調到9〜10. 5之過氧化氫水和KOH之混合液或過氧 化氫水和膽酸之混合液也幾乎不會氧化。這顯示用氨的重 要性。 以下說明第2實施例。 如第1實施例所述銅的蝕刻量最好是在30〜50 nm。然而將 銅浸泡在pH=10之SCI 1分鐘只能得到12 nm的蝕刻。在本實 -17- 589687
(14) 施例將說明再增加姓刻量表面又不會粗糙的方法。一旦浸 · 泡在只有過氧化氫水溶液或pH= 8〜10之.SCI之銅膜表面形 成氧化膜，接著再將此銅膜浸泡在pH=10〜11之SCI。通常 pH=10〜11是蝕刻的條件，因為在表面已預先形成氧化膜故 可以形成更厚的氧化膜。 例如過氧化氫水（35%):氨水（35%):純水=10: 3:100之混合 比混合成pH=10之溶液，將銅膜浸泡在此溶液30秒後接著 | 將組成比改變成1 : 1 :10 (pH= 10.5)，再浸泡1分30秒在銅膜上 形成更厚的氧化膜，然後再用稀鹽酸只將含氨錯合體之氧 化膜姓刻，銅蚀刻量可達50 nm。在此浸泡在第1實施例的 溶液中處理時間合計2分鐘約可得到2倍的蝕刻量，可縮短 處理時間。 以下參照圖9及圖1〇說明第3實施例。 在本實施是以例如圖1埋入之銅配線或圖3至圖5所示下 層配線為對像蝕刻實際的銅配線。浸泡在ρΗ=10之SCI(過氧 氫水.氣水：純水=10: 3 :100) 1分鐘後再用20%鹽酸稀釋50倍 〈稀鹽酸將表面之氧化膜除去，如此反復三次將銅蝕刻約 3 5 4. ο e p * 历的0·25 M m線和空間配線之剖面圖如圖9所示。在 圖9中半導體基板50上形成層間絕緣膜5〖。在層間絕緣膜 上形成障壁金屬52，在其侧壁上堆積配線溝54，銅膜& 里入此配線溝54。對這種構造的銅配線用上述方法形成氧 -18-
589687 化膜再蝕刻處理形成不粗糙的表面，然後在這不粗糙的表 ： 面用濺鍍法或CVD等方法將TaN或WN等堆積第2障壁金 屬，CMP等方法形成障壁金屬55。 如圖9所示蝕刻銅鍈53形成不粗糙的表面，愈靠近配線 溝54蝕刻量愈多，變成所謂配線肩滑落斷面形狀。因此在 其上形成之障壁金屬55愈靠近配線溝54膜的厚度愈大。對 於這種形狀用本發明之實施有很多好處。即圖10是說明這 φ 好處的模式剖面圖。圖10(a)是如圖9所示謂配線肩滑落之 銅配線，如圖10(b)所示將銅配線被覆在障壁金屬，形成 表面到底端部幾乎平坦之銅配線。為形成將上層配線接在 下層配線之接觸孔配線必須在下層配線上堆積層間絕緣 膜上形成接觸孔（穿孔）。如圖所示為形成接觸配線將接觸 孔在銅配線上面形成之障壁金屬上形成，而形成接觸孔之 蝕刻區域因對合偏差有一部分進入層間絕緣膜。在此狀態 φ 蝕刻被覆下層配線之障壁金屬之層間絕緣膜，層間絕緣膜 (矽氧化膜）之蝕刻速率比銅膜之蝕刻速率大則層間絕緣 膜部分蝕刻較多，如圖10(a)、圖10(b)虛線所示開口。 ， 如圖10(a)深的部分a其深度為b。圖10(b)深的部分a’其深 . 度為bf。因材質決定蝕刻速率b’ = b。在圖10(a)中配線肩滑 落，深的部分之直徑較圖10(b)表面平坦時之直徑為大 (a>af)。換言之在圖10(b)深的部分形成一袋狀空間，這地 -19- 589687
(17) 然後④用CMP法只研磨鋼或研磨銅及障壁金屬形成埋入 層間絕緣膜之銅配線。然後⑤將CMp後之晶圓洗淨，若有 必要⑥銅蝕刻晶圓的斜切部及裏面然後洗淨。最後⑦進行 本發明之銅凹姓處理。
本發明（藥液可在鋼表面形成氧化膜研磨時可保護内 部構造，可當成銅CMP之研漿。又通常在CMp後在同一裝 置或移至其他裝置用滾筒海綿或懸掛海綿等物理方法洗 淨，此時若用鹼性藥液，粒子洗淨效果顯著。本發明之藥 液其pH屬鹼性，對除去CMp後之研磨殘留粒子（鋁或矽等） 很有效。 用濺鍍法或CVD等方法將銅堆積在晶圓的斜切部及裏 面。將用濺鍍法或CVD等方法堆積的銅當成底層用鍍敷法 堆積時晶圓的斜切部及裏面堆積的銅被當成電極，然而鍍 敷後就不要斜切部的銅。晶圓的斜切部及裏面是和其他在 半導體製造時因搬運或核對裝置接觸的部分。這種部分若 被銅冷染，因製造裝置之媒介有可能污染其他晶圓。因此 有必要在銅CMP後將沾在晶圓的斜切部及裏面的銅餘刻 洗淨。也可以在CMP之前洗淨。因為有可能在CMp時再度 被銅污染因此在CMP之後洗淨比較適宜。為了同時洗淨斜 切部及裏面，以迴轉葉片裝置轉動晶圓，從裏面噴出鹽酸 和過氧化氫水之混合液、硝酸、熱濃硫酸、磷酸等氧化力 -21 - 589687
藥液 機構 此 限於 以 圖 數依 凹蝕 rpm (3) · 但以 實際 題。 上部 原因 必須 落等 蚨 水會 葉片 圖形 (21) 一點一點加入鍍敷液内。當然濃度監視或氧化劑除去 、藥液濃縮機構不限於以上所提及之物。 種蝕刻後的溶液當成鍍敷液再利用之程序及裝置不 銅，如Au、Ag、Ti等所有可鍍敷的金屬都可適用。 下參照圖12說明第6實施例。 12是說明銅凹蝕時氨處理晶圓配線電阻和晶圓迴轉 存性之特性圖。在此實施例以迴轉式葉片裝置進行銅 步騾，（1) · NH生OH:H2〇2；DIW (30:100:1000)，60秒，1000 ，（2) · NH生OH:H之01DIW (100:100:100)，60秒，1000 rpm， HC1 (30:1000)，5秒，1000 rpm處理可凹触約50 nm的銅。 鹽酸處理後的銅表面氧化加速。銅表面氧化造成配線 有效的銅減少，配線截面積降低配線電阻上升等問 又銅表面和上部障壁金屬之間形成銅氧化膜，裝置上 的穿孔的接觸電阻上升，可能因產生電容造成延遲的 。在程序上上部障壁金屬形成時控制凹蝕處後的時間 迅速在上部堆積障壁金屬或CMP處理時可能發生剥 問題。 而在鹽酸處理後進行氨-水處理，可以抑制氧化。但氨 蝕刻銅，過度處理造成表面粗糙的原因。使用迴轉式 裝置以氨水蝕刻銅知蝕刻特性依迴轉數改變。以下的 是8吋矽晶圓上0 ·35 μ m之銅配線（配線電阻約342 m Ω )
-25- 589687
(22) 在晶圓面内19薄片形成後將銅用3.5%之氨水蝕刻約10分 鐘後其配線電阻（Ω )以晶圓迴轉數為參數作圖。配線的銅 被蝕刻截面積減少電阻上升。3X 104 πιΩ表示銅完全被蝕 刻。此時晶圓面内蝕刻之均一性不良電阻上升分布不均， 均一性好則分布不均小。超過1000 rpm以上分布不均變 小，1475 rpm附近有極小值，在1600 rpm和接近1000 rpm有相
同的分布不均。 又在2000 rpm下也可進行蚀刻，但400 nm的銅完全被姓 刻。因為只希望在表面處理所以這種高速蝕刻條件不是很 適宜。迴轉數超過1600 rpm以上可預知蝕刻速率會上升， 因此處理條件以1600 rpm以下為宜。是以，為抑制氧化之 氨處理，以1000 rpm以上1600 rpm以下為宜。 在此上述凹蝕程序後實際進行氨處理，在清潔室環境下 處理後保存24小時之銅表面相對於用鹽酸最後加工氧化 φ 呈茶褐色，用氨最後加工則具有處理前同樣的金屬光澤》 處理條件為（1) · NH生OH:H2：〇2；DIW (30:100:1000)，60秒，1000 rpm，（2) · NHi〇H:H2_〇2；DrW (100:100:100)，60秒，1000 rpm， : (3) · HC1 (30:1000)，5 秒，1000 rpm，（4) · NH生OH:DIW (30:1000)， 5 秒，1475 rpm 〇 【發明之效果】 本發明用以上方法將以往不容易保持表面平滑之銅蝕 -26- 刻變成可能。用安全且廉價的藥液氧化及短時間内進行钱 刻結果形成被覆在配線構造表面一層安定的障璧金屬。 【圖式之簡單說明】 【圖1(a)〜（d)】說明本發明半導體裝置之製造梦騾半導 體基板之剖面圖。 【圖2(a)〜（b)】說明本發明半導體裝置之製造步騾半導 體基板之剖面圖。 【圖3(a)〜（b)】說明本發明半導體裝置之製造贵騾半導 體基板之剖面圖。 【圖4】形成本發明多層配線半導體基板之剝面圖。 【圖5】形成本發明多層配線半導體基板之别面圖。 【圖6】浸泡在調整pH後的SCM分鐘使其表面形成氧化 膜，用稀鹽酸選擇性蝕刻此氧化膜時表示銅蝕刻量之特性 圖。 【圖7(a)〜（b)】蝕刻前銅表面及以本發明之方法蝕刻後 銅表面之SEM像。 【圖8(a)〜（b)】鹽酸及過氧化氫水混合液和氨水及過氧 化氫水混合液（pH=1〇 2)蝕刻後鋼表面之sem像。 【圖9】說明在本發明之層間絕緣膜上形成配線溝之銅 配線表面形狀之半導體基板之剖面圖。 【圖10(a)〜（b)】說明本發明效果之半導體基板之剖面 -27- 589687
(24) 圖。 - 【圖11】銅配線形成流程圖。 【圖12】以氨處理銅凹蝕時晶圓之配線電阻與迴轉數依 存性之特性圖。 【圖13(a)〜（c)】既有理入配線構造之半導體基板之剖面 圖。 【圖14】以本發明之半導體裝置之製造方法實施半導體 φ 製造裝置之概略圖。 【圖15】說明以本發明之半導體裝置之製造方法實施半 導體製造裝置之循環回收概略圖。 【符號說明】 1、 11、12、21、25、29、41、45、51、101 …層間絕緣膜、 2、 4、6、13、15、22、24、26、28、30、32、42、46、52、
55、102···障壁金屬 3、7、14、23、27、31、43、47、53、103···銅膜、 5…在銅膜表面形成之銅氧化膜、 8…間隔物膜、 9…穿孔配線（接觸配線）、 10、20、40、50、100···半導體基板、 60…室、 61···銅鍍敷槽、 62—CMP室、 63—CMP後洗淨裝置、 64…姓刻槽、 65···處理槽。 -28-

Claims (1)

  1. 589687 第092102879號專利申請案 中文申請專利範圍替換本(93年1月） 拾、申請專利範圍 1 . 一種半~導體裝置之製造方法，其特徵為具有：在半導 體基板上之絕緣膜中形成之配線溝或接觸孔内堆積配 線金屬以充填前述配線溝或接觸孔之步驟；研磨前述 配線金屬以露出前述絕緣膜之步驟；將前述半導體基 板洗淨之步驟；及將埋入在前述配線溝或接觸孔之前 述配線金屬表面凹蝕之步驟，前述研磨步騾、前述洗 淨步驟、及前述凹蝕步驟中至少兩個步驟所用的藥液 的主要成分相同。 2. —種半導體裝置之製造方法，其特徵為具有：在半導 體基板上堆積金屬或金屬化合物之步驟；及蝕刻除去 前述金屬或金屬化合物不要部分之步騾，前述堆積金 屬或金屬化合物之步驟中包含鏟敷步驟，前述鍍敷步 驟使用之鍍敷液，其與鍍敷對象成分形成鹽或錯合體 的成分和前述蝕刻除去步驟所用的藥液之主要成分相 同。 3. 如申請專利範圍第2項之半導體裝置之製造方法，其中 前述藥液中之主要氧化劑為過氧化氫或臭氧。 4·如申請專利範圍第2項或第3項之半導體裝置之製造方 法，其中前述藥液中主要酸成分為硫酸或氫氰酸。 5·如申請專利範圍第2項或第3項之半導體裝置之製造方 589687 申請專利範圍績頁3 v -- ，t^：<：r ^^；：Μι，ίί^'- 法，其中進一步具有氧化劑除去之步驟，其係將不要 部分蝕III除去步騾後之前述藥液中之氧化劑除去；將 前述藥液中之金屬離子濃度設成和前述鍍敷液中之金 屬離子濃度大致相同之步騾；及將除去前述氧化劑之 藥液當做鍍敷液使用之步驟。 6.如申請專利範圍第2項之半導體裝置之製造方法，其中 前述金屬或金屬化合物為銅，前述鐘敷液係包含硫酸 銅水溶液，而前述藥液係包含硫酸。
TW092102879A 2000-01-25 2003-02-12 Manufacturing method of semiconductor device and semiconductor manufacturing device TW589687B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000015653A JP3907151B2 (ja) 2000-01-25 2000-01-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200300988A TW200300988A (en) 2003-06-16
TW589687B true TW589687B (en) 2004-06-01

Family

ID=18542910

Family Applications (3)

Application Number Title Priority Date Filing Date
TW089124469A TW543123B (en) 2000-01-25 2000-11-18 Method of forming copper oxide film, method of etching copper film, and method of fabricating semiconductor device
TW092102879A TW589687B (en) 2000-01-25 2003-02-12 Manufacturing method of semiconductor device and semiconductor manufacturing device
TW092102880A TWI225277B (en) 2000-01-25 2003-02-12 Semiconductor device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW089124469A TW543123B (en) 2000-01-25 2000-11-18 Method of forming copper oxide film, method of etching copper film, and method of fabricating semiconductor device

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW092102880A TWI225277B (en) 2000-01-25 2003-02-12 Semiconductor device

Country Status (4)

Country Link
US (4) US6261953B1 (zh)
JP (1) JP3907151B2 (zh)
KR (1) KR100426554B1 (zh)
TW (3) TW543123B (zh)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3575373B2 (ja) * 1999-04-19 2004-10-13 株式会社村田製作所 外力検知センサの製造方法
JP2000311876A (ja) * 1999-04-27 2000-11-07 Hitachi Ltd 配線基板の製造方法および製造装置
JP2001077118A (ja) * 1999-06-30 2001-03-23 Toshiba Corp 半導体装置およびその製造方法
JP3907151B2 (ja) * 2000-01-25 2007-04-18 株式会社東芝 半導体装置の製造方法
JP4821082B2 (ja) * 2000-03-21 2011-11-24 和光純薬工業株式会社 半導体基板洗浄剤及び洗浄方法
US6426289B1 (en) * 2000-03-24 2002-07-30 Micron Technology, Inc. Method of fabricating a barrier layer associated with a conductor layer in damascene structures
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100351933B1 (ko) * 2000-08-28 2002-09-12 삼성전자 주식회사 반도체소자의 콘택 구조체 형성방법
US6432810B1 (en) * 2000-12-06 2002-08-13 Vanguard International Semiconductor Corporation Method of making dual damascene structure
JP2002289559A (ja) * 2001-02-01 2002-10-04 Texas Instr Inc <Ti> 集積回路の製造方法
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6509266B1 (en) * 2001-04-02 2003-01-21 Air Products And Chemicals, Inc. Halogen addition for improved adhesion of CVD copper to barrier
US7189647B2 (en) * 2001-04-05 2007-03-13 Novellus Systems, Inc. Sequential station tool for wet processing of semiconductor wafers
JP2002313757A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
TW550642B (en) * 2001-06-12 2003-09-01 Toshiba Corp Semiconductor device with multi-layer interconnect and method fabricating the same
KR20040018558A (ko) * 2001-08-13 2004-03-03 가부시키 가이샤 에바라 세이사꾸쇼 반도체장치와 그 제조방법 및 도금액
JP2003068848A (ja) * 2001-08-29 2003-03-07 Fujitsu Ltd 半導体装置及びその製造方法
US6544891B1 (en) * 2001-09-04 2003-04-08 Taiwan Semiconductor Manufacturing Company Method to eliminate post-CMP copper flake defect
JP2003160877A (ja) * 2001-11-28 2003-06-06 Hitachi Ltd 半導体装置の製造方法および製造装置
JP2003188254A (ja) * 2001-12-18 2003-07-04 Hitachi Ltd 半導体装置の製造方法および半導体装置
WO2003098676A1 (en) * 2002-05-17 2003-11-27 Ebara Corporation Substrate processing apparatus and substrate processing method
KR100833451B1 (ko) * 2002-06-25 2008-05-29 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법
US7799200B1 (en) 2002-07-29 2010-09-21 Novellus Systems, Inc. Selective electrochemical accelerator removal
US6791197B1 (en) 2002-08-26 2004-09-14 Integrated Device Technology, Inc. Reducing layer separation and cracking in semiconductor devices
US6934032B1 (en) * 2002-09-30 2005-08-23 Advanced Micro Devices, Inc. Copper oxide monitoring by scatterometry/ellipsometry during nitride or BLOK removal in damascene process
US6670274B1 (en) * 2002-10-01 2003-12-30 Taiwan Semiconductor Manufacturing Company Method of forming a copper damascene structure comprising a recessed copper-oxide-free initial copper structure
DE10257681B4 (de) * 2002-12-10 2008-11-13 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung, die eine Metallnitridschicht enthält, und integrierte Schaltungsanordnung
US20040121583A1 (en) * 2002-12-19 2004-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming capping barrier layer over copper feature
JP4267331B2 (ja) * 2003-01-14 2009-05-27 株式会社荏原製作所 基板の処理方法及びエッチング液
JP2004247337A (ja) * 2003-02-10 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
US7060619B2 (en) * 2003-03-04 2006-06-13 Infineon Technologies Ag Reduction of the shear stress in copper via's in organic interlayer dielectric material
US7247939B2 (en) * 2003-04-01 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Metal filled semiconductor features with improved structural stability
US6995089B2 (en) * 2003-05-08 2006-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method to remove copper without pattern density effect
US20040248405A1 (en) * 2003-06-02 2004-12-09 Akira Fukunaga Method of and apparatus for manufacturing semiconductor device
US6903011B2 (en) * 2003-06-05 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Displacement method to grow cu overburden
US7056648B2 (en) * 2003-09-17 2006-06-06 International Business Machines Corporation Method for isotropic etching of copper
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US8372757B2 (en) * 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
US7972970B2 (en) * 2003-10-20 2011-07-05 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
US8530359B2 (en) 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
FR2861499A1 (fr) * 2003-10-27 2005-04-29 St Microelectronics Sa Procede de traitement des surfaces de cuivre.
JP2005158800A (ja) * 2003-11-20 2005-06-16 Sharp Corp 半導体装置の製造方法及びその製造方法により製造された半導体装置
US7465408B1 (en) * 2003-12-03 2008-12-16 Advanced Micro Devices, Inc. Solutions for controlled, selective etching of copper
JP2005235860A (ja) 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2005340366A (ja) * 2004-05-25 2005-12-08 Toshiba Corp 磁気記憶装置およびその製造方法
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006060166A (ja) * 2004-08-24 2006-03-02 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法
US7166543B2 (en) * 2004-08-30 2007-01-23 Micron Technology, Inc. Methods for forming an enriched metal oxide surface for use in a semiconductor device
US7157795B1 (en) * 2004-09-07 2007-01-02 Advanced Micro Devices, Inc. Composite tantalum nitride/tantalum copper capping layer
JP4963349B2 (ja) * 2005-01-14 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7422983B2 (en) * 2005-02-24 2008-09-09 International Business Machines Corporation Ta-TaN selective removal process for integrated device fabrication
US7598181B2 (en) * 2005-07-19 2009-10-06 Micron Technology, Inc. Process for enhancing solubility and reaction rates in supercritical fluids
US7582561B2 (en) * 2005-09-01 2009-09-01 Micron Technology, Inc. Method of selectively depositing materials on a substrate using a supercritical fluid
US7605082B1 (en) 2005-10-13 2009-10-20 Novellus Systems, Inc. Capping before barrier-removal IC fabrication method
JP5076482B2 (ja) * 2006-01-20 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4810306B2 (ja) * 2006-05-16 2011-11-09 日本電気株式会社 銅ダマシン多層配線の形成方法
US8193087B2 (en) * 2006-05-18 2012-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Process for improving copper line cap formation
KR100799133B1 (ko) * 2006-08-21 2008-01-29 주식회사 하이닉스반도체 반도체소자의 리세스게이트 제조 방법
US20080041813A1 (en) * 2006-08-21 2008-02-21 Atmel Corporation Methods and compositions for wet etching
SG174750A1 (en) * 2006-08-30 2011-10-28 Lam Res Corp Controlled ambient system for interface engineering
JP4714659B2 (ja) * 2006-10-16 2011-06-29 パナソニック株式会社 半導体装置の製造方法
KR100790452B1 (ko) * 2006-12-28 2008-01-03 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
WO2008143851A1 (en) * 2007-05-18 2008-11-27 Tribute Creations, Llc Reactor with differentially distributed catalytic activity
US8801971B2 (en) 2007-12-18 2014-08-12 Hitachi Chemical Company, Ltd. Copper conductor film and manufacturing method thereof, conductive substrate and manufacturing method thereof, copper conductor wiring and manufacturing method thereof, and treatment solution
US8153523B2 (en) * 2008-09-12 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of etching a layer of a semiconductor device using an etchant layer
US9281239B2 (en) * 2008-10-27 2016-03-08 Nxp B.V. Biocompatible electrodes and methods of manufacturing biocompatible electrodes
KR20120080595A (ko) 2009-09-02 2012-07-17 노벨러스 시스템즈, 인코포레이티드 감소된 등방성 에칭제 물질 소비 및 폐기물 발생
CN102543835B (zh) * 2010-12-15 2015-05-13 中国科学院微电子研究所 开口的填充方法
KR101177664B1 (ko) * 2011-05-11 2012-08-27 삼성전기주식회사 인쇄회로기판의 제조방법
CN102956450B (zh) * 2011-08-16 2015-03-11 中芯国际集成电路制造(北京)有限公司 一种制作半导体器件的方法
JP5764445B2 (ja) 2011-09-21 2015-08-19 東京エレクトロン株式会社 半導体装置の製造方法
US8431482B1 (en) * 2012-01-31 2013-04-30 GlobalFoundries, Inc. Integrated circuits and methods for processing integrated circuits with embedded features
US8697565B2 (en) * 2012-03-30 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow via formation by oxidation
JP2013222760A (ja) * 2012-04-13 2013-10-28 Panasonic Liquid Crystal Display Co Ltd 銅配線形成方法、表示装置の製造方法
US8975531B2 (en) * 2013-01-22 2015-03-10 International Business Machines Corporation Composite copper wire interconnect structures and methods of forming
US9070750B2 (en) 2013-03-06 2015-06-30 Novellus Systems, Inc. Methods for reducing metal oxide surfaces to modified metal surfaces using a gaseous reducing environment
US9865501B2 (en) 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
JP6128941B2 (ja) * 2013-05-10 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体製造装置
RU2548547C1 (ru) * 2014-02-11 2015-04-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Чувашский государственный университет имени И.И. Ульянова" Способ очистки металлических поверхностей от медных отложений
US9469912B2 (en) 2014-04-21 2016-10-18 Lam Research Corporation Pretreatment method for photoresist wafer processing
US9472377B2 (en) 2014-10-17 2016-10-18 Lam Research Corporation Method and apparatus for characterizing metal oxide reduction
CN104797085B (zh) * 2015-04-23 2018-01-16 广州杰赛科技股份有限公司 电路板埋铜块盲槽制作方法
US9865538B2 (en) * 2016-03-09 2018-01-09 International Business Machines Corporation Metallic blocking layer for reliable interconnects and contacts
US10109524B2 (en) * 2017-01-24 2018-10-23 Globalfoundries Inc. Recessing of liner and conductor for via formation
US10443146B2 (en) 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating
JP7034645B2 (ja) * 2017-09-22 2022-03-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
CN111788664B (zh) 2018-03-01 2024-04-16 株式会社半导体能源研究所 半导体装置的制造方法
JP7385562B2 (ja) * 2018-05-31 2023-11-22 株式会社カネカ パターン印刷用レジスト組成物及びそれを用いた回路パターンの製造方法
JP7409602B2 (ja) * 2019-05-09 2024-01-09 ナミックス株式会社 複合銅部材
KR102633148B1 (ko) * 2019-05-28 2024-02-06 삼성전자주식회사 관통 비아를 포함하는 반도체 장치 및 이의 제조 방법
JPWO2021005980A1 (zh) 2019-07-05 2021-01-14
US11322402B2 (en) * 2019-08-14 2022-05-03 International Business Machines Corporation Self-aligned top via scheme
US11139201B2 (en) * 2019-11-04 2021-10-05 International Business Machines Corporation Top via with hybrid metallization
WO2022080288A1 (ja) 2020-10-16 2022-04-21 セントラル硝子株式会社 ウェットエッチング方法
CN113061881A (zh) * 2021-03-18 2021-07-02 鑫巨(深圳)半导体科技有限公司 一种电解镀铜的铜处理装置及方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3784669A (en) * 1972-10-03 1974-01-08 Us Interior Recovery of metal values from chrome etching solutions
JPS5817425B2 (ja) 1979-03-12 1983-04-07 三宝伸銅工業株式会社 銅基合金のエツチング方法
US4428773A (en) * 1982-12-30 1984-01-31 Western Electric Company, Inc. Process for treating spent fluids to recover copper and copper oxide
US4452643A (en) * 1983-01-12 1984-06-05 Halliburton Company Method of removing copper and copper oxide from a ferrous metal surface
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US4984855A (en) * 1987-11-10 1991-01-15 Anritsu Corporation Ultra-black film and method of manufacturing the same
JP2518391B2 (ja) 1989-05-22 1996-07-24 日本電気株式会社 半導体装置の銅配線形成方法
US5151168A (en) * 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
JPH04320088A (ja) * 1991-04-18 1992-11-10 Cmk Corp プリント配線板の製造方法
KR960002763B1 (ko) * 1992-12-24 1996-02-26 금성일렉트론주식회사 반도체 세정방법 및 세정용액
US5409567A (en) * 1994-04-28 1995-04-25 Motorola, Inc. Method of etching copper layers
JPH0812327A (ja) * 1994-07-04 1996-01-16 Nippon Chem Ind Co Ltd 酸化第二銅の製造法
JP3237410B2 (ja) * 1994-08-29 2001-12-10 松下電工株式会社 内層用配線板の銅回路の処理方法
US5789320A (en) * 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
EP0859407A3 (en) 1997-02-13 1998-10-07 Texas Instruments Incorporated Method of fabrication of a copper containing structure in a semiconductor device
JP3724110B2 (ja) * 1997-04-24 2005-12-07 三菱電機株式会社 半導体装置の製造方法
WO1999018255A1 (en) * 1997-10-03 1999-04-15 Massachusetts Institute Of Technology Selective substrate metallization
JPH11204523A (ja) 1998-01-07 1999-07-30 Toshiba Corp 半導体装置の製造方法
EP0991795B1 (en) * 1998-04-21 2006-02-22 Applied Materials, Inc. Electro-chemical deposition system and method of electroplating on substrates
US6124204A (en) * 1998-05-21 2000-09-26 United Silicon Incorporated Method of removing copper oxide within via hole
JP3629150B2 (ja) * 1998-08-11 2005-03-16 株式会社東芝 メッキ膜の形成方法及び形成装置
US6297154B1 (en) * 1998-08-28 2001-10-02 Agere System Guardian Corp. Process for semiconductor device fabrication having copper interconnects
US6132587A (en) * 1998-10-19 2000-10-17 Jorne; Jacob Uniform electroplating of wafers
JP3907151B2 (ja) * 2000-01-25 2007-04-18 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3907151B2 (ja) 2007-04-18
US7183203B2 (en) 2007-02-27
TW200300989A (en) 2003-06-16
US6818556B2 (en) 2004-11-16
JP2001210630A (ja) 2001-08-03
KR100426554B1 (ko) 2004-04-08
US20010034125A1 (en) 2001-10-25
US20030001271A1 (en) 2003-01-02
TW543123B (en) 2003-07-21
TW200300988A (en) 2003-06-16
US6475909B2 (en) 2002-11-05
KR20010074557A (ko) 2001-08-04
US20050064700A1 (en) 2005-03-24
TWI225277B (en) 2004-12-11
US6261953B1 (en) 2001-07-17

Similar Documents

Publication Publication Date Title
TW589687B (en) Manufacturing method of semiconductor device and semiconductor manufacturing device
TW469585B (en) Copper interconnect seed layer treatment methods and apparatuses for treating the same
US7338908B1 (en) Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage
TW200536052A (en) Process for removing organic materials during formation of a metal interconnect
US20040121583A1 (en) Method for forming capping barrier layer over copper feature
JP2004225159A (ja) 導電性銅構造の形成方法
TW200525583A (en) Method of manufacturing semiconductor device
JP2010205782A (ja) 半導体装置の製造方法
US9087881B2 (en) Electroless fill of trench in semiconductor structure
US7001641B2 (en) Seed layer treatment
JP4864949B2 (ja) 半導体装置の製造方法及び半導体製造装置
US20060189131A1 (en) Composition and process for element displacement metal passivation
JP2006080559A (ja) 半導体装置の製造方法、半導体製造装置及び半導体装置
JP3715975B2 (ja) 多層配線構造の製造方法
JP2000188292A (ja) 半導体装置および製造方法
TW200402843A (en) Method of manufacturing semiconductor integrated circuit device
TW447043B (en) Method of fabricating semiconductor device
TW424002B (en) A cleaning method after finishing polishing process of Cu interconnection
JP3772059B2 (ja) 半導体装置及び半導体装置の製造方法
GB2307341A (en) Method of forming a tungsten plug of a semiconductor device.
TW461843B (en) Chemical mechanical polish process for copper damascene structure
JP3680063B2 (ja) 半導体装置の製造方法
KR20040107135A (ko) 반도체 소자의 구리배선 형성방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees