JP2005158800A - 半導体装置の製造方法及びその製造方法により製造された半導体装置 - Google Patents
半導体装置の製造方法及びその製造方法により製造された半導体装置 Download PDFInfo
- Publication number
- JP2005158800A JP2005158800A JP2003390944A JP2003390944A JP2005158800A JP 2005158800 A JP2005158800 A JP 2005158800A JP 2003390944 A JP2003390944 A JP 2003390944A JP 2003390944 A JP2003390944 A JP 2003390944A JP 2005158800 A JP2005158800 A JP 2005158800A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- semiconductor device
- manufacturing
- epitaxial layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 酸化工程や熱処理工程を行うことなく、微細パターン形成に適したリフトオフ法を用いて低抵抗金属半導体接触を密着性良く、かつ再現性良く形成することが可能な半導体装置の製造方法及びその製造方法により製造された半導体装置を提供する。
【解決手段】 レジスト膜形成後のフォトリソグラフィ技術等を利用したパターンニングを行った後に、エッチャントによって結晶1の露出部分の表面を微量にエッチング除去する。これにより、結晶1上に残存する有機物薄膜は、結晶表面と共にエッチング除去される。その結果、極めて清浄化された結晶1表面に対して金属膜4を形成することが可能になり、金属膜4の密着性を良好に確保できる。
【選択図】 図1
【解決手段】 レジスト膜形成後のフォトリソグラフィ技術等を利用したパターンニングを行った後に、エッチャントによって結晶1の露出部分の表面を微量にエッチング除去する。これにより、結晶1上に残存する有機物薄膜は、結晶表面と共にエッチング除去される。その結果、極めて清浄化された結晶1表面に対して金属膜4を形成することが可能になり、金属膜4の密着性を良好に確保できる。
【選択図】 図1
Description
本発明は、半導体装置の製造方法及びその製造方法により製造された半導体装置に係る。特に、本発明は、エピタキシャル層上や結晶上に金属配線等の微細パターンを形成する場合に、その金属材料の密着性を良好に確保するための対策に関する。
従来より、半導体集積回路や太陽電池等の電極形成に用いられる金属配線パターン形成方法としては種々のものが知られている。その中でもリフトオフ法が主に使われている。
図2(a)〜(e)は、従来のリフトオフ法を説明するための構造断面図であって、この手法では、半導体結晶上もしくは結晶表面に成長したエピタキシャル層上に金属配線材料の第一層として例えばTiやAuGeが用いられる。
図中の符号aはGe、GaAs、GaP、Si等の半導体結晶で、その上面にレジスト材料bを100〜200nm程度塗布し(図2(b)参照)、レジスト膜形成後に通常のフォトリソグラフィ技術によってレジストパターンを形成する(図2(c)参照)。図中の符号cはフォトリソグラフィ工程によって窓開けされた部分であり、この部分に金属配線パターンdが形成されることになる。つまり、上記レジストパターンが形成された後に、例えば電子ビーム蒸着によって図中の符号eで示すTiやAuGeを第一層とした金属材料が半導体結晶上もしくは結晶表面に成長したエピタキシャル層上の全面に蒸着形成される(図2(d)参照)。また、リフトオフ工程により窓開けされたレジストbの窓開け部分cは通常図2(d)に示すように逆テーパー状に側壁が形成されるため、溶液に浸潤させることによってレジストbが剥離され、図2(e)に示すように、所望の金属パターンdのみが結晶上もしくはエピタキシャル層上に残ることになる。
しかしながら、下記の特許文献1に開示されているように、これらの工程では、通常レジストパターン形成のために現像処理工程を行った後であっても極薄有機物層が残存していることがオージェ電子分光測定から明らかとなっている。
発明者の知見によれば、結晶上もしくは結晶表面に成長したエピタキシャル層上の極薄有機物層の割合が大きい場合には、金属パターンdの密着性が非常に悪くなり、リフトオフによってレジストbを剥離する際に、金属配線となるべき金属パターンdも結晶上もしくはエピタキシャル層上から剥離してしまって所望の金属パターンが形成できなくなる可能性がある。
また、通常の合金化あるいは熱処理を伴う金属半導体接触では熱処理工程を実施するが、金属と、半導体結晶もしくは結晶上に成長したエピタキシャル層との間の極薄有機物層からガスが発生するなどして、密着性に悪影響を及ぼすことがある。また、特許文献1によれば、上記極薄有機物層は熱処理いわゆるシンターリング工程を経た試料であってもなくなることはないとされており、この残存した極薄有機物層によって接触抵抗の増大を招来してしまう。
このように、金属半導体接触界面のリフトオフ工程に伴う極薄有機物膜の存在は、金属半導体接触の接触抵抗を増大し、密着性を劣化させ、さらには素子本来の優れた特性を引き出すことを妨害することになる。
そこで、下記の特許文献2では、フォトリソグラフィ工程によって窓開けされた部分(図2における符号c部分)にオゾンを照射し、極薄有機物層を化学的に除去するとともに、オゾンの酸化力を利用して現像領域の半導体表面を酸化し、その後でオゾンにより形成された酸化膜を極薄有機物層と共にエッチング除去するという方法が提案されている。また特許文献1では、金属膜を形成する前にレジストパターンに対して低温酸化を実施することにより、レジスト現像処理後でも極薄く半導体結晶上に残存する有機物薄膜を除去し、かつ、レジストパターンは劣化させずに良好なリフトオフ特性を得ることができる方法が提案されている。
特許第3407146号公報
特開平5−343346号公報
しかしながら、金属パターンの形成後に酸化工程や熱処理工程を行う従来技術にあっては、これら工程のために作業時間の長時間化を招いてしまい、また、これら作業による新たな不具合(熱処理に伴うガスの発生など)を招いてしまう。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、酸化工程や熱処理工程を行うことなく、微細パターン形成に適したリフトオフ法を用いて低抵抗金属半導体接触を密着性良く、かつ再現性良く形成することが可能な半導体装置の製造方法及びその製造方法により製造された半導体装置を提供することにある。
−発明の概要−
上記の目的を達成するために講じられた本発明の解決手段は、レジスト膜形成後のフォトリソグラフィ技術等を利用したパターンニングを行った後に、エッチャントによってエピタキシャル層もしくは結晶の露出部分の表面を微量にエッチング除去するようにしている。つまり、電極等を形成するための金属膜の成形に先立って、残存している有機物薄膜をエピタキシャル層もしくは結晶の表面と共にエッチング除去することで、その後に成形される金属膜のエピタキシャル層もしくは結晶に対する密着性が良好に得られるようにしている。
上記の目的を達成するために講じられた本発明の解決手段は、レジスト膜形成後のフォトリソグラフィ技術等を利用したパターンニングを行った後に、エッチャントによってエピタキシャル層もしくは結晶の露出部分の表面を微量にエッチング除去するようにしている。つまり、電極等を形成するための金属膜の成形に先立って、残存している有機物薄膜をエピタキシャル層もしくは結晶の表面と共にエッチング除去することで、その後に成形される金属膜のエピタキシャル層もしくは結晶に対する密着性が良好に得られるようにしている。
−解決手段−
具体的に、本発明は、エピタキシャル層上もしくは結晶上にリフトオフ用フォトレジストを成形するレジスト成形工程、上記フォトレジストをパターンニングしてエピタキシャル層もしくは結晶の一部を露出させるパターンニング工程、エッチャントに浸潤することにより、上記エピタキシャル層もしくは結晶の露出部分の表面を微量にエッチング除去するエッチング工程、上記パターンニング工程によって露出したエピタキシャル層もしくは結晶の表面と、上記エッチング工程後に残存したフォトレジスト上とに金属膜を成形する金属膜成形工程、上記パターンニング工程によって露出したエピタキシャル層もしくは結晶の表面にのみ金属膜を残存させるように、上記エッチング工程後に残存したフォトレジストを除去するレジスト除去工程を順に行うようにした半導体装置の製造方法である。
具体的に、本発明は、エピタキシャル層上もしくは結晶上にリフトオフ用フォトレジストを成形するレジスト成形工程、上記フォトレジストをパターンニングしてエピタキシャル層もしくは結晶の一部を露出させるパターンニング工程、エッチャントに浸潤することにより、上記エピタキシャル層もしくは結晶の露出部分の表面を微量にエッチング除去するエッチング工程、上記パターンニング工程によって露出したエピタキシャル層もしくは結晶の表面と、上記エッチング工程後に残存したフォトレジスト上とに金属膜を成形する金属膜成形工程、上記パターンニング工程によって露出したエピタキシャル層もしくは結晶の表面にのみ金属膜を残存させるように、上記エッチング工程後に残存したフォトレジストを除去するレジスト除去工程を順に行うようにした半導体装置の製造方法である。
この特定事項により、先ず、金属膜を形成する前に、エピタキシャル層上もしくは結晶上のパターンニング工程(フォトリソグラフィ工程)によって窓開けされたレジストパターンに対して微量なエッチング処理を行う。これにより、レジスト現像処理後に、極薄く半導体結晶上もしくは結晶上に成長したエピタキシャル層上に残存する有機物薄膜は、結晶もしくはエピタキシャル層の表面と共にエッチング除去される。これにより、極めて清浄化された結晶もしくはエピタキシャル層の表面に対して金属膜を形成することが可能になり、その金属膜の密着性を良好に確保できる。また、エッチングは非常に薄い酸性もしくはアルカリ性の溶液を用い、短時間で終了させることができるため、レジストパターンは劣化せず、良好なリフトオフ特性を得ることが可能である。
また、上記エピタキシャル層もしくは結晶の構成材料として具体的には以下のものが掲げられる。先ず、この構成材料をGaAs系化合物としたものである。また、この構成材料をGaP系化合物としたものである。更に、結晶をGeとしたものである。
一方、上記エッチャントとして使用する溶液として具体的には以下のものが掲げられる。先ず、アンモニアを含んだアルカリ性水溶液を使用するものである。また、硫酸を含んだ酸性水溶液を使用するものである。更に、塩酸を含んだ酸性水溶液を使用するものである。
これらエッチャントの使用形態として実際には、蒸着表面がGaAs系のエピタキシャル層、GaAs系の結晶またはGe結晶である場合はアンモニア系もしくは硫酸系のエッチャントでエッチングを行う。また、GaP系エピタキシャル層やGaP系結晶である場合には塩酸系エッチャントでエッチングを行う。
尚、上述した各解決手段のうち何れか一つに係る半導体装置の製造方法によって製造され、エピタキシャル層もしくは結晶の一部上にのみ金属膜が形成されている半導体装置も本発明の技術的思想の範疇である。
本発明では、電極等を形成するための金属膜の成形に先立って、残存している有機物薄膜をエピタキシャル層もしくは結晶の表面と共にエッチング除去している。このため、リフトオフ工程のレジストパターンで金属を残す部分の、例えば半導体結晶表面が極めて清浄となり、密着性が良好で接触抵抗が低い低抵抗金属半導体接触が、熱処理工程を経ることなく形成することができる。
以下、本発明の実施の形態を図面に基づいて説明する。図1は、本実施形態に係る半導体装置の製造方法としてのリフトオフ工程を示す断面構造図である。
尚、図中の符号1で示す結晶上に符号2のレジストパターンを形成すること(レジスト成形工程、パターンニング工程)は従来と同じであるのでここでの説明は省略する。
レジストパターンを形成した後、蒸着表面がInGaAsエピタキシャル層、GaAsエピタキシャル層、InGaAs結晶、GaAs結晶、またはGe結晶等、アンモニア系もしくは硫酸系エッチャントでエッチングされる材料である場合のエッチャントの配合比としては、NH4OH:H2O2:H2O=1:1:100もしくはH2SO4:H2O2:H2O=1:1:100程度が適用される。
一方、InGaPエピタキシャル層、GaPエピタキシャル層、InGaP結晶、またはGaP結晶等、塩酸系エッチャントでエッチングされる材料である場合のエッチャントの配合比としては、HCL:H2O2:H2O=1:1:100程度が適用される。
このようなエッチャントを使用し、10秒程度、蒸着表面がエッチングにより除去される(エッチング工程)。この工程によって、レジストパターン2を形成する際の現像処理及び後工程でも除去しきれない極薄有機物層もエピタキシャル層もしくは結晶表面とともにエッチング除去することができる。尚、このエッチング除去は、レジストパターン2の窓開け部分(本発明でいう露出部分)3に対して行われる。
このようなエッチング工程が行われるため、紫外線照射やオゾン等による酸化もしくは炭化処理を実施する必要は無く、また、エッチャントは非常に低濃度であって作業も短時間であることから、レジストパターンが変形してリフトオフに悪影響を及ぼすことが無い。更に、結晶、もしくは結晶上に成長したエピタキシャル層をエッチャントによりエッチング処理をすると、エッチングする結晶、もしくは結晶上に成長したエピタキシャル層とエッチャントの組み合わせによってエッチング量は変わるが、おおよそ5nm程度の結晶、もしくは結晶上に成長したエピタキシャル層が極薄有機物層と共に除去される(図1(c)の符号6を付した領域を参照)。このエッチングを実施した直後の蒸着表面は極めて清浄になっているので、このエッチングの工程は次工程の蒸着直前に実施することが望ましい。
このようなエッチング工程を行った後、電子ビーム蒸着によって半導体結晶、もしくは結晶上に成長したエピタキシャル層上全面にわたって金属配線材料5の第一層として、例えばTiやAuGeを約200nm形成する(図1(d)参照:金属膜成形工程)。
その後、試料をアセトン等の溶剤中に浸潤しリフトオフを実施し所望の金属パターン4を残存させる(図1(e)参照:レジスト除去工程)。具体的には、パターンニング工程により形成された窓開け部分3は逆テーパー状に側壁が形成されるため、上記エッチャントに浸潤させることによってレジスト2が剥離され、図1(e)に示すように、所望の金属パターン4のみが結晶1上に残ることになる。
これにより、従来方法と比べて何ら遜色の無いリフトオフを実現することができる。また、この方法により得られた金属配線は密着性も良く、かつ再現性良く形成でき、接触抵抗も低いものであった。更に密着性を向上したい場合は、このあとに従来技術である熱処理工程を実施するが、結晶、もしくは結晶上に成長したエピタキシャル層上の極薄有機物層は存在しないため、ガスが発生するなどして密着性を逆に低下させることがない事も確認した。
−その他の実施例−
本発明はレジストを用いたパターンに限定されるものではなく、ポリイミド等、他の有機物膜に適用することも可能である。また、微細パターン形成を必要とする半導体以外のあらゆるものにも適用できることはいうまでもない。低抵抗金属半導体接触によるコンタクト層形成に限らず正常な金属半導体接触が形成されるから、例えば良好なショットキーバリヤー形成にも適した工程である。
本発明はレジストを用いたパターンに限定されるものではなく、ポリイミド等、他の有機物膜に適用することも可能である。また、微細パターン形成を必要とする半導体以外のあらゆるものにも適用できることはいうまでもない。低抵抗金属半導体接触によるコンタクト層形成に限らず正常な金属半導体接触が形成されるから、例えば良好なショットキーバリヤー形成にも適した工程である。
1 結晶,結晶上に成長したエピタキシャル層
2 レジスト材料(フォトレジスト)
3 パターン材料膜の窓開け部分(露出部分)
4 金属パターン(金属膜)
5 金属配線材料
6 エッチング領域
2 レジスト材料(フォトレジスト)
3 パターン材料膜の窓開け部分(露出部分)
4 金属パターン(金属膜)
5 金属配線材料
6 エッチング領域
Claims (8)
- エピタキシャル層上もしくは結晶上にリフトオフ用フォトレジストを成形するレジスト成形工程と、
上記フォトレジストをパターンニングしてエピタキシャル層もしくは結晶の一部を露出させるパターンニング工程と、
エッチャントに浸潤することにより、上記エピタキシャル層もしくは結晶の露出部分の表面を微量にエッチング除去するエッチング工程と、
上記パターンニング工程によって露出したエピタキシャル層もしくは結晶の表面と、上記エッチング工程後に残存したフォトレジスト上とに金属膜を成形する金属膜成形工程と、
上記パターンニング工程によって露出したエピタキシャル層もしくは結晶の表面にのみ金属膜を残存させるように、上記エッチング工程後に残存したフォトレジストを除去するレジスト除去工程とを順に行うことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
エピタキシャル層もしくは結晶がGaAs系化合物であることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
エピタキシャル層もしくは結晶がGaP系化合物であることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
結晶がGeであることを特徴とする半導体装置の製造方法。 - 請求項1〜4のうち何れか一つに記載の半導体装置の製造方法において、
エッチャントとして、アンモニアを含んだアルカリ性水溶液を使用することを特徴とする半導体装置の製造方法。 - 請求項1〜4のうち何れか一つに記載の半導体装置の製造方法において、
エッチャントとして、硫酸を含んだ酸性水溶液を使用することを特徴とする半導体装置の製造方法。 - 請求項1〜4のうち何れか一つに記載の半導体装置の製造方法において、
エッチャントとして、塩酸を含んだ酸性水溶液を使用することを特徴とする半導体装置の製造方法。 - 請求項1〜7のうち何れか一つに記載の製造方法によって製造され、エピタキシャル層もしくは結晶の一部上にのみ金属膜が形成されていることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003390944A JP2005158800A (ja) | 2003-11-20 | 2003-11-20 | 半導体装置の製造方法及びその製造方法により製造された半導体装置 |
US10/988,698 US20050110109A1 (en) | 2003-11-20 | 2004-11-16 | Semiconductor device manufacturing method and semiconductor device manufactured by such manufacturing method |
AU2004231196A AU2004231196B2 (en) | 2003-11-20 | 2004-11-19 | Semiconductor device manufacturing method and semiconductor device manufactured by such manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003390944A JP2005158800A (ja) | 2003-11-20 | 2003-11-20 | 半導体装置の製造方法及びその製造方法により製造された半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005158800A true JP2005158800A (ja) | 2005-06-16 |
Family
ID=34587461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003390944A Pending JP2005158800A (ja) | 2003-11-20 | 2003-11-20 | 半導体装置の製造方法及びその製造方法により製造された半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20050110109A1 (ja) |
JP (1) | JP2005158800A (ja) |
AU (1) | AU2004231196B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011035282A (ja) * | 2009-08-05 | 2011-02-17 | Mitsubishi Electric Corp | リフトオフ法を用いたパターン形成方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5112699A (en) * | 1990-03-12 | 1992-05-12 | International Business Machines Corporation | Metal-metal epitaxy on substrates and method of making |
US6028348A (en) * | 1993-11-30 | 2000-02-22 | Texas Instruments Incorporated | Low thermal impedance integrated circuit |
JP3450155B2 (ja) * | 1997-06-11 | 2003-09-22 | Necエレクトロニクス株式会社 | 電界効果トランジスタとその製造方法 |
JP3907151B2 (ja) * | 2000-01-25 | 2007-04-18 | 株式会社東芝 | 半導体装置の製造方法 |
US6797994B1 (en) * | 2000-02-14 | 2004-09-28 | Raytheon Company | Double recessed transistor |
EP1583187B1 (en) * | 2000-10-12 | 2007-07-04 | FUJIFILM Corporation | Semiconductor laser device with a current non-injection region near a resonator end face |
JP2002261271A (ja) * | 2001-03-01 | 2002-09-13 | Nec Corp | 半導体装置及びその製造方法 |
US6541346B2 (en) * | 2001-03-20 | 2003-04-01 | Roger J. Malik | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process |
JP2002299603A (ja) * | 2001-03-29 | 2002-10-11 | Nec Corp | 半導体装置 |
-
2003
- 2003-11-20 JP JP2003390944A patent/JP2005158800A/ja active Pending
-
2004
- 2004-11-16 US US10/988,698 patent/US20050110109A1/en not_active Abandoned
- 2004-11-19 AU AU2004231196A patent/AU2004231196B2/en not_active Ceased
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011035282A (ja) * | 2009-08-05 | 2011-02-17 | Mitsubishi Electric Corp | リフトオフ法を用いたパターン形成方法 |
Also Published As
Publication number | Publication date |
---|---|
AU2004231196A1 (en) | 2005-06-09 |
AU2004231196B2 (en) | 2007-04-19 |
US20050110109A1 (en) | 2005-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100834396B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
WO2005117091A1 (en) | Method for fabricating semiconductor devices having a substrate which includes group iii-nitride material | |
JP2007184571A (ja) | 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法 | |
JP5386962B2 (ja) | エッチング方法およびエッチング方法を用いた半導体装置の製造方法 | |
JP4151560B2 (ja) | 半導体装置の製造方法 | |
CN101431019A (zh) | 金属硅化物的制备方法 | |
CN112309846A (zh) | 一种二维材料场效应晶体管的制备方法 | |
JP4821778B2 (ja) | 光電気化学エッチング装置 | |
JP2005158800A (ja) | 半導体装置の製造方法及びその製造方法により製造された半導体装置 | |
CN114334642B (zh) | 膜层的图形化方法及半导体器件的制备方法 | |
JP2000164569A (ja) | 半導体装置の製造方法 | |
JP2017152643A (ja) | 電子装置およびその製造方法 | |
JPS60111474A (ja) | 半導体装置の製造方法 | |
JP3439593B2 (ja) | SiC製ショットキーバリアダイオードの製造方法 | |
TW455942B (en) | Via etch post-clean process | |
KR100503427B1 (ko) | 나노크기의 반도체소자의 전극제조방법 | |
JP2004079582A (ja) | 金属配線のエッチング方法 | |
JP3407146B2 (ja) | 半導体装置の製造方法 | |
JP3627705B2 (ja) | 電極の形成方法 | |
JP3519641B2 (ja) | 金配線を有する半導体装置およびその製造方法 | |
KR970001696B1 (ko) | 폴리머 제거를 위한 반도체 소자 제조 방법 | |
JP2699950B2 (ja) | 化合物半導体装置の製造方法 | |
JP2822956B2 (ja) | 化合物半導体装置の製造方法 | |
JPH0883782A (ja) | 化合物半導体装置の製造方法 | |
KR20030033672A (ko) | 반도체소자의 게이트전극 형성방법 및 이에 따른 게이트전극 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060606 |