KR100600530B1 - 반도체 소자의 세정 방법 - Google Patents

반도체 소자의 세정 방법 Download PDF

Info

Publication number
KR100600530B1
KR100600530B1 KR1020030077783A KR20030077783A KR100600530B1 KR 100600530 B1 KR100600530 B1 KR 100600530B1 KR 1020030077783 A KR1020030077783 A KR 1020030077783A KR 20030077783 A KR20030077783 A KR 20030077783A KR 100600530 B1 KR100600530 B1 KR 100600530B1
Authority
KR
South Korea
Prior art keywords
cleaning
semiconductor device
ultrapure water
metal wiring
mol
Prior art date
Application number
KR1020030077783A
Other languages
English (en)
Other versions
KR20050042713A (ko
Inventor
심준범
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030077783A priority Critical patent/KR100600530B1/ko
Publication of KR20050042713A publication Critical patent/KR20050042713A/ko
Application granted granted Critical
Publication of KR100600530B1 publication Critical patent/KR100600530B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers

Abstract

본 발명은 듀얼 다마신 공정에서 하부 금속 배선과 상부 금속 배선을 연결하기 위해 하층의 캡핑 물질을 에칭할 때, 하부의 금속 배선의 표면이 스퍼터되어 발생되는 금속 이온의 제거를 위해 염산을 포함하는 세정액, 불산을 포함하는 세정액 및 암모니아를 포함하는 세정액으로 순차적으로 세정함으로서 금속 오염에 의한 디바이스의 오작동을 방지할 뿐만 아니라, 세정시간을 단축할 수 있는 장점이 있다.
듀얼 다마신, 금속 배선, 매엽식 세정방법

Description

반도체 소자의 세정 방법{Method for fabricating and cleaning of semiconductor device}
도 1a 내지 도 1b는 종래기술에 의한 일괄식 세정장치.
도 2a 내지 도 2b는 종래기술에 의한 매엽식 세정장치.
도 3a 내지 도 3e는 본 발명에 의한 반도체 소자의 세정 방법.
본 발명은 반도체 소자의 세정 방법에 관한 것으로, 보다 자세하게는 소정의 소자가 형성된 기판상에 다마신 구조를 갖는 하부 금속 배선상에 캡핑층 및 층간절연막을 형성하고, 상기 캡핑층을 식각 정지층으로 사용하여 층간절연막을 다마신 구조로 식각한 후, 노출된 캡핑층을 건식 식각함으로써 발생하는 금속 이온을 염산을 포함하는 제1세정액, 불산을 포함하는 제2세정액 및 암모니아를 포함하는 제3세정액을 이용하여 세정하는 것에 관한 것이다.
일반적으로 반도체 제조공정에서는 절연막 및 금속물질의 증착(Deposition), 식각(Etching), 감광제(Photoresist)의 도포(Coating), 현상(Develop), 애셔(Asher) 제거 등이 수회 반복되어 미세한 패터닝(Patterning)의 배열을 만들어 나가게 되는데, 이러한 공정의 진행에 따라 웨이퍼 내에는 식각이나 애셔의 제거공정으로 완전제거가 되지 않은 이물질이 남게 된다. 이러한 이물질의 제거를 위한 공정으로는 순수(Deionized Water) 또는 약액(Chemical)을 이용한 세정공정(Wet Cleaning)이 있다.
대한민국 등록특허 제1998-015251호는 제1세정액(염산, 황산, 및 질산 중 1종 이상 또는 염산, 과산화수소, 황산 및 질산 중 2종 이상)과 제2세정액(염산, 불산 및 질산 중 1종 이상 또는 염산, 과산화수소, 불산 및 질산 중 2종 이상)을 이용하여 금속 불순물을 제거하는 세정 방법을 소개하였다. Zhang 등의 미합중국 등록특허 제6,479,443호는 0.09 내지 0.11wt%의 구연산, 0.4 내지 0.6wt%의 수산화암모니아 및 0.09 내지 0.11wt%의 염산를 초순수에 혼합한 세정액을 이용하여 금속 배선을 평탄화한 후 세정하는 세정액 및 세정방법을 소개하고 있으나 단순히 세정용액을 이용하여 이물질을 제거하는 방식을 소개하고 있어, 본원에서 처럼 금속 이온을 제거하는 구체적인 기술은 소개되지 않았다.
한편, 웨이퍼(Wafer) 세정장치는 크게 일괄식 세정장치(Batch Processor)와 매엽식 세정장치(Single Processor)로 구분되며, 일괄식 세정장치는 도 1a 및 도 1b에서 보는 바와 같이 한번에 25매 또는 50매를 처리할 수 있는 크기의 약액조(Chemical Bath)(11), 린스조(Rinse Bath)(12), 건조조(Dry Bath)(13) 등을 직렬로 배열하여 각각의 조(Bath)에서 일정 시간 동안 머물면서 이물질이 제거되도 록 하고 있으며, 웨이퍼(14)의 상부 및 하부가 동시에 세정되고 동시에 대용량을 처리할 수 있는 이점이 있다.
이와 같은 종래의 일괄식 세정장치는 25매 또는 50매를 동시에 수용할 수 있는 크기의 다수의 조(Bath)로 구성되어 있어 장치의 크기가 매우 크며, 웨이퍼의 대구경화가 진행될수록 조의 크기가 커져 장치의 크기 및 약액의 사용량이 많아질 뿐만 아니라, 동시에 약액조 내에서 세정이 진행중인 웨이퍼에서는 인접한 웨이퍼로부터 떨어져 나온 이물질이 재부착되는 문제가 있다.
그리고, 매엽식 세정장치는 도 2a 및 도 2b에서 보는 바와 같이, 한 장의 웨이퍼(14)를 처리할 수 있는 작은 크기의 챔버(Chamber)(15)를 이용한다. 웨이퍼를 웨이퍼 척(Chuck)(18)으로 고정시킨 후 모터(Motor)에 의해 웨이퍼를 회전시키면서, 웨이퍼 상부에서 노즐(Nozzle)(17)을 통해 약액 또는 순수를 흘려주어 웨이퍼의 회전력에 의해 약액 또는 순수 등이 웨이퍼 상부로 퍼지게 하여 이물이 제거되도록 하고 있으며, 별도의 웨이퍼 방향 반전장치(16)가 있어 웨이퍼의 상부 또는 하부를 선택적으로 세정할 수 있고, 이는 일괄식 세정장치에 비해 장치의 크기가 작고 균질의 세정효과를 갖는 것이 장점이다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 다마신 구조의 금속 배선을 형성하기 위해 캡핑층을 식각할 때 하부 금속 배선의 표면이 스퍼터되어 생성되는 금속 이온을 염산을 포함하는 제1세정액, 불산을 포함하는 제2세정액 및 암모니아를 포함하는 제3세정액을 이용하여 매엽식 세정방법으로 제거함으로써, 금속 오염에 의한 디바이스의 오작동을 방지할 뿐만 아니라, 세정시간이 단축되도록 하는 반도체 소자의 세정 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 금속 배선이 형성된 반도체 기판 상에 캡핑층, 층간절연막을 순차 적층한 후 상기 층간 절연막을 선택적 식각하여 다마신 구조를 형성하며 드러난 상기 캡핑층을 식각하는 단계; 상기 다마신 패턴이 형성된 반도체 기판을 염산을 포함하는 제1세정액으로 세정하는 단계; 상기 반도체 기판을 불산을 포함하는 제2세정액으로 세정하는 단계; 및 상기 반도체 기판을 암모니아를 포함하는 제3세정액으로 세정하는 단계를 포함하여 이루어진 반도체 소자의 세정 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 3a 내지 도 3e는 본 발명에 의한 반도체 소자의 세정 공정의 단면도이다.
먼저, 도 3a는 소정의 소자가 형성된 기판(도시 안함)상에 다마신 공정으로 하부 금속 배선을 형성하는 단계에 관한 것이다. 도에서 보는 바와 같이 제1층간 절연막(31)이 형성되고, 다마신 공정으로 상기 제1층간 절연막을 식각한 후, 전기 도금법(Electric Plating)으로 금속 배선을 형성한 후 CMP(Chemical Mechanical Polishing, 이하 CMP)공정으로 평탄화하여 하부 금속배선(32)을 형성한다.
다음, 도 3b는 상기 형성된 하부 금속 배선상에 캡핑층 및 층간절연막을 형성하는 단계에 관한 것이다. 도에서 보는 바와 같이 상기 하부 금속 배선상에 캡핑층(33)을 형성한 뒤 하부 금속 배선과 이후 증착되어질 상부 금속 배선과의 절연을 위해 제2층간 절연막(34)을 형성한다. 이 때 상기 캡핑층은 300 내지 600Å의 두께로 실리콘 질화막으로 형성되는데, 이는 금속 배선의 금속 이온이 절연막으로 확산하는 것을 방지하는 것(금속 이온이 절연막으로 확산하게 되면 금속 배선 내부에 보이드(Void)가 발생하여 저항을 높이거나 절연막에서 다른 이온이 침투하여 금속 배선을 부식 시키는 등의 문제를 일으켜서 소자의 작동 능력을 저하시킨다)과 이후 공정인 다마신 공정에서 제2층간 절연막을 식각할 때, 식각 정지층으로 사용되기도 한다.
다음, 도 3c는 캡핑층을 식각 정지층으로 사용하여 층간절연막을 다마신 구조로 식각하는 단계이다. 도에서 보는 바와 같이 캡핑층을 식각 정지층으로 이용하여 제2층간 절연막을 식각하여 상부 다마신 구조(35)를 형성한다.
다음, 도 3d는 상부 다마신 구조로 인해 노출된 캡핑층을 건식 식각하는 단계이다. 도에서 보는 바와 같이 다마신 구조로 인해 노출된 캡핑층을 건식 식각으로 식각하여 하부 금속 배선의 표면을 노출시킨다. 이 때 건식 식각에 의해 캡핑층이 식각되면서 노출되는 하부 금속 배선의 표면에서 스퍼터 현상에 의해 금속 이온이 발생할 뿐만 아니라, 질화막 폴리머가 발생하여 기판의 표면을 오염시키는 파티 클(36)이 된다. 상기 파티클이 완전히 제거되지 못하고 계속 존재하게 되면 상부 금속 배선과 하부 금속 배선의 콘택 계면에 잔존하게 되어 디바이스의 동작에 악영향을 미치게 된다.
다음, 도 3e는 건식 식각에서 발생된 금속 이온 및 질화막 폴리머를 염산, 과산화수소 및 초순수가 소정의 비율로 혼합된 용액 등과 같이 염산을 포함하는 제1세정액, 불산과 초순수가 소정의 비율로 혼합된 용액 등과 같이 불산을 포함하는 제2세정액 및 암모니아수와 초순수가 소정의 비율로 혼합된 용액 등과 같이 암모니아를 포함하는 제3세정액을 이용하여 세정(37)하는 단계이다.
매엽식 세정 장비를 이용하여 먼저 염산을 포함하는 제1세정액, 일실시예로 염산이 0.5 내지 10mol%, 과산화수소가 10 내지 30mol%, 초순수가 60 내지 89.5mol%가 혼합된 용액으로 30초 내지 2분 동안 상온 내지 60℃의 온도에서 기판에 잔류하고 있는 금속 이온을 염산의 클로라이드(Cl-)와 반응하여 염(MCl)을 형성하여 초순수와 함께 기판에서 금속 오염물을 제거한다. 상기에서 설명한 반응은 아래의 반응식 1과 같다. 상기 혼합액을 이용한 세정을 한 뒤 바로 불산을 포함하는 제2세정액, 일 실시예로 불산과 초순수의 부피비가 1:100 내지 1:600인 DHF(Dilute Hydrofluoric Acid, 이하 DHF) 용액을 이용하여 10 내지 70초 동안 상온 내지 60℃의 온도에서 세정한다.
2M+ ＋ 2HCl + 2e → 2MCl ＋ H2↑
또한, 실리콘 질화막을 건식 식각하면서 발생한 질화막 폴리머를 불산과 초순수가 혼합된 용액을 이용하여 제거한 후 마지막으로 암모니아를 포함하는 제3세정액, 일 실시예로 암모니아수가 1 내지 15mol%, 초순수가 85 내지 99mol%의 혼합액을 이용하여 10 내지 60초 동안 상온 내지 70℃의 온도에서 세정하여 이물질을 제거함으로써 다마신 공정에 의해 발생된 금속 불순물과 폴리머를 제거하는 세정을 완성하게 된다. 상기와 같은 세정 공정은 매엽식 세정 장치를 이용하여 세정한다.
상기와 같은 공정이 완료된 후 금속을 상부 다마신 구조에 채운 후, CMP를 이용하여 평탄화하여 상부 금속 배선을 완성하게 된다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 세정 방법은 상부 금속 배선과 하부 금속 배선을 연결하기 위해 캡핑층을 식각할 때 발생하는 금속 이온을 염산을 포함하는 제1세정액, 불산을 포함하는 제2세정액 및 암모니아를 포함하는 제3세정액을 이용하여 세정함으로써 금속 오염에 의한 디바이스의 오작동을 방지할 뿐만 아니라, 세정시간을 단축할 수 있는 효과가 있다.

Claims (11)

  1. 금속 배선이 형성된 반도체 기판 상에 캡핑층, 층간절연막을 순차 적층한 후 상기 층간 절연막을 선택적 식각하여 다마신 구조를 형성하며 드러난 상기 캡핑층을 식각하는 단계;
    상기 다마신 패턴이 형성된 반도체 기판을 염산, 과산화수소 및 초순수의 혼합물인 제1세정액으로 세정하는 단계;
    상기 반도체 기판을 불산과 초순수의 혼합물인 제2세정액으로 세정하는 단계; 및
    상기 반도체 기판을 암모니아와 초순수의 혼합물인 제3세정액으로 세정하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 세정 방법.
  2. 제 1 항에 있어서,
    상기 캡핑층은 질화막인 것을 특징으로 하는 반도체 소자의 세정 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 염산은 0.5 내지 10mol%, 상기 과산화수소는 10 내지 30mol%, 상기 초순수는 60 내지 89.5mol%의 비율로 혼합된 것을 특징으로 하는 반도체 소자의 세정 방법.
  5. 제 4 항에 있어서,
    상기 제1세정액으로 세정하는 단계는 상온 내지 60℃의 온도에서 30초 내지 2분 동안 진행하는 것을 특징으로 하는 반도체 소자의 세정 방법.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 불산과 초순수의 부피비는 1:100 내지 1:600인 것을 특징으로 하는 반도체 소자의 세정 방법.
  8. 제 7 항에 있어서,
    상기 제2세정액으로 세정하는 단계는 상온 내지 60℃의 온도에서 10초 내지 70초 동안 진행하는 것을 특징으로 하는 반도체 소자의 세정 방법.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 암모니아는 1 내지 15mol%, 상기 초순수는 85 내지 99mol%의 비율로 혼합된 것을 특징으로 하는 반도체 소자의 세정 방법.
  11. 제 10 항에 있어서,
    상기 제3세정액으로 세정하는 단계는 상온 내지 70℃의 온도에서 10 내지 60초 동안 진행하는 것을 특징으로 하는 반도체 소자의 세정 방법.
KR1020030077783A 2003-11-04 2003-11-04 반도체 소자의 세정 방법 KR100600530B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030077783A KR100600530B1 (ko) 2003-11-04 2003-11-04 반도체 소자의 세정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030077783A KR100600530B1 (ko) 2003-11-04 2003-11-04 반도체 소자의 세정 방법

Publications (2)

Publication Number Publication Date
KR20050042713A KR20050042713A (ko) 2005-05-10
KR100600530B1 true KR100600530B1 (ko) 2006-07-13

Family

ID=37243644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030077783A KR100600530B1 (ko) 2003-11-04 2003-11-04 반도체 소자의 세정 방법

Country Status (1)

Country Link
KR (1) KR100600530B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571398B1 (ko) * 2004-09-17 2006-04-14 동부아남반도체 주식회사 반도체 소자의 배선 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010084A (ko) * 2000-07-27 2002-02-02 가네꼬 히사시 시스템-온-칩의 제조 방법 및 반도체 장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010084A (ko) * 2000-07-27 2002-02-02 가네꼬 히사시 시스템-온-칩의 제조 방법 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR20050042713A (ko) 2005-05-10

Similar Documents

Publication Publication Date Title
EP1107301B1 (en) Methods for cleaning substrate surfaces after etch operations
JP3907151B2 (ja) 半導体装置の製造方法
US5478436A (en) Selective cleaning process for fabricating a semiconductor device
US20030062068A1 (en) Method of and system for cleaning a semiconductor wafer simultaneously using electrolytically ionized water and diluted hydrofluoric acid
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
CN101452879A (zh) 开口蚀刻后的清洗方法
KR100445790B1 (ko) 반도체장치 제조방법
US20100099258A1 (en) Semiconductor device cleaning method and semiconductor device manufacturing method using the same
US7629265B2 (en) Cleaning method for use in semiconductor device fabrication
US7128821B2 (en) Electropolishing method for removing particles from wafer surface
US10062560B1 (en) Method of cleaning semiconductor device
KR100729972B1 (ko) 화학적 기계적 연마 후 반도체 웨이퍼를 세정 및 처리하기 위한 방법
KR100600530B1 (ko) 반도체 소자의 세정 방법
JP4963815B2 (ja) 洗浄方法および半導体装置の製造方法
JP4444420B2 (ja) 導電性構造および半導体装置を形成するためのプロセス
US20040266185A1 (en) Method for reducing integrated circuit defects
US20030221705A1 (en) Method of cleaning semiconductor substrate
JP2000188292A (ja) 半導体装置および製造方法
KR100707589B1 (ko) 구리 배선 형성 후의 세정방법
TWI479549B (zh) 去除蝕刻殘留物之方法
US7879533B2 (en) Etching residue removal method and semiconductor device fabrication method using this method
US7482282B2 (en) Use of dilute hydrochloric acid in advanced interconnect contact clean in nickel semiconductor technologies
US20050247675A1 (en) Treatment of dies prior to nickel silicide formation
KR100190102B1 (ko) 세정 용액 및 이를 이용한 세정방법
CN112309957B (zh) 一种金属互连层的形成方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee