CN111128724A - 一种改善缺陷剥落的方法 - Google Patents
一种改善缺陷剥落的方法 Download PDFInfo
- Publication number
- CN111128724A CN111128724A CN201911407840.9A CN201911407840A CN111128724A CN 111128724 A CN111128724 A CN 111128724A CN 201911407840 A CN201911407840 A CN 201911407840A CN 111128724 A CN111128724 A CN 111128724A
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- defect
- depositing
- peeling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000000151 deposition Methods 0.000 claims abstract description 19
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 238000004140 cleaning Methods 0.000 claims abstract description 11
- 238000005137 deposition process Methods 0.000 claims abstract description 10
- 230000035939 shock Effects 0.000 claims abstract description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 239000008367 deionised water Substances 0.000 claims description 4
- 229910021641 deionized water Inorganic materials 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000004901 spalling Methods 0.000 claims description 3
- 238000004299 exfoliation Methods 0.000 claims 7
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 13
- 238000009826 distribution Methods 0.000 description 11
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种改善缺陷剥落的方法，提供具有SiCOH层的晶圆；在SiCOH层上沉积NDC层；在NDC层上沉积BD层；在BD层上沉积TEOS层；对晶圆进行快速升温，利用快速升温的热冲击使晶圆提前将缺陷剥落；对晶圆进行清洗以去除剥落的缺陷。本发明通过后段薄膜沉积工艺中在TEOS层沉积之后，利用快速升温的方法产生热冲击，提前将缺陷源释放出来，避免后薄膜沉积工艺中产生缺陷剥落，提高了产品良率，节约了生产成本。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及改善缺陷剥落的方法。
背景技术
半导体制造工艺中，以55nm逻辑(Logic)后段第一沟槽(Trench First)工艺为列,为满足沟槽(Trench)和通孔(Via)刻蚀时能足够阻挡铜(CU)层之间的绝缘，通常离子注入流程(IMD Loop)的介质层数会多达5层。对于多层薄膜(Film)叠加，在晶圆斜面(WaferBevel)的均匀性(uniformity)已经超出CVD机台可控范围无法精确控制，且斜面薄膜(BevelFilm)叠加不均极易导致应力分布异常引起缺陷剥落(Peeling Defect)进而杀伤良率。如图1所示，图1显示为现有技术中晶圆上的斜膜叠层01和剥落缺陷02的示意图；图2为图1中剥落缺陷的电子显微镜图。
业界对于斜膜叠层(Bevel Film stack)改善方式有以下方法：调整薄膜沉积结构(Film depstructure)，此方法可调工艺窗口较小，工艺流程(Process)改动较大且验证周期较长，短时间内无法见效。增加斜面刻蚀(Bevel Etch)工艺去除斜面(Bevel)异常薄膜(Film)，此方法增加工艺步骤同时需购买斜面刻蚀(Bevel Etch)新设备增加成本。
因此急需要找到一种方法，既能不改变原有工艺步骤和现有机台配置又能在后续工艺流程中减少薄膜剥落(Film peeling)发生率，从而降低缺陷剥落(Peeling Defect)对良率的杀伤。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善缺陷剥落的方法，用于解决现有技术中斜面薄膜叠加不均极易导致应力分布异常引起缺陷剥落进而降低良率的问题。
为实现上述目的及其他相关目的，本发明提供一种改善缺陷剥落的方法，该方法至少包括以下步骤：
步骤一、提供具有SiCOH层的晶圆；
步骤二、在所述SiCOH层上沉积NDC层；
步骤三、在所述NDC层上沉积BD层；
步骤四、在所述BD层上沉积TEOS层；
步骤五、对所述晶圆进行快速升温，利用快速升温的热冲击使晶圆提前将缺陷剥落；
步骤六、对所述晶圆进行清洗以去除剥落的缺陷。
优选地，步骤三中的所述BD层为材料为SiCOH。
优选地，步骤五中对所述晶圆进行快速升温的温度升至300℃。
优选地，步骤五中对所述晶圆进行快速升温的时间为10s。
优选地，步骤六中对所述晶圆进行清洗的方法通过去离子水进行清洗。
优选地，该方法还包括步骤七、在所述TEOS层上沉积TiN层。
优选地，该方法还包括步骤八、在所述TiN层上沉积氧化层。
优选地，该方法用于55nm及以下产品后段的薄膜沉积工艺。
如上所述，本发明的改善缺陷剥落的方法，具有以下有益效果：本发明通过后段薄膜沉积工艺中在TEOS层沉积之后，利用快速升温的方法产生热冲击，提前将缺陷源释放出来，避免后薄膜沉积工艺中产生缺陷剥落，提高了产品良率，节约了生产成本。
附图说明
图1显示为现有技术中晶圆上的斜膜叠层和剥落缺陷示意图；
图2显示为图1中剥落缺陷的电子显微镜图；
图3显示为本发明55nm逻辑产品后段的介质层结构示意图；
图4显示为本发明的改善缺陷剥落的方法的流程示意图；
图5显示为本发明中晶圆快速升温前的缺陷分布图；
图6显示为本发明中晶圆快速升温后的缺陷分布图；
图7显示为本发明中晶圆清洗后的缺陷分布图；
图8显示为本发明中晶圆沉积TiN层后的缺陷分布图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种改善缺陷剥落的方法，如图4所示，图4显示为本发明的改善缺陷剥落的方法的流程示意图。该方法在本实施例中包括以下步骤：
步骤一、提供具有SiCOH层的晶圆；同时参阅图3，图3显示为图3显示为本发明55逻辑产品后段的介质层结构示意图，所述SiCOH层03为低介电常数的介质层薄膜，用于制作后段金属层的介质层中的一层。该SiCOH层03通常采用化学气相沉积法形成。
步骤二、在所述SiCOH层上沉积NDC层04；所述NDC层04为含碳氮化硅薄膜，成分为SiCN,参阅图3，图3显示为图3显示为本发明55nm逻辑产品后段的介质层结构示意图。所述NDC层04用于后段工艺中制作通孔并填充金属。
步骤三、在所述NDC层上沉积BD层。参阅图4，图4显示为本发明的改善缺陷剥落的方法的流程示意图。该步骤中形成的结构如图3所示，该步骤三在所述NDC层04上沉积一层BD层05，本发明进一步地，步骤三中的所述BD层05的材料为SiCOH。所述BD层05为黑金刚石。所述BD层05用于后段工艺中制作通孔并填充金属。
步骤四、在所述BD层上沉积TEOS层；图3中，在所述BD层05上沉积形成TEOS层06，该TEOS层06为正硅酸乙酯，所述TEOS层06为一层氧化物。在进行后续沉积介质薄膜工艺之前，晶圆的缺陷分布图如图5所示，图5显示为晶圆快速升温前的缺陷分布图。由图5可以看出，该步骤后晶圆上呈现的剥落缺陷数量不是很多，因此并没有析出大量缺陷，需要进行后续步骤将缺陷释放。
步骤五、对所述晶圆进行快速升温，利用快速升温的热冲击使晶圆提前将缺陷剥落；参阅图4，图4显示为本发明的改善缺陷剥落的方法的流程示意图。该步骤中对晶圆进行快速升温作用于晶圆上的所述介质叠层(SiCOH层、NDC层、BD层、TEOS层)在快速升温(Degas)过程中，由于热冲击作用，使得所述介质叠层在升温的过程中释放了大量的缺陷源(PeelingSource)，如图6所示，图6显示为本发明中晶圆快速升温后的缺陷分布图。由图6可知，在快速升温(Degas)的过程中，所述介质叠层剥落大量的缺陷，提前将缺陷析出，而不至于在后续工艺中产生大量缺陷影响后续工艺，从而降低良率。
本发明进一步地，步骤五中对所述晶圆进行快速升温的温度升至300℃。并且再进一步地，本发明在步骤五的快速升温过程中，对所述晶圆进行快速升温的时间为10s。也就是说，本实施例在进行步骤五的快速升温的步骤中，在10s的短时间内将温度升至300℃，对晶圆产生热冲击，热冲击作用于所述介质叠层(SiCOH层、NDC层、BD层、TEOS层)，因此产生大量的缺陷剥落。在其他实施例中，也可以是在其他短时间内将晶圆进行快速升温，所达到的温度可以是除了本实施例中的300℃外的其他温度，只要可以达到本发明将所述介质叠层的缺陷大量剥落即可。
该步骤五在对晶圆快速升温后，产生的大量缺陷由于粘附在晶圆上，不利于进行后续薄膜沉积的工艺，因此该步骤在进行完快速升温后，采用对晶圆清洗的方法将产生的大量缺陷去除。
步骤六、对所述晶圆进行清洗以去除剥落的缺陷。本发明进一步地，步骤六中对所述晶圆进行清洗的方法通过去离子水(DIW)进行清洗(Scrubber)，用来将剥落的缺陷去除，以免污染后续工艺。参阅图7，图7显示为本发明中晶圆清洗后的缺陷分布图。由图7可知，清洗后的晶圆上，缺陷的数量明显减少。
本发明进一步地，如图4所示，图4显示为本发明的改善缺陷剥落的方法的流程示意图。该方法还包括步骤七、在所述TEOS层06上沉积TiN层07。参阅图3，图3显示为本发明55nm逻辑产品后段的介质层结构示意图。所述TiN层07作为刻蚀工艺的硬掩膜层。同时参阅图8，图8显示为本发明中晶圆沉积TiN层后的缺陷分布图。由图8可知，沉积所述TEOS层06后晶圆上产生的缺陷数量下降，因此，采用本发明的改善缺陷剥落的方法在不增加机台配置的情况下，不改变原有的工艺步骤即可成功将剥落的缺陷释放，提高了产品的良率，节约了成本。
本发明进一步地，该方法用于55nm及以下产品后段的薄膜沉积工艺中，该方法使用在55nm及以下技术节点的产品中，并不限制产品的具体类型。
综上所述，本发明通过后段薄膜沉积工艺中在TEOS层沉积之后，利用快速升温的方法产生热冲击，提前将缺陷源释放出来，避免后薄膜沉积工艺中产生缺陷剥落，提高了产品良率，节约了生产成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种改善缺陷剥落的方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供具有SiCOH层的晶圆；
步骤二、在所述SiCOH层上沉积NDC层；
步骤三、在所述NDC层上沉积BD层；
步骤四、在所述BD层上沉积TEOS层；
步骤五、对所述晶圆进行快速升温，利用快速升温的热冲击使晶圆提前将缺陷剥落；
步骤六、对所述晶圆进行清洗以去除剥落的缺陷。
2.根据权利要求1所述的改善缺陷剥落的方法，其特征在于：步骤三中的所述BD层的材料为SiCOH。
3.根据权利要求1所述的改善缺陷剥落的方法，其特征在于：步骤五中对所述晶圆进行快速升温的温度升至300℃。
4.根据权利要求1所述的改善缺陷剥落的方法，其特征在于：步骤五中对所述晶圆进行快速升温的时间为10s。
5.根据权利要求1所述的改善缺陷剥落的方法，其特征在于：步骤六中对所述晶圆进行清洗的方法通过去离子水进行清洗。
6.根据权利要求1所述的改善缺陷剥落的方法，其特征在于：该方法还包括步骤七、在所述TEOS层上沉积TiN层。
7.根据权利要求6所述的改善缺陷剥落的方法，其特征在于：该方法还包括步骤八、在所述TiN层上沉积氧化层。
8.根据权利要求1所述的改善缺陷剥落的方法，其特征在于：该方法用于55nm及以下产品后段的薄膜沉积工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911407840.9A CN111128724A (zh) | 2019-12-31 | 2019-12-31 | 一种改善缺陷剥落的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911407840.9A CN111128724A (zh) | 2019-12-31 | 2019-12-31 | 一种改善缺陷剥落的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111128724A true CN111128724A (zh) | 2020-05-08 |
Family
ID=70506151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911407840.9A Pending CN111128724A (zh) | 2019-12-31 | 2019-12-31 | 一种改善缺陷剥落的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128724A (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158586A (zh) * | 2015-04-16 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 晶片边缘剥落缺陷源头的清除方法 |
-
2019
- 2019-12-31 CN CN201911407840.9A patent/CN111128724A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158586A (zh) * | 2015-04-16 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 晶片边缘剥落缺陷源头的清除方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI603395B (zh) | Method of etching the copper layer | |
| US9431267B2 (en) | Semiconductor device processing tools and methods for patterning substrates | |
| JP2016105465A (ja) | 垂直ｎａｎｄホールエッチングのためのめっき金属ハードマスク | |
| CN104037121A (zh) | 通过镶嵌工艺形成气隙 | |
| JP2020520554A (ja) | 超伝導体相互接続のための予洗浄および堆積の方法 | |
| TWI321346B (en) | Method of forming metal line in semiconductor device | |
| US10563304B2 (en) | Methods and apparatus for dynamically treating atomic layer deposition films in physical vapor deposition chambers | |
| KR20220051009A (ko) | 저압에서의 고밀도, 고모듈러스, 및 고경도 비정질 탄소 막들 | |
| US20130316532A1 (en) | Method of manufacturing a tungsten plug | |
| US20210020466A1 (en) | Method for Reducing Residual Micro-Particles on Wafer Surfaces | |
| KR20020094599A (ko) | 반도체 소자의 구리 박막 증착 장비 | |
| CN111128724A (zh) | 一种改善缺陷剥落的方法 | |
| TWI426565B (zh) | 顯示面板及薄膜電晶體之閘極絕緣層的重工方法 | |
| CN104037120A (zh) | Mim电容的制造方法 | |
| US9378954B2 (en) | Plasma pre-treatment for improved uniformity in semiconductor manufacturing | |
| CN110473775A (zh) | 改善薄膜剥离的方法 | |
| KR20050003758A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| DE102008030847A1 (de) | Reduzierung der Kontamination von Halbleitersubstraten während der Aufbringung der Metallisierung durch Ausführen eines Abscheide/Ätzzyklus während der Barrierenabscheidung | |
| US11572622B2 (en) | Systems and methods for cleaning low-k deposition chambers | |
| CN103972051B (zh) | 一种消除晶边颗粒残留的铝刻蚀前置工艺方法 | |
| CN111383906A (zh) | 一种具有金属互连线的芯片的清洗方法 | |
| KR20060104398A (ko) | 반도체 소자의 제조 방법 | |
| KR100492914B1 (ko) | 반도체 소자의 금속 배선 및 그 형성 방법 | |
| KR101131740B1 (ko) | 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법 | |
| JP2005260032A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200508 |