JP2007508698A - 有機ケイ酸塩ガラスについての一酸化二窒素剥脱方法 - Google Patents

有機ケイ酸塩ガラスについての一酸化二窒素剥脱方法 Download PDF

Info

Publication number
JP2007508698A
JP2007508698A JP2006534260A JP2006534260A JP2007508698A JP 2007508698 A JP2007508698 A JP 2007508698A JP 2006534260 A JP2006534260 A JP 2006534260A JP 2006534260 A JP2006534260 A JP 2006534260A JP 2007508698 A JP2007508698 A JP 2007508698A
Authority
JP
Japan
Prior art keywords
layer
photoresist
osg
stripping
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006534260A
Other languages
English (en)
Other versions
JP2007508698A5 (ja
Inventor
アナプラゲイダ,ラオ
ツー,ヘレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2007508698A publication Critical patent/JP2007508698A/ja
Publication of JP2007508698A5 publication Critical patent/JP2007508698A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】有機ケイ酸塩ガラス(OSG)誘電体を有するIC構造体に悪影響を及ぼさずに有機フォトレジストを剥脱する方法を提供すること。
【解決手段】有機フォトレジスト材料と有機ケイ酸塩ガラス(OSG)材料を有する集積回路(IC)構造体において有機フォトレジストを剥脱する、デュアルダマシンプロセス中に行われる多数の工程の1つであって、一酸化二窒素(N2O)ガス混合物を反応器内に供給すること、反応器内でプラズマを発生させること、及びフォトレジストを剥脱することを含んでなる方法を提供する。この剥脱方法は、フォトレジストとOSG材料との間に高い選択性を提供し、さらに、フォトレジストや他のそのような有機材料の剥脱を、OSG材料のエッチングに用いられるのと同じ反応器内で行うことを可能とする。
【選択図】図1

Description

関連する出願
この特許出願は、これと同時に出願され、参照により本明細書中に組み込まれる、Rao Annapragada等による、AN ETCH BACK PROCESS USING NITROUS OXIDEというタイトルの、共通して譲渡される米国特許出願番号 (代理人Docket.:1054)に関連する。
本発明は、フォトレジストの剥脱(stripping)に関する。より詳しくは、本発明は、有機ケイ酸塩ガラス(OSG)材料を有するIC構造体からのフォトレジストの剥脱に関する。
半導体集積回路(IC)製作において、素子トランジスタ(component transistor)のようなデバイスは、典型的にはシリコンで作られた半導体ウエハー基板上に形成される。製作工程中、望ましいICを組み立てるため、様々な材料が異なる層に堆積される。典型的には、伝導層には、誘電性材料で互いから絶縁されているパターン化された金属被覆ライン、ポリシリコントランジスタゲート等が含まれる。誘電性材料は、二酸化ケイ素SiO2から形成されて、半導体構造体の様々な層上の伝導ラインを絶縁する。半導体回路が高速かつ高集積化するにつれて、動作周波数が増加し、半導体デバイス内の伝導ライン間の距離が減少する。これは、増加したレベルの結合静電容量(coupling capacitance)を回路へ導入し、それは半導体デバイスの減速という欠陥を有する。故に、そのような大きい結合静電容量に反して伝導ラインを有効に絶縁できる誘電層を使用することが重要となってきている。
一般的に、集積回路における結合静電容量は、誘電層を形成するために用いられる材料の誘電率kに直接比例する。上記のように、集積回路の先行技術における誘電層は、伝統的にSiO2で形成されており、それは約4.0の誘電率を有する。半導体デバイスにおける高いライン密度と動作周波数の結果、SiO2で形成される誘電層は、高い結合静電容量レベルを回避するために必要とされる程度にまで有効に伝導ラインを絶縁できない。
低誘電率(low-k)誘電体として用いられる1つの特定の材料は、有機ケイ酸塩ガラス(OSG)である。OSGは、スピン−オン方法によってもCVD方法によっても堆積させることができる低誘電率材料である。典型的なOSGのk値は、2.6〜2.8の範囲である。ポーラスOSG(pOSG)もまた低誘電率の適用のために用いられる。典型的には、pOSGのようなポーラス材料は、スピン−オン方法を用いて塗布されて、溶媒の蒸発を制御して望まれる有孔の基板を提供する。
典型的には、低誘電率材料は、銅デュアルダマシンプロセスを用いてIC製作に組み込まれる。デュアルダマシン構造は、ラインのためのトレンチと、ビアのためのホールを創設するエッチング方法を採用する。次いで、ビアとトレンチは、金属被覆されて、相互に連結する配線(interconnect wiring)を形成する。2つのよく知られるデュアルダマシンスキームは、ビアファーストシーケンス及びトレンチファーストシーケンスと呼ばれる。
先行技術の方法では、有機フォトレジストは、酸素(O2)、窒素と酸素の組み合わせ(N2/O2)、窒素と水素の組み合わせ(N2/H2)、又はアンモニア(NH3)のようなよく知られるガス混合物を用いて、剥脱され又は除去される。これらのガス又はガス混合物の各々は、有機ケイ酸塩ガラス(OSG)誘電体を有するIC構造体に対し、悪い方向に反応する。例えば、酸素(O2)の使用は、OSG誘電体のk値を増加させる。窒素及び水素(N2/H2)ガス混合物についてのエッチング速度は比較的低く、OSGのファセッティング(faceting)を引き起こす比較的高い電力を要求する。さらに、アンモニア(NH3)の使用は、パーティクル(particle)の発生をもたらす。かくして、OSG材料を有するIC構造体からフォトレジストを剥脱するときは、これらのよく知られるガス又はガス混合物の各々は、付随する限界を有している。
発明の要旨
フォトレジスト材料と有機ケイ酸塩ガラス(OSG)材料を有する集積回路(IC)構造体を剥脱する方法を記載する。その方法は、一酸化二窒素(N2O)ガス混合物を反応器内に供給すること、反応器内でプラズマを発生させること、及びフォトレジストを剥脱することを含んでなる。その剥脱方法は、フォトレジストとOSG材料との間に高い選択性を提供する。例示的な態様では、フォトレジストは、有機フォトレジストである。その方法は、フォトレジストや他のそのような有機材料の剥脱を、OSG材料のエッチングに用いられる同じ反応器内で行うことを可能とする。フォトレジストを剥脱する方法は、デュアルダマシンプロセス中に行われる多数の工程の1つである。
例示的な態様では、剥脱方法は、第一フォトレジスト層、第二中間層、及び第三有機ケイ酸塩ガラス(OSG)層を含む、例示的な集積回路(IC)構造体に適用される。例示的な態様では、その方法は、一酸化二窒素(N2O)を反応器内に供給する。次いで、プラズマを発生させ、フォトレジストをIC構造体から剥脱する。第一フォトレジスト層と第二中間層との間には高い選択性がある。加えて、第一フォトレジスト層と第三OSG層との間には高い選択性がある。
その方法は、第二中間層がキャップ層であるIC構造体にビアがエッチングされる、ビアファーストエッチシーケンスに適用される。例示的なキャップ層は、フォトレジスト層の再加工中にOSG層への保護を提供するために形成される。非限定的な例として、例示的なキャップ層は、二酸化ケイ素(SiO2)又はオキシ窒化ケイ素(SiON)のようなケイ素と酸素を含有する材料である。例示的なビアファースト方法には、例示的なIC構造体にビアをエッチングすることが含まれる。次いで、その方法は、例示的なIC構造体のビアを充填する反射防止膜(ARC)又は裏面反射防止膜(BARC)の塗布へと進行する。次いで、N2Oガス混合物がARC又はBARCをエッチバックするために適用され、ビア内に、望ましい高さを有する有機プラグ(organic plug)を生成させる。かくして、例示的なIC構造体では、有機プラグが、第三OSG層の一部を占める。次いで、その方法は、第二キャップ層と第三OSG層へのトレンチのエッチングへと進行する。次いで、N2Oガス混合物が反応器内に供給され、フォトレジスト層と有機プラグを剥脱するプラズマが生じる。
その方法は、第二中間層がハードマスク層であるトレンチファーストエッチシーケンスにも適用される。非限定的な例としては、ハードマスク層は、窒化ケイ素(Si34)、窒化タンタル(TaN)、窒化チタン(TiN)、炭化ケイ素(SiC)のような材料で形成される。第一フォトレジスト層のトレンチパターンを用いて、トレンチが第二ハードマスク層にエッチングされる。次いで、第一フォトレジスト層がN2Oガス混合物で剥脱される。ビアエッチングのためにパターン化された別の第一フォトレジスト層が塗布される。次いで、ビアが第二ハードマスク層にエッチングされ、そして第三OSG層にエッチングされる。次いで、その方法は、例示的なIC構造体のビアを充填する反射防止膜(ARC)又は裏面反射防止膜(BARC)の塗布へと進行する。ビアファーストエッチについて記載したように、次いで、N2Oガス混合物が、ARC又はBARCをエッチバックするために適用され、ビア内に望ましい高さを有する有機プラグを生じさせる。第二ハードマスク層に先にエッチングされたトレンチパターンを用いて、次いで、第三OSG層にトレンチがエッチングされる。次いで、N2Oガス混合物が、有機プラグを除去するために用いられる。
発明の詳細な説明
次の詳細な説明において、本明細書の一部を構成し、特定の態様が示されている、付随する図への参照が行われる。これらの態様は、当業者が本発明を実施できるように十分に詳細に記載されており、本特許請求の範囲の精神及び範囲から離れることなく他の態様を用いることができ、構造的変更、論理的変更、及び電気的変更が行われ得ることが理解されるべきである。故に、次の詳細な説明は、限定的な意味に解釈されるべきではない。図における参照番号の数字は、複数の図に表れる同一の要素が同じ参照番号により同定されるという例外はあるが、図中の番号に対応することに注意すべきである。
図1を参照すると、OSG層を有するIC構造体からフォトレジストを剥脱する例示的なシステムが示されている。例示的なシステムは、ハードマスクのエッチングと誘電体のエッチングを行うためにも形成される。例示的なシステムは、Fremont, CalforniaのLam Research Corporation(Lam)から入手可能である200 mm EXELAN HPTシステムのような平行板プラズマシステム100である。加えて、EXELAN 2300シリーズのようなLamからの他のシステムを用いてもよい。システム100には、反応器壁において出口に連結される真空ポンプ104により望ましい減圧に維持されている、内部102を有するチャンバーが含まれる。エッチングガスは、ガス供給口106からプラズマ反応器に供給されることができる。中密度プラズマは、RF源108からのRFエネルギーがマッチングネットワーク110を通じて動力電極112に供給されるところの、二周波の配置により反応器内に発生させることができる。RF源108は、27MHz及び2MHzでRF電力を供給するように形成される。電極114は接地電極である。基板116は、動力電極112により支えられ、ガスに電圧を加えてプラズマ状態にすることにより生じたプラズマでエッチング及び/又は剥脱される。他の静電容量結合反応器も、その開示が参照により本明細書中に組み込まれる、共通して所有される米国特許番号6,090,304に記載された、二周波のプラズマエッチング反応器のような、RF電力が両電極に供給される反応器のように用いることができる。
また、プラズマは、誘導結合プラズマ反応器、電子サイクロトロン共鳴(ECR)プラズマ反応器、ヘリコンプラズマ反応器等として言及される、様々な他のタイプのプラズマ反応器で生成することができる。そのようなプラズマ反応器は、典型的には、RFエネルギー、マイクロ波エネルギー、磁場等を用いるエネルギー源を有し、中〜高密度プラズマを生成する。例えば、高密度プラズマは、誘導結合プラズマ反応器とも呼ばれる、Lam Research Corporationから入手可能なTransformer Coupled Plasma etch reactorで生成することができる。
図2を参照すると、ビアファーストデュアルダマシンプロセスでフォトレジストを剥脱するためのフローチャートが示されている。例示的なIC構造体には、第一有機フォトレジスト層、第二中間層、第三OSG層、及び第四バリア層が含まれる。非限定的な例として、フォトレジスト層は、Shipley Companyからの193nmフォトレジスト又は248nmフォトレジストのような有機フォトレジストである。例示的な第二中間層は、二酸化ケイ素(SiO2)、オキシ窒化ケイ素(SiON)、及び他のあらゆるケイ素と酸素を含有する材料のようなキャップ材料で形成されるキャップ層である。キャップ層は、フォトレジスト層の再加工中に、OSG層への保護を提供する。第三層はOSG層であり、それにはNovellus Systems of San Jose、CaliforniaからのCORALTMやApplied Materials of Santa Clara、CaliforniaからのBLACK DIAMONDTM、又は他のあらゆるそのようなOSG材料のような材料が含まれる。加えて、OSG材料は、ポーラスOSG(pOSG)であってもよいことが当業者に理解されるだろう。非限定的な例として、pOSGは、30%を超える空間を有する。例示的な第四バリア層は、窒化ケイ素(Si34)、炭化ケイ素(SiC)、又は他のあらゆるそのようなケイ素ベース材料のようなバリア材料から形成される。バリア層は銅拡散からの保護を提供する。
図2のフローチャートは、第二中間層がキャップ層であるIC構造体にビアをエッチングする、ビアファーストエッチシーケンスを行う方法200を記載する。その方法は、IC構造体が例示的な反応器100に配置されている、方法ブロック202で開始する。IC構造体には、ビアがパターン化されたフォトレジスト層が含まれる。当業者は、パターン化されたビア又はトレンチの発生により、第一フォトレジスト層上のフォトリソグラフィーの完了が予想されることを理解するだろう。当該技術分野でよく知られるように、フォトリソグラフィーは、焼き付けられ、制御された光源にさらされる、感光性のフォトレジストを用いる。光は、望ましいパターンを転写するレティクルを通過する。
ブロック204で、ビアが第二キャップ層、そして第三OSG層にエッチングされる。ビアは、バリア層までエッチングされる。ブロック206で、N2Oが反応器チャンバーに加えられ、プラズマが生じる。やや広い態様では、加工パラメータの範囲は、10〜1000mTorrの操作圧力で、RF電力について0〜1000Wの範囲の電力で、そして50〜2000sccmのN2O流速で実施されてもよい。27MHzと2MHz又はそれよりも大きいRF電力を供給するように形成されたRF源を有する、やや狭い態様では、加工パラメータの範囲は、50〜600mTorrの操作圧力で、27MHzのRF電力について100〜600Wで、2MHzのRF電力について50〜600Wで、そして200〜1500sccmのN2O流速で実施されてもよい。200mmウエハー又は基板に適用される、より狭い態様では、加工パラメータの範囲は、100〜350mTorrの操作圧力で、27MHzのRF電力について100〜200Wで、2MHzのRF電力について100〜200Wで、そして300〜900sccmのN2O流速で実施されてもよい。加えて、不活性ガスが、記載された各々の態様について希釈剤として用いられてもよい。非限定的な例として、不活性ガスには、アルゴン、ヘリウム、ネオン、クリプトン、及びキセノンのような希ガスが含まれる。不活性ガスは、フォトレジストの除去中、均一性を制御するために用いられてもよい。
例示的なシステム100に加えるN2Oについての多数の異なる加工パラメータを表1に示す。
Figure 2007508698
表1には、多くのの異なる“実験”についての加工パラメータが示されている。実験は200mmウエハー上で20℃で行われた。各々の実験の間、圧力、電力、及びN2O流速を調節する。フォトレジスト剥脱速度の結果を、表1の最右欄に示す。
表1の例示的なガス混合物についての最適な流速と比は、プラズマエッチチャンバーのタイプ、基板の大きさ、及び当業者によく知られる他のそのような変動に依存して変更してもよいことが、当業者に理解されるだろう。その上さらに、本発明を実施する際に用いられる温度、電力レベル、及びガス圧力の選択は、広く変動することができ、そして、本明細書で特定されるそれらは、例示であり、限定的なものでないことも、当業者に理解されるだろう。
ブロック208で、プラズマは、その構造体からフォトレジストを剥脱し、二酸化炭素(CO2)のような揮発性の副生成物を生成する。フォトレジストを除去する目的のためには、一般的には、OSG層を傷つけない、より高いフォトレジスト剥脱速度を達成することが望ましい。第一フォトレジスト層と第二キャップ層との間には高い選択性がある。従って、第一フォトレジスト層と第三OSG層との間には高い選択性がある。
次いで、その方法は、ビアのための有機プラグを生成する。有機プラグは、ビアのファセッティングを防止し、トレンチエッチ工程中にバリア層を保護するために用いられる。方法ブロック210で、有機プラグは、有機スピン−オンテクニックを用いて有機材料を塗布することにより生成される。非限定的な例として、有機材料は、反射防止膜(ARC)又は裏面反射防止膜(BARC)である。例示的な有機ARC及び/又はBARCは、光を吸収することが示されている。
方法ブロック212で、N2Oが、上記の例示的な加工パラメータを用いて、例示的な反応器100に加えられる。ブロック214で、N2Oガスに電圧が加えられ、BARC又は有機材料がエッチバックされ、望ましい“有機プラグ”を生成する。非限定的な例として、有機プラグは、望ましいトレンチ高さと等しいか、又は望ましいトレンチ高さを超えるプラグの高さを有する。プラグの高さは、フェンス形成を防止し、ビアのファセッティングを防止するのに十分な高さであることが必要である。有機プラグを生成する方法についてのより詳細な説明は、本願と同時に出願され、参照により本明細書に組み込まれる、“AN ETCH BACK PROCESS USING NITROUS OXIDE”という標題の特許出願に、より詳細に記載されている。
ブロック216で、別のフォトレジスト層が塗布される。フォトレジストはトレンチエッチシーケンスのためにパターン化されている。次いで、その方法は、トレンチが第二キャップ層及び第三OSG層にエッチングされるところのブロック218へと進行する。ブロック220で、N2Oは、上記の加工パラメータを用いて再び適用される。ブロック222で、N2Oは電圧が加えられ、有機プラグとフォトレジスト層が両方とも除去される。
この開示の恩恵を有する当業者は、上記の方法が、フォトレジストの剥脱を、ハードマスク層とOSG層をエッチングするために用いられる同じ反応器内で行うことを可能とすることを理解するだろう。これは、ウエハーを、剥脱のための別の反応器チャンバーへと移動させる必要性がなく、サイクル時間を大いに削減させる。加えて、ウエハー又は基板が周囲の湿度に曝されないので、周囲の湿度に曝されることにより取り除くことが難しかった、エッチング中に発生するあらゆるポリマーを、今や、連続する剥脱/清浄化工程でより簡単に除去できる。その上さらに、in-situの剥脱も、エッチング工程でチャンバー壁上に堆積するポリマーを除去するためにウエハーのない自動清浄化(waferless auto clean)を行う必要を、削減する。その上さらに、本明細書に記載されたシステム及び方法が、ex-situの適用に用いてもよいことが、この開示の恩恵を有する当業者により理解されるだろう。
表2を参照すると、様々な他の通常用いられる剥脱ガス又はガス混合物と比較された、N2O剥脱方法が示されている。非限定的な例として、他のガス又はガス混合物には、アンモニア(NH3)、酸素(O2)、及び窒素と水素(N2/H2)ガス混合物が含まれる。それらガスの比較では、フーリエ変換赤外分光光度計(FTIR)が、例示的なOSG材料における変化を検出するために用いられた。比較のために、CORALTMで覆われたウエハーを、例示的なOSG層として用いた。実験中、CORALTMウエハーは、Si−CピークのSiOピークに対する比における変化を測定するために、異なるガスに曝された。Si−C及びSiOピークは、OSG材料への変化を示唆する。
Figure 2007508698
表2は、N2Oが、SIC/SiO比において最も小さい変化をもたらすことを示し、それは、N2O剥脱によりOSG材料が最も影響を受けないことを示唆する。N2O剥脱速度はNH3剥脱速度に匹敵するが、N2O剥脱は、NH3剥脱よりも有意に低い電力要求で作動することに注意すべきである。加えて、N2O剥脱は、NH3剥脱に付随するパーティクル発生を回避できる。その上さらに表2に示されるように、N2O剥脱方法は、O2よりも穏やかな酸化体であり、それは、酸化の少ないOSG材料をもたらす。酸化はOSG材料のk値を上昇させるので、OSG材料の酸化が少ないことは望ましい。
図3Aから3Hを参照すると、図2におけるフローチャートの、ビアのエッチングと剥脱シーケンスの等尺図が示されている。図3Aは、第一有機フォトレジスト302、第二中間キャップ層304、第三OSG層306、及び第四バリア層308を有する例示的なIC構造体の等尺図を示す。上記のように、例示的なIC構造体は、例示的な反応器100内に配置される。図3Bは、ビア310が第二キャップ層304及び第三OSG層306にエッチングされるところの、工程204での、ビアファーストエッチを行った後の例示的なIC構造体を示す。
図3Cには、工程206でN2Oが加えられ、工程308でフォトレジスト層302が剥脱された後の、例示的なIC構造体が示されている。残ったIC構造体には、とりわけ、見ることができるキャップ層304と、ビア310が含まれる。
図3Dを参照すると、方法ブロック210で記載したようにBARC312のような有機材料を加えた後の、例示的なIC構造体が示されている。図3Eには、有機プラグ314がビア310内に示されている。有機プラグ314は、N2Oを適用し、次いでブロック212とブロック214で記載したように有機プラグ314をエッチバックすることにより生成される。図3Fでは、ブロック216で記載したようにフォトレジスト316の層を添加した後のIC構造体が、示されている。フォトレジスト316は、トレンチエッチングのためにパターン化されている。
次いで、トレンチエッチ工程218に従って、トレンチ318が、図3Gに示されるようにエッチングされる。トレンチ318は、第二キャップ層と第三OSG層とにエッチングされる。有機プラグ314は、ビア310のファセッティングを防止する。図3Hには、ブロック220とブロック222で記載したN2O剥脱方法を用いてフォトレジストと有機プラグを剥脱した後の、IC構造体が示されている。
方法200は、フォトレジストの剥脱を、フォトレジストとOSG材料をエッチングするために用いられる同じ反応器内で行うことを可能とすることが、この開示の恩恵を有する当業者により理解されるだろう。同じ反応器チャンバー内で剥脱及びエッチング工程を行うことの恩恵は、上に記載される。加えて、この開示の恩恵を有する当業者は、本明細書に記載されたシステムと方法が、ex-situの適用に用いられてもよいことを理解するだろう。
図4を参照すると、トレンチファーストデュアルダマシンプロセスでフォトレジストを剥脱する方法についてのフローチャートが示されている。フォトレジストは、OSG層を含むIC構造体に塗布される。例示的なIC構造体には、第一有機フォトレジスト層、第二中間層、第三OSG層、及び第四バリア層が含まれる。フォトレジスト層は、上記のような有機フォトレジストである。例示的な第二中間層は、窒化ケイ素(Si34)、窒化タンタル(TaN)、窒化チタン(TiN)、又は炭化ケイ素(SiC)のようなハードマスク材料から形成されるハードマスク層である。フォトレジストの恩恵を受けないエッチング工程中、IC構造体は直接プラズマに曝されるので、ハードマスク材料がキャップ層の代わりに用いられる。第三層は、CORALTM及びBLACK DIAMONDTM、又は他のそのようなOSG材料のようなOSG層である。加えて、OSG材料は上記のように、ポーラスOSG(pOSG)であってもよい。例示的な第四バリア層は、上記のように窒化ケイ素(Si34)又は炭化ケイ素(SiC)から形成される。
図4のフローチャートは、中間ハードマスク層を有する例示的な構造体においてトレンチのエッチングを行う方法400を記載する。その方法は、フォトレジスト層にパターン化されるトレンチを有する例示的なIC構造体が、例示的な反応器100に配置されるところの、方法ブロック402で開始される。次いで、その方法は、トレンチが第二中間ハードマスク層にエッチングされるところの、方法工程404へと進行する。
方法ブロック406で、N2Oが反応器チャンバーに加えられ、プラズマを発生させる。フォトレジストの除去のための操作パラメータは、上に記載されたものと同等である。プラズマは、構造体からフォトレジストを剥脱し、CO2のような揮発性の副生成物を生成する。第一フォトレジスト層と第二ハードマスク層との間には高い選択性がある。加えて、第一フォトレジスト層と第三OSG層との間には高い選択性がある。
方法ブロック408で、別の第一フォトレジスト層がIC構造体に加えられる。この、他のフォトレジスト層は、ビアエッチングのためにパターン化される。次いで、ブロック410で、ビアが、第二ハードマスク層と、第三OSG層にエッチングされる。ビアエッチング用に用いられるガスと加工パラメータは、ハードマスク材料やOSG材料のタイプのような様々なパラメータに依存することが、当業者により理解されるだろう。
ブロック412で、N2Oが、上に記載された加工パラメータで、例示的なシステム100に再び適用される。次いで、N2Oに電圧が与えられる時、プラズマが形成され、次いで、ビアがかたどられたフォトレジスト層が、N2Oプラズマで剥脱される。
次いで、その方法は、ビアのための有機プラグの生成へと進行する。ブロック414で、有機プラグは、上記のように、BARC又はARCのような有機材料を最初に塗布することにより生じる。ブロック416で、N2Oが、BARC又はARCをエッチバックするために用いられて、上記のように望ましい有機プラグを生成する。
ブロック418で、ハードマスク層に先にエッチングされたトレンチパターンが、第三OSG層にトレンチをエッチングするために用いられる。先に記載したように、トレンチエッチを行うためのガスと加工パラメータは、ハードマスク材料及びOSG材料のようなIC構造体のようなパラメータに依存する。最終的に、ブロック420で、N2Oプラズマが、有機プラグを除去するために用いられる。
図5A〜5Jを参照すると、図4のフローチャートに記載されたトレンチのエッチング及び剥脱の等尺図が示されている。図5Aは、第一有機フォトレジスト層502、第二中間ハードマスク層504、第三OSG層506、及び第四バリア層508を有する例示的なIC構造体の等尺図を示す。第一有機フォトレジスト層は、フォトレジスト層中にパターン化されたトレンチ510を有する。上記のように、例示的なIC構造体は、例示的な反応器100に配置される。図5Bは、トレンチ510が第二ハードマスク層504にエッチングされるところの工程404を行った後の、例示的なIC構造体を示す。
図5Cには、工程406で、チャンバー100へとN2Oを加えた後の、例示的なIC構造体が示されている。N2Oは、プラズマへと変換され、フォトレジスト層502を剥脱し、トレンチがエッチングされたハードマスク層504を残す。
図5Dを参照すると、方法ブロック408に記載したように、フォトレジストの別の層12を加えた後の、例示的なIC構造体が示されている。図5Eでは、ブロック410に記載したように、ビア514が、IC構造体にエッチングされる。図5Fは、ブロック412に記載したように、フォトレジスト512を除去するための別のN2O剥脱を行った後の、IC構造体を示す。
有機プラグは、ブロック414で記載したように、ARC516のような有機材料を最初に塗布することにより生成される。塗布されたARC516を有するIC構造体は、図5Gに示される。図5Hには、ブロック416に記載したN2Oガスが、ARC516をエッチバックするために用いられて、望ましい有機プラグ518を生成する後の、IC構造体が示されている。図5Iで、OSG層は、ブロック418に記載したような望ましい深さへと、トレンチがエッチングされる。最終的には、図5Jは、望ましいトレンチ510とビア514を有するIC構造体の結果を示す。生じたIC構造体は、ブロック420に記載されたN2Oプラズマを適用して、有機プラグを除去することにより生成される。
本明細書には多くの限定が含まれているが、これらは特許請求の範囲を限定するものではなく、本発明の現時点の好ましい態様のいくつかの例示をただ提供するものとして解釈されるべきである。多くの他の態様が、本記載を検討した当業者に明白であるだろう。かくして、本発明の範囲は、権利化されるような特許請求の範囲に均等な全範囲とともに、付随する特許請求の範囲により決定されるべきである。
フォトレジスト層とOSG層とを有するIC構造体からフォトレジストを除去することができる例示的な装置。 ビアファーストデュアルダマシンプロセスでフォトレジストを剥脱するためのフローチャート。 図2のフローチャートのビアのエッチング及び剥脱シーケンスの等尺図。 図2のフローチャートのビアのエッチング及び剥脱シーケンスの等尺図。 図2のフローチャートのビアのエッチング及び剥脱シーケンスの等尺図。 図2のフローチャートのビアのエッチング及び剥脱シーケンスの等尺図。 図2のフローチャートのビアのエッチング及び剥脱シーケンスの等尺図。 図2のフローチャートのビアのエッチング及び剥脱シーケンスの等尺図。 図2のフローチャートのビアのエッチング及び剥脱シーケンスの等尺図。 図2のフローチャートのビアのエッチング及び剥脱シーケンスの等尺図。 トレンチファーストダマシンプロセスでフォトレジストを剥脱するためのフローチャート。 図4のフローチャートのトレンチのエッチング及び剥脱シーケンスの等尺図。 図4のフローチャートのトレンチのエッチング及び剥脱シーケンスの等尺図。 図4のフローチャートのトレンチのエッチング及び剥脱シーケンスの等尺図。 図4のフローチャートのトレンチのエッチング及び剥脱シーケンスの等尺図。 図4のフローチャートのトレンチのエッチング及び剥脱シーケンスの等尺図。 図4のフローチャートのトレンチのエッチング及び剥脱シーケンスの等尺図。 図4のフローチャートのトレンチのエッチング及び剥脱シーケンスの等尺図。 図4のフローチャートのトレンチのエッチング及び剥脱シーケンスの等尺図。 図4のフローチャートのトレンチのエッチング及び剥脱シーケンスの等尺図。 図4のフローチャートのトレンチのエッチング及び剥脱シーケンスの等尺図。

Claims (26)

  1. フォトレジスト材料及び有機ケイ酸塩ガラス(OSG)材料を有する集積回路(IC)構造体を剥脱する方法であって:
    一酸化二窒素(N2O)ガスを反応器内へ供給すること;
    前記反応器でプラズマを発生させること;
    前記フォトレジストを剥脱すること;及び、
    前記フォトレジスト及び前記OSG間に高い選択性を発生させること
    を含んでなる方法。
  2. 前記フォトレジストが有機フォトレジストである、請求項1に記載の方法。
  3. 前記フォトレジストを前記剥脱することが、デュアルダマシンプロセス中に行われる多数の工程のうちの1つである、請求項2に記載の方法。
  4. 前記フォトレジストの前記剥脱が、前記OSG材料をエッチングするために用いられる同じ反応器内で行われる、請求項3に記載の方法。
  5. 請求項1に記載の方法であって、さらに:
    前記IC構造体中にエッチングされたビアを提供すること;
    前記ビアを占める有機プラグを生成すること;及び、
    前記N2Oガスで前記有機プラグを剥脱すること
    を含んでなる方法。
  6. 第一フォトレジスト層、第二中間層、および第三有機ケイ酸塩ガラス(OSG)層を含む集積回路(IC)構造体を剥脱する方法であって:
    一酸化二窒素(N2O)を反応器内に供給すること;
    前記反応器内にプラズマを発生させること;
    前記プラズマで前記フォトレジストを剥脱すること;
    前記第一フォトレジスト層及び前記第二ハードマスク層間に高い選択性を発生させること;及び、
    前記第一フォトレジスト層及び前記第三OSG層間に高い選択性を発生させること
    を含んでなる方法。
  7. 前記フォトレジストが有機フォトレジストである、請求項6に記載の方法。
  8. 前記フォトレジストの前記剥脱が、前記OSG層をエッチングするために用いられる同じ反応器内で行われる、請求項6に記載の方法。
  9. 前記フォトレジストを前記剥脱することが、デュアルダマシンプロセス中に行われる複数の工程のうちの1つである、請求項6に記載の方法。
  10. 前記第二中間層がキャップ層である、請求項6に記載の方法。
  11. 前記キャップ層が、二酸化ケイ素(SiO2)及びオキシ窒化ケイ素(SiON)からなる群から選ばれる、請求項10に記載の方法。
  12. 前記第二中間層がハードマスク層である、請求項6に記載の方法。
  13. 前記ハードマスク層が、窒化ケイ素(Si34)、窒化タンタル(TaN)、窒化チタン(TiN)、及び炭化ケイ素(SiC)からなる群から選ばれる、請求項12に記載の方法。
  14. 第一フォトレジスト層、第二キャップ層、及び第三有機ケイ酸塩ガラス(OSG)層を含むIC構造体でビアファーストエッチングを行う方法であって:
    一番目に、前記第二キャップ層と前記第三OSG層の中に、ビアをエッチングすること;そして、
    二番目に、前記第一フォトレジスト層を、一酸化二窒素(N2O)ガスで剥脱すること
    を含んでなる方法。
  15. 請求項14に記載の方法であって、三番目に、前記第三OSG層の一部を占める前記ビアで有機プラグを発生させることを、さらに含んでなる方法。
  16. 請求項15に記載の方法であって、四番目に、前記第二キャップ層及び前記第三OSG層中にトレンチをエッチングすることを、さらに含んでなる方法。
  17. 請求項15に記載の方法であって、五番目に、前記他の第一フォトレジスト層及び前記有機プラグを、前記N2Oガスで剥脱することを、さらに含んでなる方法。
  18. 前記フォトレジストが有機フォトレジストである、請求項17に記載の方法。
  19. 前記フォトレジストを前記剥脱することが、デュアルダマシンプロセス中に行われる多数の工程のうちの1つである、請求項18に記載の方法。
  20. 第一フォトレジスト層、第二ハードマスク層、および第三有機ケイ酸塩ガラス(OSG)層を含むIC構造体でトレンチファーストエッチングを行う方法であって:
    一番目に、前記第二ハードマスク層の中にトレンチをエッチングすること;そして、
    二番目に、前記第一フォトレジスト層を、一酸化二窒素(N2O)ガスで剥脱すること
    を含んでなる方法。
  21. 請求項20に記載の方法であって、三番目に、ビアエッチングを行うために別の第一フォトレジスト層を塗布することを、さらに含んでなる方法。
  22. 請求項21に記載の方法であって、四番目に、前記第二ハードマスク層及び前記第三OSG層中にビアをエッチングすることを、さらに含んでなる方法。
  23. 請求項22に記載の方法であって、五番目に、前記他の第一フォトレジスト層を、前記N2Oガスで剥脱することを、さらに含んでなる方法。
  24. 請求項23に記載の方法であって、六番目に、前記第三OSG層の一部を占める前記ビア内に有機プラグを生成させることを、さらに含んでなる方法。
  25. 請求項24に記載の方法であって、七番目に、前記第三OSG層中に前記トレンチをエッチングすることを、さらに含んでなる方法。
  26. 請求項25に記載の方法であって、八番目に、前記有機プラグを剥脱するために前記N2Oガスを用いることを、さらに含んでなる方法。
JP2006534260A 2003-10-08 2004-10-05 有機ケイ酸塩ガラスについての一酸化二窒素剥脱方法 Pending JP2007508698A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/680,895 US7202177B2 (en) 2003-10-08 2003-10-08 Nitrous oxide stripping process for organosilicate glass
PCT/US2004/032793 WO2005038892A1 (en) 2003-10-08 2004-10-05 A nitrous oxide stripping process for organosilicate glass

Publications (2)

Publication Number Publication Date
JP2007508698A true JP2007508698A (ja) 2007-04-05
JP2007508698A5 JP2007508698A5 (ja) 2007-10-18

Family

ID=34422202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006534260A Pending JP2007508698A (ja) 2003-10-08 2004-10-05 有機ケイ酸塩ガラスについての一酸化二窒素剥脱方法

Country Status (7)

Country Link
US (1) US7202177B2 (ja)
EP (1) EP1671363A4 (ja)
JP (1) JP2007508698A (ja)
KR (1) KR101197070B1 (ja)
CN (1) CN100426469C (ja)
TW (1) TW200523689A (ja)
WO (1) WO2005038892A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190070859A (ko) * 2017-12-13 2019-06-21 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136681A1 (en) * 2003-12-23 2005-06-23 Tokyo Electron Limited Method and apparatus for removing photoresist from a substrate
KR100666881B1 (ko) * 2005-06-10 2007-01-10 삼성전자주식회사 포토레지스트 제거 방법 및 이를 이용한 반도체 소자의제조 방법.
EP1952134A1 (en) * 2005-11-17 2008-08-06 Koninklijke Philips Electronics N.V. Moisture sensor
US7932181B2 (en) * 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
US20110226280A1 (en) * 2008-11-21 2011-09-22 Axcelis Technologies, Inc. Plasma mediated ashing processes
US20100130017A1 (en) * 2008-11-21 2010-05-27 Axcelis Technologies, Inc. Front end of line plasma mediated ashing processes and apparatus
CN101996934B (zh) * 2009-08-20 2012-07-18 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN115799028A (zh) * 2021-09-10 2023-03-14 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183040A (ja) * 1998-12-15 2000-06-30 Canon Inc 有機層間絶縁膜エッチング後のレジストアッシング方法
WO2002003426A2 (en) * 2000-06-30 2002-01-10 Lam Research Corporation Process for the post etch stripping of photoresist with hydrogen
JP2003045969A (ja) * 2001-07-12 2003-02-14 Samsung Electronics Co Ltd デュアルダマシン工程を利用した配線形成方法
JP2003092349A (ja) * 2001-09-18 2003-03-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6617257B2 (en) * 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
JP2003303880A (ja) * 2002-04-10 2003-10-24 Nec Corp 積層層間絶縁膜構造を利用した配線構造およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US111041A (en) * 1871-01-17 Improvement in hay-tedders
US5126231A (en) * 1990-02-26 1992-06-30 Applied Materials, Inc. Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch
US5910453A (en) * 1996-01-16 1999-06-08 Advanced Micro Devices, Inc. Deep UV anti-reflection coating etch
US5970376A (en) * 1997-12-29 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer
JP4221847B2 (ja) * 1999-10-25 2009-02-12 パナソニック電工株式会社 プラズマ処理装置及びプラズマ点灯方法
US6323121B1 (en) * 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
TW495822B (en) * 2000-06-29 2002-07-21 D M S Co Ltd Apparatus for irradiating ultraviolet light
US6413877B1 (en) 2000-12-22 2002-07-02 Lam Research Corporation Method of preventing damage to organo-silicate-glass materials during resist stripping
US6514860B1 (en) * 2001-01-31 2003-02-04 Advanced Micro Devices, Inc. Integration of organic fill for dual damascene process
US6777344B2 (en) 2001-02-12 2004-08-17 Lam Research Corporation Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications
US6566283B1 (en) * 2001-02-15 2003-05-20 Advanced Micro Devices, Inc. Silane treatment of low dielectric constant materials in semiconductor device manufacturing
US20020139771A1 (en) * 2001-02-22 2002-10-03 Ping Jiang Gas switching during an etch process to modulate the characteristics of the etch
US6498112B1 (en) 2001-07-13 2002-12-24 Advanced Micro Devices, Inc. Graded oxide caps on low dielectric constant (low K) chemical vapor deposition (CVD) films
US6696222B2 (en) * 2001-07-24 2004-02-24 Silicon Integrated Systems Corp. Dual damascene process using metal hard mask
US7253112B2 (en) * 2002-06-04 2007-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene process
JP2004079901A (ja) * 2002-08-21 2004-03-11 Nec Electronics Corp 半導体装置及びその製造方法
US6720256B1 (en) * 2002-12-04 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of dual damascene patterning
US6916697B2 (en) * 2003-10-08 2005-07-12 Lam Research Corporation Etch back process using nitrous oxide

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183040A (ja) * 1998-12-15 2000-06-30 Canon Inc 有機層間絶縁膜エッチング後のレジストアッシング方法
WO2002003426A2 (en) * 2000-06-30 2002-01-10 Lam Research Corporation Process for the post etch stripping of photoresist with hydrogen
US6617257B2 (en) * 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
JP2003045969A (ja) * 2001-07-12 2003-02-14 Samsung Electronics Co Ltd デュアルダマシン工程を利用した配線形成方法
JP2003092349A (ja) * 2001-09-18 2003-03-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003303880A (ja) * 2002-04-10 2003-10-24 Nec Corp 積層層間絶縁膜構造を利用した配線構造およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190070859A (ko) * 2017-12-13 2019-06-21 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
JP2019106490A (ja) * 2017-12-13 2019-06-27 東京エレクトロン株式会社 半導体装置の製造方法
CN110034063A (zh) * 2017-12-13 2019-07-19 东京毅力科创株式会社 半导体装置的制造方法
US11495490B2 (en) 2017-12-13 2022-11-08 Tokyo Electron Limited Semiconductor device manufacturing method
CN110034063B (zh) * 2017-12-13 2023-10-20 东京毅力科创株式会社 半导体装置的制造方法
KR102642184B1 (ko) * 2017-12-13 2024-03-04 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
WO2005038892A1 (en) 2005-04-28
CN1864249A (zh) 2006-11-15
EP1671363A4 (en) 2010-01-13
EP1671363A1 (en) 2006-06-21
US7202177B2 (en) 2007-04-10
TW200523689A (en) 2005-07-16
CN100426469C (zh) 2008-10-15
KR20060107758A (ko) 2006-10-16
US20050079710A1 (en) 2005-04-14
KR101197070B1 (ko) 2012-11-06

Similar Documents

Publication Publication Date Title
KR100849707B1 (ko) 탄소-도우핑된 저유전체들의 선택적 식각
KR100883291B1 (ko) 유기 반사 방지막 플라즈마 식각 방법
US6805139B1 (en) Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
JP6049871B2 (ja) エッチング及びアッシング中での低誘電率材料の側壁保護
KR100778260B1 (ko) 수소로 포토레지스트를 포스트 에칭 박리하기 위한 프로세스
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US6991739B2 (en) Method of photoresist removal in the presence of a dielectric layer having a low k-value
US6686293B2 (en) Method of etching a trench in a silicon-containing dielectric material
US20050022839A1 (en) Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
TWI514516B (zh) 保護外露式低k表面的方法
US6849193B2 (en) Highly selective process for etching oxide over nitride using hexafluorobutadiene
US20070193602A1 (en) Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
JP2007537602A (ja) フルオロカーボン化学エッチングにおけるh2添加物を使用しての炭素ドープ酸化ケイ素エッチング
US7129171B2 (en) Selective oxygen-free etching process for barrier materials
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
KR20060123144A (ko) 포토레지스트 스트립 동안의 배리어 재료의 손실 최소화
US6647994B1 (en) Method of resist stripping over low-k dielectric material
KR101197070B1 (ko) 유기실리케이트 유리용 아산화질소 스트립 프로세스
KR101276043B1 (ko) 아산화질소를 사용하는 에치백 프로세스
US6969685B1 (en) Etching a dielectric layer in an integrated circuit structure having a metal hard mask layer

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100819

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110414