CN115799028A - 半导体结构的制备方法及半导体结构 - Google Patents

半导体结构的制备方法及半导体结构 Download PDF

Info

Publication number
CN115799028A
CN115799028A CN202111062721.1A CN202111062721A CN115799028A CN 115799028 A CN115799028 A CN 115799028A CN 202111062721 A CN202111062721 A CN 202111062721A CN 115799028 A CN115799028 A CN 115799028A
Authority
CN
China
Prior art keywords
etching
gas
plasma
semiconductor structure
predetermined plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111062721.1A
Other languages
English (en)
Inventor
李蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111062721.1A priority Critical patent/CN115799028A/zh
Priority to US17/717,663 priority patent/US20230080330A1/en
Priority to TW111124653A priority patent/TW202312272A/zh
Publication of CN115799028A publication Critical patent/CN115799028A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请涉及一种半导体结构的制备方法及半导体结构，所述方法包括：于反应室内对半导体结构进行刻蚀处理，得到第一刻蚀结构；在所述反应室内对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理，得到去除刻蚀副产物后的第二刻蚀结构；其中，用于形成所述预设等离子体的气体中最大分子质量小于或等于氦原子质量，使得相同刻蚀条件下的预设等离子体的行程小于氦原子的行程，在利用预设等离子体刻蚀去除第一刻蚀结构上表面的刻蚀副产物的过程中，避免预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。

Description

半导体结构的制备方法及半导体结构
技术领域
本发明涉及半导体制造技术领域，特别是涉及半导体结构的制备方法及半导体结构。
背景技术
随着集成电路制程的快速发展，市场对半导体制程的效率及良率的要求越来越高。在半导体制程工艺中，刻蚀(ETCH)是图形化处理的一种重要工艺，刻蚀结构的良率直接影响制成半导体产品的良率。
然而，传统的刻蚀工艺过程中会产生较多的副产物(by-product)，在对晶圆进行等离子体刻蚀期间，会产生颗粒状的副产物掉落在晶圆表面，影响制成半导体产品的良率。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种半导体结构的制备方法及半导体结构，避免刻蚀期间形成颗粒状刻蚀副产物掉落在半导体结构的上表面，影响制成半导体产品的良率。
为实现上述目的及其他相关目的，本申请的一方面提供一种半导体结构的制备方法，包括如下步骤：
于反应室内对半导体结构进行刻蚀处理，得到第一刻蚀结构；
在所述反应室内对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理，得到去除刻蚀副产物后的第二刻蚀结构；其中，用于形成所述预设等离子体的气体中最大分子质量小于或等于氦原子质量。
上述实施例中的半导体结构的制备方法，通过对在反应室内刻蚀得到的第一刻蚀结构的上表面进行预设等离子体刻蚀处理，得到去除刻蚀副产物后的第二刻蚀结构，用于形成预设等离子体的气体中最大分子质量小于或等于氦原子质量，因此，相同刻蚀条件下的预设等离子体的行程小于氦原子的行程，在利用预设等离子体刻蚀去除第一刻蚀结构上表面的刻蚀副产物的过程中，避免预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
在其中一个实施例中，所述半导体结构的制备方法还包括：以所述第二刻蚀结构为掩膜继续刻蚀，得到目标刻蚀结构，以提高制备的目标刻蚀结构的质量及良率。
在其中一个实施例中，在对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理之前，还包括：采用清洁气体对所述反应室的腔体内壁进行清洁处理。避免反应室的腔体内壁上的刻蚀副产物影响后续工艺中制备半导体结构的良率。
在其中一个实施例中，所述的半导体结构的制备方法还包括：于清洁处理后的所述腔体内壁的表面沉积保护膜层，以修复清洁处理工艺过程中对腔体内壁的刻蚀损伤。
在其中一个实施例中，所述清洁气体包括三氟化氮，以在沉积薄膜后利用三氟化氮产生活性氟离子生成酸性物质，以对所述反应室的腔体内壁进行清洁处理。
在其中一个实施例中，形成所述保护膜层的材料包括二氧化硅，以修复清洁处理工艺过程中对腔体内壁的刻蚀损伤，并且二氧化硅覆盖并保护腔体内壁，可以避免后续刻蚀工艺损伤腔体内壁。
在其中一个实施例中，用于形成所述预设等离子体的气体包括一氧化二氮、氮气或氧气中至少一种，使得形成的预设等离子体的行程小于相同刻蚀条件下氦原子的行程，避免在利用预设等离子体刻蚀去除第一刻蚀结构上表面的刻蚀副产物的过程中，预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
在其中一个实施例中，用于形成所述预设等离子体的气体还包括氦气，氦原子质量比一氧化二氮、氮气或氧气中任意一个的分子质量更小，相同刻蚀条件下，用氦气形成的等离子体的行程比用一氧化二氮、氮气或氧气中任意一个形成的等离子体的行程更大，可以有效地去除位于腔体内壁及第一刻蚀结构上表面的刻蚀副产物；由于用于形成等离子体的气体还包括一氧化二氮、氮气或氧气中至少一种，相对于完全用氦气形成等离子体进行腔体内壁清洁处理，可以避免在利用预设等离子体刻蚀去除第一刻蚀结构上表面的刻蚀副产物的过程中，预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
在其中一个实施例中，用于形成所述预设等离子体的气体的流量大于0且小于或等于6300sccm，避免在利用预设等离子体刻蚀去除第一刻蚀结构上表面的刻蚀副产物的过程中，预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
在其中一个实施例中，用于形成所述预设等离子体的气体包括一氧化二氮，且所述气体中一氧化二氮的含量为70％-90％，以有效地去除第一刻蚀结构上表面的刻蚀副产物，同时避免预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
在其中一个实施例中，所述氦气的流量大于0且小于或等于3000sccm，以有效地去除第一刻蚀结构上表面的刻蚀副产物，保证刻蚀效率，避免浪费刻蚀气体，从而控制刻蚀工艺成本。
在其中一个实施例中，用于形成所述预设等离子体的气体包括一氧化二氮及氦气，其中，所述一氧化二氮的分子数与所述气体的分子数总数的比为0.5-1.0，以有效地去除第一刻蚀结构上表面的刻蚀副产物，同时避免预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
在其中一个实施例中，对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理工艺的压力4torr-6torr，以有效地去除第一刻蚀结构上表面的刻蚀副产物，同时避免预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
在其中一个实施例中，对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理工艺的射频能量为500W-700W，以有效地去除第一刻蚀结构上表面的刻蚀副产物，同时避免预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
本申请的另一方面提供一种半导体结构，包括：采用任一本申请实施例中所述的半导体结构的制备方法制成。通过对在反应室内刻蚀得到的第一刻蚀结构的上表面进行预设等离子体刻蚀处理，得到去除刻蚀副产物后的第二刻蚀结构，用于形成预设等离子体的气体中最大分子质量小于或等于氦原子质量，因此，相同刻蚀条件下的预设等离子体的行程小于氦原子的行程，在利用预设等离子体刻蚀去除第一刻蚀结构上表面的刻蚀副产物的过程中，避免预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
附图说明
为了更好地描述和说明这里公开的那些申请的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的申请、目前描述的实施例和/或示例以及目前理解的这些申请的最佳模式中的任何一者的范围的限制。
图1显示为本申请一实施例中提供的一种半导体结构的制备方法的流程图；
图2显示为本申请另一实施例中提供的一种半导体结构的制备方法的流程图；
图3显示为本申请又一实施例中提供的一种半导体结构的制备方法的流程图；
图4显示为本申请一实施例中提供的反应室的截面结构示意图；
图5显示为图4中A区的放大示意图；
图6显示为本申请一实施例中提供的第一刻蚀结构的截面结构示意图；
图7显示为本申请一实施例中提供的第二刻蚀结构的截面结构示意图；
图8显示为本申请一实施例中提供的目标刻蚀结构的俯视图结构示意图；
图9显示为本申请一实施例中用于形成预设等离子体的气体中一氧化二氮的分子数与气体分子总数的比值与制备半导体结构良率的对应关系曲线示意图。
附图标记说明：
10、第一刻蚀结构；11、第二掩膜层；111、第一介质层；112、第二介质层；12、第一掩膜层；121、氮氧化硅层；122、碳层；13、第一图形化掩膜层；14、颗粒状刻蚀副产物；15、基底；20、第二刻蚀结构；30、预设等离子体；40、目标刻蚀结构；41、电容孔；50、抽气口；200、反应室；202、腔体内壁；203、清洁副产物层；204、保护膜层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
请参阅图1-图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本申请的基本构想，虽图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，在本申请的一个实施例中，提供了一种半导体结构的制备方法，包括如下步骤：
步骤S110：于反应室内对半导体结构进行刻蚀处理，得到第一刻蚀结构；
步骤S120：在所述反应室内对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理，得到去除刻蚀副产物后的第二刻蚀结构；其中，用于形成所述预设等离子体的气体中最大分子质量小于或等于氦原子质量。
具体地，请继续参阅图1，通过对在反应室内刻蚀得到的第一刻蚀结构的上表面进行预设等离子体刻蚀处理，得到去除刻蚀副产物后的第二刻蚀结构，用于形成预设等离子体的气体中最大分子质量小于或等于氦原子质量，因此，相同刻蚀条件下的预设等离子体的行程小于氦原子的行程，在利用预设等离子体刻蚀去除第一刻蚀结构上表面的刻蚀副产物的过程中，避免预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
请参阅图2，在本申请的一个实施例中，所述半导体结构的制备方法还包括如下步骤：
步骤S130：以所述第二刻蚀结构为掩膜继续刻蚀，得到目标刻蚀结构。
具体地，对于集成电路半导体结构来说，由于集成电路结构比较复杂，在刻蚀工艺过程中需要进行多次图案转移，以制备符合集成电路功能需求的半导体结构。在得到第一刻蚀结构之后，基于第一刻蚀结构为掩膜继续刻蚀，得到符合集成电路功能需求的目标刻蚀结构，也可以继续以目标刻蚀结构为掩膜进行刻蚀，进一步向目标刻蚀结构进行图案转移，得到更复杂的半导体结构。由于在利用预设等离子体刻蚀去除第一刻蚀结构上表面的刻蚀副产物的过程中，避免预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，提高了制备的第二刻蚀结构的质量及良率，从而提高了制成半导体产品的良率。
上述实施例旨在说明本申请的实施原理，对于具体执行刻蚀工艺的次数不作具体限定。
请参阅图3，在本申请的一个实施例中，在对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理之前，还包括：
步骤S112：采用清洁气体对所述反应室的腔体内壁进行清洁处理。
作为示例，请参阅图4-图7，在反应室200内利用预设等离子体30对晶圆进行刻蚀之后，得到如图6所示的第一刻蚀结构10，其中，第一刻蚀结构10可以包括由下至上依次叠置的基底15、第二掩膜层11、第一掩膜层12及第一图形化掩膜层13；第二掩膜层11包括依次叠置的第一介质层111及第二介质层112，第二介质层112与第一掩膜层12相邻。由于刻蚀过程中会引入清洁气体对反应室200的腔体内壁202进行清洁处理，以避免反应室200的腔体内壁202上的刻蚀副产物影响后续工艺中制备半导体结构的良率，清洁气体会与腔体内壁202的材质发生化学反应，形成清洁副产物层203。例如，可以在沉积薄膜后利用三氟化氮产生活性氟离子生成酸性物质，以对所述反应室的腔体内壁进行清洁处理，而氟化物可能与反应室的腔体内壁表面发生化学反应并产生氟化铝(AlF)。然后在清洁后的腔体内壁202表面生长一层保护膜层204，以避免刻蚀制程中等离子体对腔体内壁造成损伤，例如，形成保护膜层204的材料包括二氧化硅，以修复清洁处理工艺过程中对腔体内壁202的刻蚀损伤，并且二氧化硅覆盖并保护腔体内壁202，可以避免后续刻蚀工艺损伤腔体内壁202。请继续参阅图5，由于腔体内部结构复杂，腔体内壁202部分位置未被保护膜层204均匀覆盖，在刻蚀的过程中等离子体轰击该未被保护膜层204均匀覆盖的区域，导致制备的第一刻蚀结构10的上表面聚集有颗粒状刻蚀副产物14，如图6所示，影响后续基于该第一刻蚀结构10为掩膜继续刻蚀得到半导体结构的质量及良率。
作为示例，请参考图4，可以设置反应室200经由抽气口50与外界连通，抽气泵(未图示)与抽气口50连接，通过抽气泵将刻蚀副产物/颗粒状固体等抽走并经由抽气口50排除反应室200。
作为示例，请参阅图7，通过对在反应室内刻蚀得到的第一刻蚀结构的上表面进行预设等离子体刻蚀处理，得到去除刻蚀副产物后的第二刻蚀结构20，用于形成所述预设等离子体的气体包括一氧化二氮、氮气或氧气中至少一种，使得形成的预设等离子体的行程小于相同刻蚀条件下氦原子的行程，避免在利用预设等离子体刻蚀去除第一刻蚀结构上表面的刻蚀副产物的过程中，预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。用于形成所述预设等离子体的气体还可以包括氦气，氦原子质量比一氧化二氮、氮气或氧气中任意一个的分子质量更小，相同刻蚀条件下，用氦气形成的等离子体的行程比用一氧化二氮、氮气或氧气中任意一个形成的等离子体的行程更大，可以有效地去除位于腔体内壁及第一刻蚀结构上表面的刻蚀副产物；由于用于形成等离子体的气体还包括一氧化二氮、氮气或氧气中至少一种，相对于完全用氦气形成等离子体进行腔体内壁清洁处理，可以避免在利用预设等离子体刻蚀去除第一刻蚀结构上表面的刻蚀副产物的过程中，预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。作为示例，本实施例中，可以通过抽气泵(未图示)将刻蚀副产物/颗粒状固体等抽走。抽气泵与抽气口50连接，用于将反应室200内的刻蚀副产物或颗粒物等抽走。
作为示例，请参阅图8，以所述第二刻蚀结构为掩膜继续刻蚀，得到包括若干个电容孔41的目标刻蚀结构40。例如，请继续参阅图7，第二刻蚀结构20可以包括由下至上依次叠置的基底15、第二掩膜层11、第一掩膜层12及第一图形化掩膜层13，可以以第一图形化掩膜层13为掩模刻蚀第一掩膜层12、第二掩膜层11及基底15，得到包括若干个电容孔41的目标刻蚀结构40，其中，第二掩膜层11包括依次叠置的第一介质层111及第二介质层112，第二介质层112与第一掩膜层12相邻。相对于以图7中的第一刻蚀结构10为掩膜继续刻蚀得到的包括若干个电容孔41的目标刻蚀结构400，本实施例中由于去除了第一刻蚀结构10上表面的颗粒状刻蚀副产物14，避免颗粒状刻蚀副产物14影响电容孔图案转移的均匀性，使得制备的目标刻蚀结构40中电容孔41的大小更加均匀，避免产生电容孔41之间耦接的情况，有效地提高了制成半导体结构的质量与良率。
作为示例，请继续参阅图7-图8，第一介质层111的制备材料可以包括二氧化硅；第二介质层112的制备材料可以包括碳；第一掩膜层12可以包括依次叠置的氮氧化硅层121及碳层122，碳层122与第一图形化掩膜层13相邻；第一图形化掩膜层13的制备材料可以包括二氧化硅。
作为示例，用于形成所述预设等离子体的气体的流量大于0且小于或等于6300sccm。例如，用于形成所述预设等离子体的气体的流量可以大于0且小于或等于6300sccm，避免在利用预设等离子体刻蚀去除第一刻蚀结构上表面的刻蚀副产物的过程中，预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
作为示例，用于形成所述预设等离子体的气体包括一氧化二氮，且所述气体中一氧化二氮的含量为70％-90％。例如，用于形成所述预设等离子体的气体中一氧化二氮的含量可以为70％、75％、80％、85％或90％等，以有效地去除第一刻蚀结构上表面的刻蚀副产物，同时避免预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
作为示例，用于形成所述预设等离子体的气体包括一氧化二氮及氦气，图9中横轴表示用于形成所述预设等离子体的气体中一氧化二氮的分子数与所述气体的分子数总数的比值，纵轴为各比值对应的良率。可以发现，若用于形成所述预设等离子体的气体中一氧化二氮的分子数与所述气体的分子数总数的比值为0.5-1.0，例如，用于形成所述预设等离子体的气体中一氧化二氮的分子数与所述气体的分子数总数的比为0.5、0.6、0.75、0.8、0.9或1.0等，得到的第二刻蚀结构或目标刻蚀结构的良率相对较高，其中，用于形成所述预设等离子体的气体中一氧化二氮的分子数与所述气体的分子数总数的比为0.75时，对应的良率可以达到最高。因此，可以设置用于形成所述预设等离子体的气体中一氧化二氮的分子数与所述气体的分子数总数的比为0.5-1.0，以有效地去除第一刻蚀结构上表面的刻蚀副产物，同时避免预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。并且，一氧化二氮的成本比氦气的成本低，相较于传统的刻蚀工艺中完全采用氦气形成等离子体进行刻蚀，用一氧化二氮代替部分或全部氦气，可以降低刻蚀成本。
作为示例，用于形成所述预设等离子体的气体中氦气的流量大于0且小于或等于3000sccm。例如，用于形成所述预设等离子体的气体中氦气的流量可以为500sccm、1000sccm、1500sccm、2000sccm、2500sccm或3000sccm等，以有效地去除第一刻蚀结构上表面的刻蚀副产物，保证刻蚀效率，避免浪费刻蚀气体，从而控制刻蚀工艺成本。
作为示例，对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理工艺的压力为4torr-6torr。例如，对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理工艺的压力可以为4torr、5torr或6torr等，以有效地去除第一刻蚀结构上表面的刻蚀副产物，同时避免预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
作为示例，对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理工艺的射频能量为500W-700W。例如，对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理工艺的射频能量可以为500W、600W或700W等，以有效地去除第一刻蚀结构上表面的刻蚀副产物，同时避免预设等离子体轰击刻蚀腔体内壁表面形成颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
在本申请的一个实施例中，提供了一种半导体结构，包括：采用任一本申请实施例中所述的半导体结构的制备方法制成。通过对在反应室内刻蚀得到的第一刻蚀结构的上表面进行预设等离子体刻蚀处理，得到去除刻蚀副产物后的第二刻蚀结构，用于形成预设等离子体的气体中最大分子质量小于或等于氦原子质量，因此，相同刻蚀条件下的预设等离子体的行程小于氦原子的行程，在利用预设等离子体刻蚀去除第一刻蚀结构上表面的刻蚀副产物的过程中，避免预设等离子体轰击刻蚀腔体内壁表面形成的颗粒状固体，掉落在第一刻蚀结构的上表面，从而提高了制成半导体产品的良率。
在本申请的一个实施例中，可以通过抽气泵将去除的刻蚀副产物/颗粒状固体等从反应室内抽走。
请注意，上述实施例仅出于说明性目的而不意味对本申请的限制。
应该理解的是，除非本文中有明确的说明，所述的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，所述的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种半导体结构的制备方法，其特征在于，包括：
于反应室内对半导体结构进行刻蚀处理，得到第一刻蚀结构；
在所述反应室内对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理，得到去除刻蚀副产物后的第二刻蚀结构；其中，用于形成所述预设等离子体的气体中最大分子质量小于或等于氦原子质量。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，还包括：
以所述第二刻蚀结构为掩膜继续刻蚀，得到目标刻蚀结构。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，在对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理之前，还包括：
采用清洁气体对所述反应室的腔体内壁进行清洁处理。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，还包括：
于清洁处理后的所述腔体内壁的表面沉积保护膜层。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述清洁气体包括三氟化氮。
6.根据权利要求4所述的半导体结构的制备方法，其特征在于，形成所述保护膜层的材料包括二氧化硅。
7.根据权利要求1-6任一项所述的半导体结构的制备方法，其特征在于，用于形成所述预设等离子体的气体包括一氧化二氮、氮气或氧气中至少一种。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，用于形成所述预设等离子体的气体还包括氦气。
9.根据权利要求7所述的半导体结构的制备方法，其特征在于，用于形成所述预设等离子体的气体的流量大于0且小于或等于6300sccm。
10.根据权利要求7所述的半导体结构的制备方法，其特征在于，用于形成所述预设等离子体的气体包括一氧化二氮，且所述气体中一氧化二氮的含量为70％-90％。
11.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述氦气的流量为大于0且小于或等于3000sccm。
12.根据权利要求8所述的半导体结构的制备方法，其特征在于，用于形成所述预设等离子体的气体包括一氧化二氮及氦气；
其中，所述一氧化二氮的分子数与所述气体的分子数总数的比为0.5-1.0。
13.根据权利要求1-6任一项所述的半导体结构的制备方法，其特征在于，对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理工艺的压力为4torr-6torr。
14.根据权利要求1-6任一项所述的半导体结构的制备方法，其特征在于，对所述第一刻蚀结构的上表面进行预设等离子体刻蚀处理工艺的射频能量为500W-700W。
15.一种半导体结构，其特征在于，采用权利要求1-14任一项所述的半导体结构的制备方法制成。
CN202111062721.1A 2021-09-10 2021-09-10 半导体结构的制备方法及半导体结构 Pending CN115799028A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111062721.1A CN115799028A (zh) 2021-09-10 2021-09-10 半导体结构的制备方法及半导体结构
US17/717,663 US20230080330A1 (en) 2021-09-10 2022-04-11 Method for manufacturing semiconductor structure, and semiconductor structure
TW111124653A TW202312272A (zh) 2021-09-10 2022-06-30 半導體結構的製備方法及半導體結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111062721.1A CN115799028A (zh) 2021-09-10 2021-09-10 半导体结构的制备方法及半导体结构

Publications (1)

Publication Number Publication Date
CN115799028A true CN115799028A (zh) 2023-03-14

Family

ID=85417151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111062721.1A Pending CN115799028A (zh) 2021-09-10 2021-09-10 半导体结构的制备方法及半导体结构

Country Status (3)

Country Link
US (1) US20230080330A1 (zh)
CN (1) CN115799028A (zh)
TW (1) TW202312272A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6843858B2 (en) * 2002-04-02 2005-01-18 Applied Materials, Inc. Method of cleaning a semiconductor processing chamber
US7202177B2 (en) * 2003-10-08 2007-04-10 Lam Research Corporation Nitrous oxide stripping process for organosilicate glass

Also Published As

Publication number Publication date
TW202312272A (zh) 2023-03-16
US20230080330A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US10256079B2 (en) Semiconductor processing systems having multiple plasma configurations
US7494827B2 (en) Plasma etching method and plasma etching apparatus
US5970383A (en) Method of manufacturing a semiconductor device with improved control of deposition layer thickness
CN110739204B (zh) 用于介电材料的蚀刻的预清洁
US11417534B2 (en) Selective material removal
CN103962353B (zh) 等离子体刻蚀装置的腔体清洗方法
CN1633701A (zh) 用于有机硅酸盐玻璃低k介质腐蚀应用的用于o2和nh3的蚀刻后光刻胶剥除
TW200525611A (en) Chamber cleaning method
CN106489190A (zh) 在具有高纵横比的凹陷部上蒸镀绝缘膜的方法
TW201810395A (zh) 用以蝕刻複合三維結構之壓力排淨蝕刻方法
CN114975113A (zh) 形成氧化硅和氮化硅复合薄膜的方法
KR100575847B1 (ko) 반도체 및 평판디스플레이 설비의 부산물 포집방법
CN115799028A (zh) 半导体结构的制备方法及半导体结构
US20060172545A1 (en) Purge process conducted in the presence of a purge plasma
JP2008112854A (ja) 半導体装置の製造方法
US6911398B2 (en) Method of sequentially processing a plurality of lots each including semiconductor substrates
JPH0878397A (ja) 高融点金属含有膜のエッチング方法及び薄膜キャパシタの製造方法
US6699792B1 (en) Polymer spacers for creating small geometry space and method of manufacture thereof
CN103548122A (zh) 干法蚀刻方法及器件制造方法
CN215451402U (zh) 一种电容及半导体设备
US20060216890A1 (en) Method of fabricating flash memory device
CN1770019A (zh) 使用h2o电浆同时移除光阻和释放电荷的方法
US11527413B2 (en) Cyclic plasma etch process
US10305029B1 (en) Image reversal process for tight pitch pillar arrays
KR100355862B1 (ko) 플라즈마 화학기상증착 챔버의 세정방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination