CN114975113A - 形成氧化硅和氮化硅复合薄膜的方法 - Google Patents
形成氧化硅和氮化硅复合薄膜的方法 Download PDFInfo
- Publication number
- CN114975113A CN114975113A CN202210441962.5A CN202210441962A CN114975113A CN 114975113 A CN114975113 A CN 114975113A CN 202210441962 A CN202210441962 A CN 202210441962A CN 114975113 A CN114975113 A CN 114975113A
- Authority
- CN
- China
- Prior art keywords
- reaction chamber
- gas
- silicon
- introducing
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种形成氧化硅和氮化硅复合薄膜的方法,包括步骤:S1:提供P反应腔室,维持在预设温度;S2:通入氟化氮气体和氩气,解离成氟离子后通入反应腔室,形成氟化铝保护层;S3:通入惰性气体进行吹扫后,通入含硅气体和氨气,于上极板表面形成氮氧化硅薄膜;S4:将生长基底放入反应腔室内,于生长基底表面沉积氧化硅层;S5:通入惰性气体并同时对反应腔室进行抽气,以对反应腔室内部进行清洁,于生长基底表面沉积氮化硅层;S6:通入氨气,进行氨气处理,以使氨气与反应腔室内残留的含硅气体充分发生反应生成氮化硅膜,最终于生长基底上形成氧化硅和氮化硅复合薄膜。采用本发明,可以显著提高薄膜生长效率和良率,提高设备产出率。
Description
技术领域
本发明涉及半导体制造技术领域,特别是涉及一种形成氧化硅和氮化硅复合薄膜的方法。
背景技术
氧化硅与氮化硅复合薄膜是半导体器件制造中的常用薄膜,例如在将氮化硅层作为刻蚀阻挡层时,通常会先沉积氧化硅层再形成氮化硅层,以通过氧化硅层增强粘附性及缓解氮化硅层与衬底的层间应力。
现有技术中,在需要沉积氧化硅与氮化硅复合薄膜时,通常是先单独沉积氧化硅层,之后对腔体进行清洁或更换其他腔体继续沉积氮化硅层,以避免在同一腔体中连续沉积这两种膜层造成的颗粒污染。
具体地,现有技术中沉积氧化硅与氮化硅复合薄膜的常用方法如下:
1.沉积氧化硅层,该过程为:提供真空腔体,使腔体内保持在预设温度,然后通入氟化氮气体和氩气,以对腔体内部进行清洁,同时在腔体内部的上极板表面形成氟化铝层,以提高腔体对杂质的吸附能力;之后将生长基底放入腔体内,向腔体内通入含硅气体和笑气,以于生长基底表面沉积氧化硅层;
2.在氧化硅层上沉积氮化硅层,该过程为:提供真空腔体(可以和沉积氧化硅层是同一个真空腔体或不同的真空腔体),使腔体内保持在预设温度,然后通入氟化氮气体和氩气,以对腔体内部进行清洁,同时在腔体内部的上极板表面形成氟化铝层,该步骤同样是为了提高腔体对杂质的吸附能力;之后将形成有氧化硅层的生长基底放入腔体内,向腔体内通入含硅气体和氨气,以于氧化硅层的表面沉积氮化硅层而形成复合薄膜,之后从反应腔室内取出生长基底。
可以看到,采用现有方法沉积氧化硅和氮化硅复合薄膜的流程比较复杂,这会导致设备产出率下降,生产成本上升。同时,采用现有方法沉积氧化硅和氮化硅复合薄膜的叠层时,产生的颗粒污染仍然比较严重。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种形成氧化硅和氮化硅复合薄膜的方法,用于解决采用现有方法沉积氧化硅和氮化硅复合薄膜的流程比较复杂,导致设备产出率下降,生产成本上升,且在沉积氧化硅和氮化硅复合薄膜的叠层时,颗粒污染比较严重等问题。
为实现上述目的及其他相关目的,本发明提供一种形成氧化硅和氮化硅复合薄膜的方法,包括步骤:
S1:提供PECVD真空反应腔室,使反应腔室内的温度维持在预设温度;
S2:通入氟化氮气体和氩气,在反应腔室外部解离成氟离子后通入反应腔室,使反应腔室维持预设温度和预设压强的情况下,对反应腔室内部进行清洁以去除杂质颗粒,并于反应腔室的上极板表面形成氟化铝保护层;
S3:向反应腔室内通入惰性气体进行吹扫后,以1:1的比例通入预设时长的含硅气体和氨气,反应腔室内维持预设温度和预设压强,在预设射频功率下,在反应腔室内表面形成预设厚度的氮氧化硅薄膜;
S4:将生长基底放入反应腔室内,向反应腔室内通入含硅气体和笑气,使反应腔室维持预设温度和预设压强,以于生长基底表面沉积氧化硅层;
S5:向反应腔室内通入惰性气体并同时对反应腔室进行抽气,以对反应腔室内部进行清洁,之后向反应腔室内通入含硅气体和氨气,并使反应腔室维持在预设压强,以于形成有氧化硅层的生长基底表面沉积氮化硅层;
S6:向反应腔室内通入氨气,使反应腔室维持在预设压强,对反应腔室进行氨气处理,以使氨气与反应腔室内残留的含硅气体充分发生反应生成氮化硅膜,最终于生长基底上形成氧化硅和氮化硅复合薄膜。
可选地,预设温度为350℃-400℃,预设压强为1torr-10torr。
可选地,步骤S2中的氟化氮气体流量为4000sccm,氩气流量为8000sccm,通入时间为30s-60s。
可选地,步骤S3中的含硅气体为硅烷,且步骤S3中还同时通入笑气,硅烷、氨气和笑气的流量比为1:1:1。
更可选地,步骤S3中,硅烷、氨气和笑气的流量均为200sccm-500sccm,气体通入时间为10s-15s,预设射频功率为400W-600W,形成的氮氧化硅薄膜的厚度为1500埃-2000埃。
可选地,步骤S4中的含硅气体为硅烷,且步骤S4中还同时通入笑气,气体通入时间为5s-10s,笑气与硅烷的流量比为1:10。
更可选地,步骤S4中,硅烷的流量为100sccm-200sccm,笑气的流量为1000sccm-2000sccm,薄膜沉积过程中通入流量为2000sccm-4000sccm的氮气以使反应腔室内保持压力稳定,沉积过程中的射频功率为200W-500W,沉积时间为10s-1min。
可选地,步骤S5中,保证反应腔室压力为30mtorr的情况下,通入流量为10000sccm的氮气并同时对反应腔室抽气30s-60s,之后通入的含硅气体为硅烷,含硅气体和氨气的通入时间为5s-10s,其中,硅烷与氨气的流量比为1:2。
更可选地,步骤S5中,硅烷的流量为200sccm-300sccm,氨气的流量为400sccm-600sccm,且通入含硅气体和氨气的过程中同时通入15000sccm-20000sccm的笑气以保证反应氛围,沉积过程中的射频功率为300W-600W,沉积时间为5s-20s,沉积的氮化硅膜的厚度为100A-600A。
可选地,步骤S6中,氨气的流量为100sccm-200sccm,氨气的通入时间为5s-10s,射频功率为200W-500W,通入氨气后的沉积时间为10s-20s。
如上所述,本发明提供的形成氧化硅和氮化硅复合薄膜的方法,具有以下有益效果:本发明经改善的工艺和流程设计,在对生长基底进行氧化硅和氮化硅复合薄膜沉积前,先对反应腔室进行预处理处理,以于反应腔室内壁(尤其是上极板表面)形成氟化铝保护层和氮氧化硅薄膜,以极大提高反应腔室内壁对杂质的吸附力,避免杂质脱落至生长基底表面,并在完成氮化硅层的主要生长步骤后,对反应腔室内壁和生长基底表面追加氨气等离子体处理,以有效消除薄膜的颗粒污染。同时,在本发明的沉积过程中,氧化硅层和氮化硅层在同一反应腔室内连续沉积,而无需进行生长基底的转移,连续沉积过程中反应腔室内的压强和温度等条件尽量保持恒定,不仅可以简化参数调节,在确保各膜层连续快速生长的情况下,可以有效减少因压强和温度波动对薄膜的不良影响,通过前述这样一个完整的技术方案,可以显著提高薄膜生长效率和良率,提高设备产出率。
附图说明
图1显示为本发明提供的形成氧化硅和氮化硅复合薄膜的方法的流程图。
图2显示为采用现有技术进行单层氧化硅沉积,单层氮化硅沉积与采用本发明进行氧化硅和氮化硅叠层的薄膜均一性对比图。
图3显示为采用现有技术与采用本发明沉积的薄膜的颗粒状况对比图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
在本申请的上下文中,所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。为使图示尽量简洁,各附图中并未对所有的结构全部标示。
请参阅图1至图3.
如图1所示,本发明提供一种形成氧化硅和氮化硅复合薄膜的方法,包括步骤:
S1:提供PECVD真空反应腔室,使反应腔室内的温度维持在预设温度;所述反应腔室较佳地为铝制腔室,即腔体以及腔体内的很多部件都是铝材质,反应腔室内设置有耐高温的用于承载生长基底的基座,例如为纯氮化铝基座或表面镀有氮化铝或氟化铝层的金属基座,反应腔室顶部设置有上极板;反应腔室内的温度可以根据沉积原料和膜层的特性而定,在本发明提供的较佳示例中,预设温度为350℃-400℃(包括端点值,本说明书中在涉及数值范围的描述时,如无特殊说明,均包括端点值),这个温度可以满足目前大部分半导体厂的制程需求,且在本示例中,较佳地在所有薄膜沉积过程中,反应腔室内都维持在该预设温度,不仅可以简化参数调节,更重要的是避免因温度波动给沉积的薄膜带来不良影响;
S2:通入氟化氮气体和氩气,两者的流量比较佳地为1:2,这样能保证氟离子的解离效果最佳;将氟化氮气体在反应腔室外部解离成氟离子后通入反应腔室,使反应腔室维持预设温度和预设压强的情况下,对反应腔室内部进行清洁以去除杂质颗粒,并于反应腔室的上极板表面形成氟化铝保护层,同时,反应腔室内壁及其他部件表面也将形成氟化铝保护层,由此提高反应腔室对杂质的吸附力,减少后续镀膜过程中的颗粒污染;该步骤中的气体流量和通入时间可以根据反应腔室内的污染情况而定,但在一较佳示例中,氟化氮气体流量为4000sccm,氩气流量为8000sccm,通入时间为30s-60s,以确保对反应腔室内的杂质进行较为彻底的清除;
S3:向反应腔室内通入惰性气体进行吹扫后,以1:1的比例通入预设时长的含硅气体和氨气,反应腔室内维持预设温度和预设压强,在预设射频功率下,在反应腔室内表面,包括上极板的表面形成预设厚度的氮氧化硅薄膜;该预设压强较佳地为1torr-10torr,更优选地为5torr-8torr;各气体的具体流量、通入时间可以根据待沉积薄膜的厚度和原料气体类型而定,本步骤是本发明中一个比较重要的步骤,氮氧化硅薄膜与氧化硅和氮化硅都有较好的粘附性,因此通过在反应腔室内表面形成氮氧化硅薄膜,可以增强反应腔室对杂质的吸附力,避免腔室内部,尤其是上极板表面的杂质脱落造成晶圆污染,但要实现这个效果,氮氧化硅薄膜的厚度比较关键,太厚会影响后续镀膜工艺,造成颗粒掉落,太薄则难以确保上极板上形成均匀的镀膜,也会成为颗粒来源;发明人经大量实验发现,氮氧化硅薄膜的厚度较佳地为1500埃-2000埃;为沉积该厚度的氮氧化硅薄膜,在一较佳示例中,含硅气体为硅烷,且通入硅烷的同时还通入笑气,笑气在沉积过程中主要作为氛围气体,以避免外界杂质气体干扰,硅烷、氨气和笑气的流量比较佳地为1:1:1;在一具体示例中,硅烷、氨气和笑气的流量均为200sccm-500sccm,气体通入时间为10s-15s,预设射频功率为400W-600W;
S4:将生长基底,例如8英寸或12英寸晶圆放入反应腔室内,向反应腔室内通入含硅气体和笑气,使反应腔室维持预设温度和预设压强,以于生长基底表面沉积氧化硅层;该步骤中,气体流量和通入时间可以根据需要调整,而在一较佳的示例中,含硅气体为硅烷,且通入硅烷的过程中还同时通入笑气,气体通入时间为5s-10s,笑气与硅烷的流量比为1:10,在一具体示例中,硅烷的流量为100sccm-200sccm,笑气的流量为1000sccm-2000sccm,薄膜沉积过程中通入流量为2000sccm-4000sccm的氮气以使反应腔室内保持压力稳定,沉积过程中的射频功率为200W-500W,沉积时间为10s-1min;
S5:向反应腔室内通入惰性气体并同时对反应腔室进行抽气,以对反应腔室内部进行清洁,之后向反应腔室内通入含硅气体和氨气,并使反应腔室维持在预设压强,以于形成有氧化硅层的生长基底表面沉积氮化硅层;该步骤中的气体流量和通入时间等参数可以根据待沉积的氮化硅层的厚度而定,在一较佳示例中,在保证反应腔室压力为30mtorr的情况下,通入流量为10000sccm的氮气并同时对反应腔室抽气30s-60s,避免前一步骤中的氨气等反应气体残留,同时去除反应腔室内壁,包括上极板表面的不稳定膜层,在对反应腔室进行彻底的清洁后,向反应腔室内通入的含硅气体为硅烷,含硅气体和氨气的通入时间为5s-10s,其中,硅烷与氨气的流量比为1:2,在更具体的示例中,硅烷的流量为200sccm-300sccm,氨气的流量为400sccm-600sccm,且通入含硅气体和氨气的过程中同时通入15000sccm-20000sccm的笑气以保证反应氛围(笑气在步骤S3至S5的薄膜沉积过程中持续通入,仅在步骤S5的排气过程中停止供应),沉积过程中的射频功率为300W-600W,沉积时间为5s-20s,沉积的氮化硅膜的厚度为100A-600A;
S6:向反应腔室内通入氨气,使反应腔室维持在预设压强,对反应腔室进行氨气处理,以使氨气与反应腔室内残留的含硅气体充分发生反应生成氮化硅膜,最终于生长基底上形成氧化硅和氮化硅复合薄膜;这一步也是减少薄膜颗粒污染中的重要一环,通过单独通入氨气,以充分消除反应腔室内壁(尤其是上极板表面)残留的含硅活性基团造成的颗粒,避免在开腔取出生长基底的过程中,反应腔室内壁上的含硅颗粒和不稳定膜层等杂质脱落掉至生长基底表面而造成颗粒污染,该步骤中的氨气流量和通入时间等参数可以根据需要而定,理论上氨气流量越大,通入时间越长,则清理越彻底,但发明人经大量实验发现,氨气的流量为100sccm-200sccm,氨气的通入时间为5s-10s,射频功率为200W-500W,通入氨气后的沉积时间为10s-20s的情况下,可以充分满足需求。
本发明经改善的工艺和流程设计,在对生长基底进行氧化硅和氮化硅复合薄膜沉积前,先对反应腔室进行预处理处理,以于反应腔室内壁(尤其是上极板表面)形成氟化铝保护层和氮氧化硅薄膜,以极大提高反应腔室内壁对杂质的吸附力,避免杂质脱落至生长基底表面,并在完成氮化硅层的主要生长步骤后,对反应腔室内壁和生长基底表面追加氨气等离子体处理,以有效消除薄膜的颗粒污染。同时,在本发明的沉积过程中,氧化硅层和氮化硅层在同一反应腔室内连续沉积,而无需进行生长基底的转移,连续沉积过程中反应腔室内的压强和温度等条件尽量保持恒定,不仅可以简化参数调节,在确保各膜层连续快速生长的情况下,可以有效减少因压强和温度波动对薄膜的不良影响,通过前述这样一个完整的技术方案,可以显著提高薄膜生长效率和良率,提高设备产出率。
本发明可以沉积单个氧化硅和氮化硅复合薄膜,也可以叠加任意组合,例如重复前述步骤若干次以沉积多个氧化硅和氮化硅复合薄膜,可以满足充分满足半导体厂内的不同需求。
为验证本发明的有益效果,发明人按上述工艺步骤,在前述的参数范围内进行了大量实验,并与采用现有技术进行沉积的结果进行比较,得到的结果参考图2和图3所示。从图2可以看到(图2中的薄膜均一性是采用49点测量法进行测量得到的),采用本发明沉积的氧化硅和氮化硅复合薄膜,其均一性并不亚于单层的氧化硅薄膜和单层的氮化硅薄膜的均一性,而且在沉积多个氧化硅和氮化硅复合薄膜的叠层时,均一性也很好。从图3可以看到,采用本发明沉积单个或多个堆叠的氧化硅和氮化硅复合薄膜,相较于采用现有技术,颗粒数量明显下降,这说明采用本发明的方法,可以有效确保薄膜均一性,减少颗粒污染。
综上所述,本发明提供一种形成氧化硅和氮化硅复合薄膜的方法,包括步骤:S1:提供PECVD真空反应腔室,使反应腔室内的温度维持在预设温度;S2:通入氟化氮气体和氩气,在反应腔室外部解离成氟离子后通入反应腔室,使反应腔室维持预设温度和预设压强的情况下,对反应腔室内部进行清洁以去除杂质颗粒,并于反应腔室的上极板表面形成氟化铝保护层;S3:向反应腔室内通入惰性气体进行吹扫后,以1:1的比例通入预设时长的含硅气体和氨气,反应腔室内维持预设温度和预设压强,在预设射频功率下,在反应腔室内表面形成预设厚度的氮氧化硅薄膜;S4:将生长基底放入反应腔室内,向反应腔室内通入含硅气体和笑气,使反应腔室维持预设温度和预设压强,以于生长基底表面沉积氧化硅层;S5:向反应腔室内通入惰性气体并同时对反应腔室进行抽气,以对反应腔室内部进行清洁,之后向反应腔室内通入含硅气体和氨气,并使反应腔室维持在预设压强,以于形成有氧化硅层的生长基底表面沉积氮化硅层;S6:向反应腔室内通入氨气,使反应腔室维持在预设压强,对反应腔室进行氨气处理,以使氨气与反应腔室内残留的含硅气体充分发生反应生成氮化硅膜,最终于生长基底上形成氧化硅和氮化硅复合薄膜。采用本发明,可以显著提高薄膜生长效率和良率,提高设备产出率。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种形成氧化硅和氮化硅复合薄膜的方法,其特征在于,包括步骤:
S1:提供PECVD真空反应腔室,使反应腔室内的温度维持在预设温度;
S2:通入氟化氮气体和氩气,在反应腔室外部解离成氟离子后通入反应腔室,使反应腔室维持预设温度和预设压强的情况下,对反应腔室内部进行清洁以去除杂质颗粒,并于反应腔室的上极板表面形成氟化铝保护层;
S3:向反应腔室内通入惰性气体进行吹扫后,以1:1的比例通入预设时长的含硅气体和氨气,反应腔室内维持预设温度和预设压强,在预设射频功率下,在反应腔室内表面形成预设厚度的氮氧化硅薄膜;
S4:将生长基底放入反应腔室内,向反应腔室内通入含硅气体和笑气,使反应腔室维持预设温度和预设压强,以于生长基底表面沉积氧化硅层;
S5:向反应腔室内通入惰性气体并同时对反应腔室进行抽气,以对反应腔室内部进行清洁,之后向反应腔室内通入含硅气体和氨气,并使反应腔室维持在预设压强,以于形成有氧化硅层的生长基底表面沉积氮化硅层;
S6:向反应腔室内通入氨气,使反应腔室维持在预设压强,对反应腔室进行氨气处理,以使氨气与反应腔室内残留的含硅气体充分发生反应生成氮化硅膜,最终于生长基底上形成氧化硅和氮化硅复合薄膜。
2.根据权利要求1所述的形成氧化硅和氮化硅复合薄膜的方法,其特征在于,预设温度为350℃-400℃,预设压强为1torr-10torr。
3.根据权利要求1所述的形成氧化硅和氮化硅复合薄膜的方法,其特征在于,步骤S2中的氟化氮气体流量为4000sccm,氩气流量为8000sccm,通入时间为30s-60s。
4.根据权利要求1所述的形成氧化硅和氮化硅复合薄膜的方法,其特征在于,步骤S3中的含硅气体为硅烷,且步骤S3中还同时通入笑气,硅烷、氨气和笑气的流量比为1:1:1。
5.根据权利要求4所述的形成氧化硅和氮化硅复合薄膜的方法,其特征在于,步骤S3中,硅烷、氨气和笑气的流量均为200sccm-500sccm,气体通入时间为10s-15s,预设射频功率为400W-600W,形成的氮氧化硅薄膜的厚度为1500埃-2000埃。
6.根据权利要求1所述的形成氧化硅和氮化硅复合薄膜的方法,其特征在于,步骤S4中的含硅气体为硅烷,且步骤S4中还同时通入笑气,气体通入时间为5s-10s,笑气与硅烷的流量比为1:10。
7.根据权利要求6所述的形成氧化硅和氮化硅复合薄膜的方法,其特征在于,步骤S4中,硅烷的流量为100sccm-200sccm,笑气的流量为1000sccm-2000sccm,薄膜沉积过程中通入流量为2000sccm-4000sccm的氮气以使反应腔室内保持压力稳定,沉积过程中的射频功率为200W-500W,沉积时间为10s-1min。
8.根据权利要求1所述的形成氧化硅和氮化硅复合薄膜的方法,其特征在于,步骤S5中,保证反应腔室压力为30mtorr的情况下,通入流量为10000sccm的氮气并同时对反应腔室抽气30s-60s,之后通入的含硅气体为硅烷,含硅气体和氨气的通入时间为5s-10s,其中,硅烷与氨气的流量比为1:2。
9.根据权利要求8所述的形成氧化硅和氮化硅复合薄膜的方法,其特征在于,步骤S5中,硅烷的流量为200sccm-300sccm,氨气的流量为400sccm-600sccm,且通入含硅气体和氨气的过程中同时通入15000sccm-20000sccm的笑气以保证反应氛围,沉积过程中的射频功率为300W-600W,沉积时间为5s-20s,沉积的氮化硅膜的厚度为100A-600A。
10.根据权利要求1所述的形成氧化硅和氮化硅复合薄膜的方法,其特征在于,步骤S6中,氨气的流量为100sccm-200sccm,氨气的通入时间为5s-10s,射频功率为200W-500W,通入氨气后的沉积时间为10s-20s。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210441962.5A CN114975113B (zh) | 2022-04-25 | 2022-04-25 | 形成氧化硅和氮化硅复合薄膜的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210441962.5A CN114975113B (zh) | 2022-04-25 | 2022-04-25 | 形成氧化硅和氮化硅复合薄膜的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114975113A true CN114975113A (zh) | 2022-08-30 |
CN114975113B CN114975113B (zh) | 2022-12-13 |
Family
ID=82979186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210441962.5A Active CN114975113B (zh) | 2022-04-25 | 2022-04-25 | 形成氧化硅和氮化硅复合薄膜的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114975113B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116254518A (zh) * | 2023-05-10 | 2023-06-13 | 上海陛通半导体能源科技股份有限公司 | 氮化硅薄膜的制备方法 |
CN116759297A (zh) * | 2023-08-23 | 2023-09-15 | 上海陛通半导体能源科技股份有限公司 | 一种连续制备低温氮化硅薄膜中降低晶圆表面温度的方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090087586A1 (en) * | 2007-09-27 | 2009-04-02 | Fujifilm Corporation | Method of forming silicon nitride films |
US20120108079A1 (en) * | 2010-10-29 | 2012-05-03 | Applied Materials, Inc. | Atomic Layer Deposition Film With Tunable Refractive Index And Absorption Coefficient And Methods Of Making |
JP2012151278A (ja) * | 2011-01-19 | 2012-08-09 | Ulvac Japan Ltd | 成膜方法 |
WO2013177326A1 (en) * | 2012-05-25 | 2013-11-28 | Advanced Technology Materials, Inc. | Silicon precursors for low temperature ald of silicon-based thin-films |
CN103556127A (zh) * | 2013-11-13 | 2014-02-05 | 上海华力微电子有限公司 | 一种气相沉积成膜设备的清洗方法 |
CN103943465A (zh) * | 2014-05-08 | 2014-07-23 | 上海华力微电子有限公司 | 氧化硅薄膜制备方法 |
CN105154848A (zh) * | 2015-08-10 | 2015-12-16 | 沈阳拓荆科技有限公司 | 氮氧硅薄膜的制备方法 |
CN107256894A (zh) * | 2017-05-18 | 2017-10-17 | 广东爱康太阳能科技有限公司 | 管式perc单面太阳能电池及其制备方法和专用设备 |
CN113621946A (zh) * | 2021-08-03 | 2021-11-09 | 横店集团东磁股份有限公司 | 一种叠层背膜及其制备方法 |
US20220084810A1 (en) * | 2020-09-14 | 2022-03-17 | Beihai HKC Optoelectronics Technology Co, Ltd. | Manufacturing method for silicon nitride thin film, thin film transistor and display panel |
-
2022
- 2022-04-25 CN CN202210441962.5A patent/CN114975113B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090087586A1 (en) * | 2007-09-27 | 2009-04-02 | Fujifilm Corporation | Method of forming silicon nitride films |
US20120108079A1 (en) * | 2010-10-29 | 2012-05-03 | Applied Materials, Inc. | Atomic Layer Deposition Film With Tunable Refractive Index And Absorption Coefficient And Methods Of Making |
JP2012151278A (ja) * | 2011-01-19 | 2012-08-09 | Ulvac Japan Ltd | 成膜方法 |
WO2013177326A1 (en) * | 2012-05-25 | 2013-11-28 | Advanced Technology Materials, Inc. | Silicon precursors for low temperature ald of silicon-based thin-films |
CN103556127A (zh) * | 2013-11-13 | 2014-02-05 | 上海华力微电子有限公司 | 一种气相沉积成膜设备的清洗方法 |
CN103943465A (zh) * | 2014-05-08 | 2014-07-23 | 上海华力微电子有限公司 | 氧化硅薄膜制备方法 |
CN105154848A (zh) * | 2015-08-10 | 2015-12-16 | 沈阳拓荆科技有限公司 | 氮氧硅薄膜的制备方法 |
CN107256894A (zh) * | 2017-05-18 | 2017-10-17 | 广东爱康太阳能科技有限公司 | 管式perc单面太阳能电池及其制备方法和专用设备 |
US20220084810A1 (en) * | 2020-09-14 | 2022-03-17 | Beihai HKC Optoelectronics Technology Co, Ltd. | Manufacturing method for silicon nitride thin film, thin film transistor and display panel |
CN113621946A (zh) * | 2021-08-03 | 2021-11-09 | 横店集团东磁股份有限公司 | 一种叠层背膜及其制备方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116254518A (zh) * | 2023-05-10 | 2023-06-13 | 上海陛通半导体能源科技股份有限公司 | 氮化硅薄膜的制备方法 |
CN116254518B (zh) * | 2023-05-10 | 2023-08-18 | 上海陛通半导体能源科技股份有限公司 | 氮化硅薄膜的制备方法 |
CN116759297A (zh) * | 2023-08-23 | 2023-09-15 | 上海陛通半导体能源科技股份有限公司 | 一种连续制备低温氮化硅薄膜中降低晶圆表面温度的方法 |
CN116759297B (zh) * | 2023-08-23 | 2023-11-03 | 上海陛通半导体能源科技股份有限公司 | 一种连续制备低温氮化硅薄膜中降低晶圆表面温度的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114975113B (zh) | 2022-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114975113B (zh) | 形成氧化硅和氮化硅复合薄膜的方法 | |
US7919416B2 (en) | Method of forming conformal dielectric film having Si-N bonds by PECVD | |
JP2005533181A (ja) | タングステン層のパルス核生成堆積 | |
JP2010205854A (ja) | 半導体装置の製造方法 | |
CN114908331B (zh) | 无定形碳薄膜的沉积方法 | |
CN112725762A (zh) | 薄膜沉积工艺腔的腔内沉积薄膜清洁方法 | |
US20220189777A1 (en) | Film formation method and film formation apparatus | |
CN110622283A (zh) | 减少或消除钨膜中缺陷的方法 | |
CN116254518B (zh) | 氮化硅薄膜的制备方法 | |
KR102046163B1 (ko) | 반도체 소자의 제조방법 | |
US8541307B2 (en) | Treatment method for reducing particles in dual damascene silicon nitride process | |
KR20190123804A (ko) | 워드라인 저항을 낮추는 방법들 | |
US20180047567A1 (en) | Method of fabricating thin film | |
CN114107939A (zh) | 金属薄膜沉积方法 | |
KR20170129234A (ko) | 결함 평탄화 | |
US20230143204A1 (en) | Plasma Enhanced Film Formation Method | |
US11978625B2 (en) | Methods of forming metal nitride films | |
TWI733229B (zh) | 形成半導體結構之方法及半導體結構 | |
CN115732396B (zh) | 形成沟槽隔离结构的方法和半导体处理腔室 | |
CN112908846A (zh) | 形成半导体结构的方法及半导体结构 | |
TW202225452A (zh) | 用於沉積高密度及高拉伸應力薄膜之系統及方法 | |
WO2024054977A1 (en) | Fluorine-doped silicon-containing materials | |
TW202335032A (zh) | 高深寬比電漿蝕刻中的含金屬表面之改質 | |
KR20210066080A (ko) | 기판 처리 장치의 시즈닝 방법 및 기판 처리 방법 | |
TW202312272A (zh) | 半導體結構的製備方法及半導體結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |