KR20210066080A - 기판 처리 장치의 시즈닝 방법 및 기판 처리 방법 - Google Patents

기판 처리 장치의 시즈닝 방법 및 기판 처리 방법 Download PDF

Info

Publication number
KR20210066080A
KR20210066080A KR1020190154592A KR20190154592A KR20210066080A KR 20210066080 A KR20210066080 A KR 20210066080A KR 1020190154592 A KR1020190154592 A KR 1020190154592A KR 20190154592 A KR20190154592 A KR 20190154592A KR 20210066080 A KR20210066080 A KR 20210066080A
Authority
KR
South Korea
Prior art keywords
silicon
chamber
seasoning
gas
containing gas
Prior art date
Application number
KR1020190154592A
Other languages
English (en)
Inventor
박대근
최영철
신창학
서강일
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020190154592A priority Critical patent/KR20210066080A/ko
Publication of KR20210066080A publication Critical patent/KR20210066080A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]

Abstract

본 발명은 공정 재현성을 확보할 수 있는 기판 처리 장치의 시즈닝 방법 및 기판 처리 방법을 제공하기 위한 것으로, 본 발명의 실시예에 따른 기판 처리 장치의 시즈닝 방법은 챔버 내부 표면에 부착된 물질을 제거하기 위해 불소가 함유된 세정가스를 이용하여 세정공정을 수행하는 단계; 제1실리콘함유가스와 비활성가스를 공급하여 제1시즈닝막을 형성함과 동시에 상기 챔버 내부에 잔류하는 불소 성분과 상기 제1실리콘함유가스가 반응하여 불화실리콘(SiFx)을 형성하는 제1처리단계; 및 상기 제1시즈닝막 상에 제2실리콘함유가스와 산소함유가스를 이용하여 제2시즈닝막을 형성하는 제2처리단계를 포함할 수 있다.

Description

기판 처리 장치의 시즈닝 방법 및 기판 처리 방법{SEASONING METHOD OF SUBSTRATE PROCESSING APPARATUS AND METHOD OF PROCESSING THE SUBSTRATE}
본 발명은 반도체 소자 제조방법에 관한 것으로, 보다 구체적으로 기판 처리 공정을 포함하는 반도체 소자 제조방법에 관한 것이다.
반도체 소자는 다수의 박막으로 구성되며, 다수의 박막 각각은 물리기상증착법(physical vapor deposition, PVD), 화학기상증착법(chemical vapor deposition, CVD), 원자층증착법(atomic layer deposition, ALD) 등 다양한 증착법에 의해 기판 상에 형성된다. 상술한 증착법을 수행하기 위한 기판 처리 장치는 통상적으로 챔버, 챔버 내부에 각종 가스를 공급하는 가스라인, 챔버 내부로 각종 가스를 분사하는 샤워헤드, 기판가 안착되는 서셉터를 포함한다.
그러나, 상술한 기판 처리 장치를 이용하여 기판 상에 박막을 증착하는 동안에 생성되는 반응생성물은 기판의 표면뿐만 아니라 챔버 내부 표면에도 부착된다. 반도체 소자를 양산하기 위한 기판 처리 장치는 많은 양의 기판를 처리하기 때문에 챔버 내부에 반응생성물이 부착된 상태에서 기판 처리 공정을 지속할 경우, 챔버 내부에 부착된 반응생성물이 박리되면서 파티클(particle)로 작용하여 공정 페일(fail)을 유발하는 주된 요인으로 작용하는 문제점이 있다.
상술한 파티클에 기인한 공정 페일을 방지하기 위해 예정된 시간마다 또는 예정된 기판 매수마다 기판 처리 공정을 종료한 후, 챔버 내부를 세정하여야 한다. 이를 위해, 최근에는 불소(Fluoride)를 이용한 세정방법이 사용되고 있으나, 세정 공정 이후에 챔버 내부에 잔류하는 불소에 기인하여 기판 처리 공정시 공정 재현성 특히, 기판간 증착된 박막의 두께 편차 및 산포가 증가하는 문제점이 있다.
따라서, 본 발명은 종래의 문제점을 해결하기 위한 것으로, 공정 재현성을 확보할 수 있는 기판 처리 장치의 시즈닝 방법 및 기판 처리 방법을 제공하는데 그 목적이 있다.
본 발명의 해결과제는 이상에서 언급한 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 본 발명의 목적들을 달성하기 위한 본 발명의 일 관점에 따른 기판 처리 장치의 시즈닝 방법은 챔버 내부 표면에 부착된 물질을 제거하기 위해 불소가 함유된 세정가스를 이용하여 세정공정을 수행하는 단계; 제1실리콘함유가스와 비활성가스를 공급하여 제1시즈닝막을 형성함과 동시에 상기 챔버 내부에 잔류하는 불소 성분과 상기 제1실리콘함유가스가 반응하여 불화실리콘(SiFx)을 형성하는 제1처리단계; 및 상기 제1시즈닝막 상에 제2실리콘함유가스와 산소함유가스를 이용하여 제2시즈닝막을 형성하는 제2처리단계를 포함할 수 있다.
상기 세정가스는 삼불화질소가스(NF3)를 포함할 수 있다. 상기 제1시즈닝막은 비정질실리콘막을 포함할 수 있다. 상기 제1시즈닝막은 플라즈마 분위기에서 형성되되, 상기 제1실리콘함유가스는 실란계가스(SinH2n+2, n은 0을 제외한 자연수)일 수 있다. 상기 제2시즈닝막은 실리콘산화막을 포함할 수 있다. 상기 제2시즈닝막은 플라즈마 분위기에서 형성되되, 상기 제2실리콘함유가스는 실란계가스(SinH2n+2, n은 0을 제외한 자연수)일 수 있다. 상기 산소함유가스는 아산화질소가스(N2O)를 포함할 수 있다. 상기 제1처리단계 및 상기 제2처리단계는 상기 챔버에서 연속적으로 진행될 수 있다.
상기 본 발명의 목적들을 달성하기 위한 본 발명의 일 관점에 따른 기판 처리 방법은 챔버 내부 표면에 부착된 물질을 제거하기 위해 불소가 함유된 세정가스를 이용하여 세정공정을 수행하는 단계; 제1실리콘함유가스와 비활성가스를 공급하여 제1시즈닝막을 형성함과 동시에 상기 챔버 내부에 잔류하는 불소 성분과 상기 제1실리콘함유가스가 반응하여 불화실리콘(SiFx)을 형성하는 제1처리단계; 상기 제1시즈닝막 상에 제2실리콘함유가스와 산소함유가스를 이용하여 제2시즈닝막을 형성하는 제2처리단계; 상기 챔버 내부를 퍼지하는 단계; 및 상기 챔버 내부에 기판을 로딩한 후, 상기 기판 상에 대상막을 형성하는 단계를 포함할 수 있다.
상기 대상막은 실리콘산질화막을 포함할 수 있다.
본 발명에 따른 기판 처리 장치의 시즈닝 방법 및 기판 처리 방법은 다음과 같은 효과를 제공한다.
본 발명은 실리콘을 포함하되, 질소가 포함되지 않은 혼합가스를 이용하여 제1시즈닝막을 형성함에 따라 챔버 내부에 잔류하는 불소 성분을 제거하기 위해 불화실리콘(SiFx)을 형성함에 있어 질소 성분에 기인한 실리콘-불소 결합 방해를 원천적으로 차단할 수 있는 효과가 있다.
이를 통해, 세정공정 후 챔버에 잔류하는 불소 성분에 기인하여 기판 처리 공정시 기판간 증착된 박막의 두께 편차 및 산포가 증가하는 것을 방지할 수 있고, 공정 재현성을 향상시킬 수 있는 효과가 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 반도체 소자 제조방법을 간략히 도시한 공정 순서도이다.
도 2는 본 발명의 실시예와 비교예에서 제1시즈닝막 형성공정시 챔버 내부에 잔류하는 불소 성분에 제거되는 정도를 나타낸 TOF-RGA 그래프이다.
도 3은 본 발명의 실시예와 비교예에서 대상막의 증착 두께 재현성을 평가하기 위한 그래프이다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다. 참고로, 본 설명에서 동일한 번호는 실질적으로 동일한 요소를 지칭하며, 이러한 규칙 하에서 다른 도면에 기재된 내용을 인용하여 설명할 수 있고, 당업자에게 자명하다고 판단되거나 반복되는 내용은 생략될 수 있다.
후술하는 본 발명의 실시예는 반도체 소자 제조방법에 관한 것으로, 구체적으로 플라즈마를 이용한 기판 처리 공정을 포함하는 반도체 소자 제조방법에 관한 것이다. 더욱 상세하게는, 불소를 이용한 챔버 세정공정 후 챔버 내부에 잔류하는 불소 성분에 의해 공정 페일 특히, 대상막의 두께 편차 및 산포가 증가하는 것을 방지하여 공정 재현성을 확보할 수 있는 기판 처리 장치의 시즈닝 방법 및 이를 이용한 기판 처리 방법을 제공하기 위한 것이다.
여기서, 플라즈마를 이용한 기판 처리 공정은 PECVD(plasma enhanced chemical vapor deposition)를 이용한 것일 수 있으며, 이를 위한 기판 처리 장치는 챔버, 챔버 내부에 각종 가스를 공급하는 가스라인, 챔버 내부로 각종 가스를 분사하고 플라즈마를 생성하기 위한 고주파전원이 인가되는 샤워헤드, 기판이 안착되고 그라운드 전위를 갖는 서셉터를 포함할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자 제조방법을 간략히 도시한 공정 순서도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 소자 제조방법은 복수회의 기판 처리 공정이 진행됨에 따라 챔버 내부 표면에 부착된 물질을 제거하기 위해 불소가 함유된 세정가스를 이용하여 세정공정을 수행하는 단계, 제1실리콘함유가스와 비활성가스를 공급하여 제1시즈닝막을 형성함과 동시에 챔버 내부에 잔류하는 불소 성분과 제1실리콘함유가스가 반응하여 불화실리콘(SiFx)을 형성하는 제1처리단계, 제1시즈닝막 상에 제2실리콘함유가스와 산소함유가스를 이용하여 제2시즈닝막을 형성하는 제2처리단계, 챔버 내부를 퍼지하는 단계 및 챔버 내부에 기판을 로딩한 후, 기판 상에 대상막을 형성하는 단계를 포함할 수 있다.
기판 처리 장치를 이용하여 기판 상에 박막을 증착하는 동안에 생성되는 반응생성물은 기판의 표면뿐만 아니라 챔버 내부 표면에도 부착된다. 반도체 소자를 양산하기 위한 기판 처리 장치는 많은 양의 기판를 처리하기 때문에 챔버 내부에 반응생성물이 부착된 상태에서 기판 처리 공정을 지속할 경우, 챔버 내부에 부착된 반응생성물이 박리되면서 파티클(particle)로 작용하여 공정 페일(fail)을 유발하는 주된 요인으로 작용한다. 이처럼, 파티클에 기인한 공정 페일을 방지하기 위해 예정된 시간마다 또는 예정된 기판 매수마다 기판 처리 공정을 종료한 후, 챔버 내부를 세정하여야 한다.
이를 위해, 세정공정을 수행하는 단계는 박막 즉, 대상막을 형성한 이후에 진공을 유지한 상태에서 챔버 내부를 세정하는 단계로서, 기판 처리 장치를 이용하여 기판 처리 공정을 진행하는 동안에 챔버 내부 예컨대, 챔버 내벽, 서셉터, 샤워헤드 등의 표면에 의도하지 않게 부착된 반응생성물 및 기타 잔류물을 제거하기 위하여 수행될 수 있다. 세정공정을 수행하는 단계는 불소가 함유된 세정가스를 이용하여 수행할 수 있으며, 불소가 함유된 세정가스로는 삼불화질소가스(NF3)를 사용할 수 있다. 삼불화질소가스 이외에도 불소가 함유된 세정가스로는 C3F8, CF4, C2F6, C3F8, SiF4 및 F2 로 이루어진 그룹으로부터 선택된 어느 하나 이상을 사용할 수 있다.
불소가 함유된 세정가스를 이용하여 세정공정을 수행할 때, 챔버 내부 표면에 부착된 반응생성물 및 기타 잔류물을 보다 완벽하게 제거하기 위해 오버에치(over etch)를 진행하게 된다. 오버에치가 진행되면서 세정가스에 함유된 불소 성분이 챔버 내벽, 샤워헤드 및 서셉터 등의 표면에 부착 및 축적되면서 세정공정 이후에 진행될 대상막 증착 공정에 대해 공정 페일 특히, 대상막의 두께 편차 및 산포를 증가시킬 수 있다.
예를 들면, 대상막으로 하드마스크로 사용되는 실리콘산질화막(SiON)을 증착하는 공정에 있어서, 세정가스로 삼불화질소가스를 사용하는 경우, 삼불화질소는 통상의 열적 반응에 의해 세정공정을 수행하는 것이 아니라 리모트 플라즈마 제너레이터(Remote Plasma Generator, RPG)를 통하여 플라즈마로 여기시켜 챔버 내에 남아 있는 실리콘산질화물을 제거하게 된다. 세정공정으로 챔버 내에 잔류하는 실리콘산질화물이 모두 제거되었을 때, 오버에치에 의하여 플라즈마로 여기된 불소 성분이 챔버 내부 표면에 잔류할 수 있으며, 챔버 내부에 잔류하는 불소 성분이 후속 실리콘산질화막 증착을 방해하거나, 또는 증착된 실리콘산질화막을 일부 식각하여 세정공정 직후에 증착되는 실리콘산질화막의 두께를 감소시키는 문제점을 유발 할 수 있다.
이러한 문제점을 극복하기 위해 세정공정을 진행한 후, 제1실리콘함유가스를 이용하여 챔버 내부에 제1시즈닝막을 형성함과 동시에 챔버 내부에 잔류하는 불소 성분을 제거하는 제1처리단계를 진행한다. 제1시즈닝막은 플라즈마 분위기에서 형성할 수 있다. 보다 구체적으로, 제1시즈닝막은 실리콘을 포함하되, 질소를 포함하지 않는 혼합가스를 이용하여 형성할 수 있다. 즉, 제1시즈닝막은 제1실리콘함유가스와 비활성가스를 이용하여 형성할 수 있으며, 제1실리콘함유가스는 실리콘 성분을 포함하되, 질소 성분을 포함하지 않는 가스이어야 한다. 이는, 챔버 내부에 잔류하는 불소 성분을 보다 효과적으로 제거하기 위한 것으로, 질소 성분이 실리콘-불소(Si-F) 결합을 방해하는 요소로 작용하기 때문이다.
제1시즈닝막은 공정 효율을 향상시키기 위해 대상막 증착 공정과 유사한 공정으로 증착이 가능한 박막이어야 하며, 접착력이 우수하고, 증착이 용이하며, 후속 세정공정을 통해 용이하게 제거할 수 있어야 한다. 따라서, 대상막이 실리콘산질화막(SiON)일 때, 제1시즈닝막은 비정질실리콘막(amorphous silicon, a-Si)일 수 있다. 제1실리콘함유가스로는 실란계가스(SinH2n+2, n은 0을 제외한 자연수)를 사용할 수 있고, 비활성가스로는 헬륨(He)을 사용할 수 있다.
예를 들어, 제1시즈닝막은 샤워헤드에 중심 주파수 대역이 13.56MHz인 고주파전원을 인가하여 생성된 플라즈마 분위기에서 2torr 내지 3torr 범위의 압력 및 350℃ 내지 450℃ 범위의 온도에서 형성할 수 있다. 이때, 플라즈마에 의해 실란계가스는 각각 실리콘 이온과 수소 이온으로 분해되고, 분해된 실리콘 이온 중 일부는 챔버 내부에 잔류하는 불소와 반응하여 실리콘-불소(Si-F) 결합을 형성하여 불화실리콘(SiFx)을 생성할 수 있고, 나머지 실리콘 이온은 챔버 내부 표면에 증착되어 비정질실리콘막을 형성할 수 있다. 실리콘-불소 결합을 통해 생성된 불화실리콘은 챔버 내부의 가스 플로우를 따라 챔버 외부로 배기될 수 있고, 이로써 챔버 내부에 잔류하는 불소 성분을 안정적으로 제거할 수 있다.
한편, 실란계가스로부터 분해된 수소 이온이 챔버 내부에 잔류하는 불소 성분가 결합하여 불화수소(HF)를 생성할 수도 있으나, 불소는 수소보다 실리콘과의 반응성이 더 크기 때문에 불화수소는 거의 생성되지 않으며, 수소 이온은 챔버 내부에 가스 플로우를 따라 챔버 외부로 배기될 수 있다.
다음으로, 제2실리콘함유가스를 이용하여 제1시즈닝막 상에 제2시즈닝막을 형성하는 제2처리단계를 진행한다. 여기서, 제2시즈닝막은 제1시즈닝막과 더불어서 세정공정 이후 챔버 내부의 분위기를 최적의 조건으로 셋팅하여 안정적인 반도체 소자 생산을 도모하기 위한 것이다. 이를 위해, 기판 상에 형성되는 대상막이 실리콘산질화막일 때, 제2시즈닝막은 실리콘산화막일 수 있다. 이는, 제1시즈닝막과 접착력이 우수하고, 파티클이 발생하더라도 후속 공정시 증착될 대상막에 크게 영향을 미치지 않는 물질이기 때문이다. 보다 구체적으로, 제2시즈닝막은 플라즈마 분위기에서 실란을 베이스로 형성된 PEOX(Plasma Enhanced Oxidation layer)를 포함할 수 있다.
제2시즈닝막은 제2실리콘함유가스와 산소함유가스를 이용하여 형성할 수 있다. 여기서, 제2실리콘함유가스는 공정 효율을 향상시키기 위해 제1시즈닝막 형성공정시 사용된 제1실리콘함유가스와 동일한 가스를 사용할 수 있다. 즉, 제2시즈닝막을 형성하는 단계에서 제2실리콘함유가스로는 실란계가스(SinH2n+2, n은 0을 제외한 자연수)을 사용할 수 있고, 산소함유가스로는 아산화질소가스(N2O)를 사용할 수 있다. 아울러, 제1시즈닝막 형성공정과 동일한 압력 및 온도에서 제2시즈닝막을 형성할 수 있다.
이로써, 세정공정 후 챔버 내부에 잔류하는 불소 성분을 제거하고, 챔버 내부 표면에 제1시즈닝막과 제2시즈닝막이 적층된 복합 시즈닝막을 형성하는 기판 처리 장치의 시즈닝 공정을 완료할 수 있다.
다음으로, 챔버 내부에 퍼지가스를 주입하여 챔버 내부를 퍼지한다.
다음으로, 내부 표면에 제1시즈닝막 및 제2시즈닝막이 형성된 챔버 내부로 기판을 로딩한 후, 기판 상에 대상막을 형성하는 단계를 진행한다. 여기서, 대상막은 실리콘산질화막(SiON)을 포함할 수 있고, 대상막은 소정의 물질막에 대한 하드마스크로 작용할 수 있다.
상술한 바와 같이, 실리콘을 포함하되, 질소가 포함되지 않은 제1실리콘함유가스와 비활성가스를 이용하여 제1시즈닝막을 형성함에 따라 챔버 내부에 잔류하는 불소 성분을 제거하기 위해 불화실리콘을 형성함에 있어 질소 성분에 기인한 실리콘-불소 결합 방해를 원천적으로 차단할 수 있다. 이를 통해, 세정공정 후 챔버에 잔류하는 불소 성분에 기인하여 대상막 증착 공정시 기판간 증착된 대상막의 두께 편차 및 산포가 증가하는 것을 방지할 수 있고, 공정 재현성을 향상시킬 수 있다. 이에 대하여 후술하는 도 2 및 도 3을 참조하여 보다 상세히 설명하기로 한다.
도 2 및 도 3을 설명하기에 앞서, 후술하는 비교예는 복수회의 기판 처리 공정이 진행됨에 따라 챔버 내부 표면에 부착된 물질을 제거하기 위해 삼불화질소가스를 이용하여 세정공정을 수행하는 단계, 제1시즈닝막으로 실리콘질화막을 형성하는 단계, 제2시즈닝막으로 실리콘산화막을 형성하는 단계, 챔버 내부를 퍼지하는 단계 및 챔버 내부에 배치된 기판 상에 대상막으로 실리콘산질화막을 형성하는 단계를 포함한다. 제1시즈닝막 형성공정시 챔버 내부에 잔류하는 불소 성분이 제거되는 정도를 비교하여 위해, 비교예에서 제1시즈닝막 형성공정을 제외한 나머지는 본 발명의 실시예와 동일하다. 비교예에서, 제1시즈닝막으로 실리콘질화막을 형성하기 위해 실란가스(SiH4), 암모니아가스(NH3) 및 질소가스(N2)가 혼합된 혼합가스를 사용할 수 있다.
도 2는 본 발명의 실시예와 비교예에서 제1시즈닝막 형성공정시 챔버 내부에 잔류하는 불소 성분에 제거되는 정도를 나타낸 TOF(Time Of Flight)-RGA(Residual Gas Analyzer) 그래프이다.
도 2를 참조하여 제1시즈닝막 형성공정시 챔버 내부에 잔류하는 불소 성분에 제거되는 정도를 잔류가스분석기를 통해 살펴보면, 비교예 대비 본 발명의 실시예에서 불화실리콘 생성 속도가 더 빠른 것을 확인할 수 있다. 아울러, 비교예 대비 본 발명의 실시예에서 챔버 내부에 잔류하는 불소 성분의 농도가 더 빠른 속도가 감소하는 것을 확인할 수 있다.
이는, 질소 성분이 실리콘-불소 결합의 생성을 방해하는 주된 요인으로 작용하는 것을 반증하는 것으로서, 본 발명의 실시예에 따른 반도체 소자 제조방법에서 실리콘을 포함하되, 질소를 포함하지 않는 제1실리콘함유가스와 비활성가스를 이용하여 제1시즈닝막을 형성함으로써, 비교예 대비 챔버 내부에 잔류하는 불소 성분을 보다 효과적으로 제거할 수 있다.
도 3은 본 발명의 실시예와 비교예에서 대상막의 증착 두께 재현성을 평가하기 위한 그래프이다.
도 3에서 본 발명의 실시예 및 비교예 각각의 대상막은 실리콘산질화막(SiON)이고, 목표 증착 두께는 300Å이며, 한 사이클(cycle)은 세정공정 후 대상막 증착 공정을 13번 즉, 13장의 기판를 대상으로 대상막 증착공정을 진행한 결과값 중 각 사이클마다 5개의 표본을 추출하여 나타낸 것이다.
도 3을 참조하면, 비교예에서 세정공정 직후에 증착된 대상막의 두께가 상대적으로 얇게 형성되고, 목표 증착 두께 두께보다도 얇게 형성되는 것을 확인할 수 있다. 그에 반해, 본 발명의 실시예에서는 세정공정 직후에 증착된 대상막의 두께가 상대적으로 얇게 형성되거나, 목표 증착 두께보다가 얇게 형성되는 현상이 나타나지 않음을 확인할 수 있다. 이를 통해, 비교예 대비 본 발명의 실시예에서 세정공정 후 챔버 내부에 잔류하는 불소 성분을 보다 완벽히 제거하였음을 알 수 있다.
즉, 본 발명의 실시예는 비교예 대비 대상막의 두께 편차 및 산포가 적은 것을 확인할 수 있다. 실제, 비교예에서 대상막의 두께 재현성은 0.48%이나, 본 발명의 실시예에서는 대상막의 두께 재현성은 0.27%로 비교예 대비 현저하게 개선된 것을 확인할 수 있다.
본 명세서에서 설명되는 실시예와 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 예시적으로 설명하는 것에 불과하다. 따라서, 본 명세서에 개시된 실시 예는 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아님은 자명하다. 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형 예와 구체적인 실시 예는 모두 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 챔버 내부 표면에 부착된 물질을 제거하기 위해 불소가 함유된 세정가스를 이용하여 세정공정을 수행하는 단계;
    제1실리콘함유가스와 비활성가스를 공급하여 제1시즈닝막을 형성함과 동시에 상기 챔버 내부에 잔류하는 불소 성분과 상기 제1실리콘함유가스가 반응하여 불화실리콘(SiFx)을 형성하는 제1처리단계; 및
    상기 제1시즈닝막 상에 제2실리콘함유가스와 산소함유가스를 이용하여 제2시즈닝막을 형성하는 제2처리단계
    를 포함하는 기판 처리 장치의 시즈닝 방법.
  2. 제1항에 있어서,
    상기 세정가스는 삼불화질소가스(NF3)를 포함하는 것을 특징으로 하는 기판 처리 장치의 시즈닝 방법.
  3. 제1항에 있어서,
    상기 제1시즈닝막은 비정질실리콘막을 포함하는 것을 특징으로 하는 기판 처리 장치의 시즈닝 방법.
  4. 제3항에 있어서,
    상기 제1시즈닝막은 플라즈마 분위기에서 형성되되, 상기 제1실리콘함유가스는 실란계가스(SinH2n+2, n은 0을 제외한 자연수)인 것을 특징으로 하는 기판 처리 장치의 시즈닝 방법.
  5. 제1항에 있어서,
    상기 제2시즈닝막은 실리콘산화막을 포함하는 것을 특징으로 하는 기판 처리 장치의 시즈닝 방법.
  6. 제5항에 있어서,
    상기 제2시즈닝막은 플라즈마 분위기에서 형성되되, 상기 제2실리콘함유가스는 실란계가스(SinH2n+2, n은 0을 제외한 자연수)인 것을 특징으로 하는 기판 처리 장치의 시즈닝 방법.
  7. 제1항에 있어서,
    상기 산소함유가스는 아산화질소가스(N2O)를 포함하는 기판 처리 장치의 시즈닝 방법.
  8. 제1항에 있어서,
    상기 제1처리단계 및 상기 제2처리단계는 상기 챔버에서 연속적으로 진행되는 것을 특징으로 하는 기판 처리 장치의 시즈닝 방법.
  9. 챔버 내부 표면에 부착된 물질을 제거하기 위해 불소가 함유된 세정가스를 이용하여 세정공정을 수행하는 단계;
    제1실리콘함유가스와 비활성가스를 공급하여 제1시즈닝막을 형성함과 동시에 상기 챔버 내부에 잔류하는 불소 성분과 상기 제1실리콘함유가스가 반응하여 불화실리콘(SiFx)을 형성하는 제1처리단계;
    상기 제1시즈닝막 상에 제2실리콘함유가스와 산소함유가스를 이용하여 제2시즈닝막을 형성하는 제2처리단계;
    상기 챔버 내부를 퍼지하는 단계; 및
    상기 챔버 내부에 기판을 로딩한 후, 상기 기판 상에 대상막을 형성하는 단계
    를 포함하는 기판 처리 방법.
  10. 제9항에 있어서,
    상기 대상막은 실리콘산질화막을 포함하는 것을 특징으로 하는 기판 처리 방법.
KR1020190154592A 2019-11-27 2019-11-27 기판 처리 장치의 시즈닝 방법 및 기판 처리 방법 KR20210066080A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190154592A KR20210066080A (ko) 2019-11-27 2019-11-27 기판 처리 장치의 시즈닝 방법 및 기판 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190154592A KR20210066080A (ko) 2019-11-27 2019-11-27 기판 처리 장치의 시즈닝 방법 및 기판 처리 방법

Publications (1)

Publication Number Publication Date
KR20210066080A true KR20210066080A (ko) 2021-06-07

Family

ID=76374112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190154592A KR20210066080A (ko) 2019-11-27 2019-11-27 기판 처리 장치의 시즈닝 방법 및 기판 처리 방법

Country Status (1)

Country Link
KR (1) KR20210066080A (ko)

Similar Documents

Publication Publication Date Title
US20210066075A1 (en) Structures including dielectric layers and methods of forming same
CN112309850A (zh) 使用氟去除形成结构的方法
US10595477B2 (en) Oxide with higher utilization and lower cost
JP2010205854A (ja) 半導体装置の製造方法
US9337051B2 (en) Method for critical dimension reduction using conformal carbon films
WO2015194380A1 (ja) 基板処理システム及び基板処理方法
JPH1187341A (ja) 成膜方法及び成膜装置
JP6325057B2 (ja) 半導体素子の製造方法
US10892143B2 (en) Technique to prevent aluminum fluoride build up on the heater
US20090090384A1 (en) Cleaning method of apparatus for depositing metal containing film
JP3112880B2 (ja) Ｃｖｄ装置のクリーニング方法
KR102046163B1 (ko) 반도체 소자의 제조방법
JP2837087B2 (ja) 薄膜形成方法
WO2010008102A1 (en) Cleaning method of apparatus for depositing carbon containing film
KR20210066080A (ko) 기판 처리 장치의 시즈닝 방법 및 기판 처리 방법
US8541307B2 (en) Treatment method for reducing particles in dual damascene silicon nitride process
JPH07201738A (ja) 薄膜形成前処理方法および薄膜形成方法
WO2022134474A1 (zh) 半导体表面缺陷的处理方法和半导体器件的制备方法
JPH09320963A (ja) Ｃｖｄチャンバを清掃した後に調整するための方法
JP3178431B2 (ja) プラズマｃｖｄ装置のクリーニング方法
US20230215763A1 (en) Systems and methods for cleaning and treating a surface of a substrate
JPH09186149A (ja) 半導体製造装置のクリーニング方法及び半導体装置の製造方法
JPH0625859A (ja) Ｃｖｄ膜形成装置およびプラズマクリーニング方法
CN116779417A (zh) 半导体器件的形成方法
JP2003178993A (ja) Ｃｖｄチャンバクリーニング後にｃｖｄチャンバをコンディショニングする方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application