KR20060107758A - 유기실리케이트 유리용 아산화질소 스트립 프로세스 - Google Patents

유기실리케이트 유리용 아산화질소 스트립 프로세스 Download PDF

Info

Publication number
KR20060107758A
KR20060107758A KR1020067008588A KR20067008588A KR20060107758A KR 20060107758 A KR20060107758 A KR 20060107758A KR 1020067008588 A KR1020067008588 A KR 1020067008588A KR 20067008588 A KR20067008588 A KR 20067008588A KR 20060107758 A KR20060107758 A KR 20060107758A
Authority
KR
South Korea
Prior art keywords
layer
photoresist
osg
stripping
organic
Prior art date
Application number
KR1020067008588A
Other languages
English (en)
Other versions
KR101197070B1 (ko
Inventor
라오 아나프라가다
헬렌 주
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20060107758A publication Critical patent/KR20060107758A/ko
Application granted granted Critical
Publication of KR101197070B1 publication Critical patent/KR101197070B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

포토레지스트 재료 및 유기실리케이트 유리 (OSG) 재료를 갖는 집적 회로 (IC) 구조를 스트립하는 방법을 개시한다. 이 방법은, 반응기에 아산화질소 (N2O) 가스를 공급하는 단계, 반응기에서 플라즈마를 생성하는 단계 및 포토레지스트를 스트립하는 단계를 포함한다. 이 스트립 프로세스는 포토레지스트와 OSG 재료 사이에 고 선택비를 제공한다.
비아 우선 에칭, 트렌치 우선 에칭

Description

유기실리케이트 유리용 아산화질소 스트립 프로세스{A NITROUS OXIDE STRIPPING PROCESS FOR ORGANOSILICATE GLASS}
관련 출원
본 특허 출원은 본 출원과 함께 출원되고, 본 명세서에 참조로서 인용되는 Rao Annapragada 외 저인, 아산화질소를 사용하는 에치백 프로세스라고 명명되고 공동으로 양도된 미국 특허 출원 Ser. No. (대리인 번호: 1054) 에 관련된 것이다.
배경
발명의 분야
본 발명은 포토레지스트 스트립에 관한 것이다. 보다 상세하게는, 본 발명은 유기실리케이트 유리 (OSG) 재료를 갖는 IC 구조로부터 포토레지스트를 스트립하는 것에 관한 것이다.
관련 기술의 설명
반도체 집적 회로 (IC) 제조시, 통상적으로 실리콘으로 제조된 반도체 웨이퍼 기판 상에 컴포넌트 트랜지스터와 같은 디바이스를 형성한다. 제조 프로세스 동안, 소망하는 IC를 제조하기 위해 상이한 재료가 상이한 층들 상에 증착된다. 통상적으로, 도전성 층들은 유전체 재료로 서로 절연된 패터닝된 금속 배선, 폴리실리콘 트랜지스터 게이트 등을 포함할 수도 있다. 유전체 재료는 반도체 기판 의 상이한 층들 상의 도전성 배선들을 절연하기 위해 실리콘 옥사이드, 즉 SiO2로 형성되어 왔다. 반도체 회로가 더 빨라지고 보다 소형화되면서, 동작 빈도가 증가하고 반도체 디바이스 내의 도전성 배선들 사이의 거리가 감소한다. 이는 회로에 증가된 레벨의 결합 용량을 유도하고, 이는 반도체 디바이스의 동작을 늦추는 단점을 갖는다. 따라서, 이러한 결합 용량의 증가에 대해 효과적으로 도전성 배선을 절연할 수 있는 유전체층을 사용하는 것이 중요해졌다.
일반적으로, 집적 회로의 결합 용량은 유전층을 형성하기 위해 이용된 재료의 유전 상수 k 에 직접적으로 비례한다. 상술한 바와 같이, 종래기술의 집적 회로의 유전체층은 통상적으로 유전 상수가 약 4.0인 SiO2로 형성해왔다. 반도체 디바이스의 배선 밀도 및 동작 빈도의 증가 결과, SiO2로 형성한 유전체층은 결합 용량 레벨이 증가하는 것을 방지하는데 요구되는 정도로 도전성 배선을 효과적으로 절연하지 않을 수도 있다.
저유전상수 유전체로 사용되는 특정한 재료의 하나는 유기실리케이트 유리 (OSG) 이다. OSG는 스핀-온 또는 CVD법에 의해 증착될 수 있는 저유전상수 재료이다. 통상적인 OSG의 k 값의 범위는 2.6 내지 2.8이다. 다공성 OSG (pOSG) 는 저유전상수 애플리케이션에 사용될 수 있다. 통상적으로, pOSG와 같은 다공성 재료는 스핀-온 법을 사용하여 소망하는 기공 구조를 제공하는 용매의 증발을 제어하면서 도포된다.
통상적으로, 저유전상수 재료는 구리 듀얼 다마신 프로세스를 사용하는 IC 제조에 통합된다. 듀얼 다마신 구조는 배선용 트렌치 및 비아용 홀을 형성하는 에칭 프로세스를 사용한다. 그 후 비아와 트렌치를 금속화하여 상호접속 배선을 형성한다. 2가지 널리 공지된 듀얼 다마신법은 비아 우선 순서 및 트렌치 우선 순서로 지칭된다.
종래 기술의 방법에서, 유기 포토레지스트는 산소 (O2), 질소와 산소의 조합 (N2/O2), 질소와 수소의 조합 (N2/H2), 또는 암모니아 (NH3) 와 같은 널리 공지된 가스 혼합물을 사용하여 박리되거나 제거된다. 이들 가스 또는 가스 혼합물 각각은 유기실리케이트 유리 (OSG) 유전체를 갖는 IC 구조에 네거티브하게 반응한다. 예를 들어, 산소 (O2) 의 사용은 OSG 유전체의 k 값을 상승시킨다. 질소와 수소 (N2/H2) 가스 혼합물의 에칭 속도는 비교적 낮고 OSG 패싯 (facet) 형성을 유발하는 비교적 높은 전력 수요를 갖는다. 또한, 암모니아 (NH3) 의 사용은 파티클 생성을 야기할 수도 있다. 따라서, 이들 공지된 가스들 또는 가스 혼합물 각각은 OSG 재료를 포함하는 IC 구조로부터 포토레지스트를 스트립할 때 관련되는 한계를 갖는다.
요약
포토레지스트 재료 및 유기실리케이트 유리 (OSG) 재료를 갖는 집적 회로 (IC) 구조를 스트립하는 방법을 설명한다. 이 방법은 반응기에 아산화질소 (N2O) 가스 혼합물을 공급하는 단계, 반응기에서 플라즈마를 생성하는 단계 및 포토 레지스트를 스트립하는 단계를 포함한다. 스트립 프로세스는 포토레지스트와 OSG 재료 사이의 높은 선택비를 제공한다. 예시적인 실시형태에서, 포토레지스트는 유기 포토레지스트이다. 이 방법은 포토레지스트 및 다른 그러한 유기 재료의 스트립이 OSG 재료를 에칭하기 위해 사용되는 동일한 반응기에서 수행되도록 한다. 포토레지스트를 스트립하는 방법은 듀얼 다마신 프로세스 동안 수행된 복수의 단계 중 하나이다.
예시적인 실시형태에서, 스트립 프로세스는 제 1 포토레지스트층, 제 2 중간층 및 제 3 유기실리케이트 유리 (OSG) 층을 포함하는 예시적인 집적 회로 (IC) 구조에 적용된다. 예시적인 실시형태에서, 상기 방법은 반응기로 아산화질소 (N2O) 를 공급한다. 그 후 플라즈마가 생성되어 포토레지스트를 IC 구조로부터 스트립한다. 제 1 포토레지스트와 제 2 중간층 사이에는 높은 선택비가 존재한다. 또한, 제 1 포토레지스트와 제 3 OSG층 사이에 높은 선택비가 존재한다.
이 방법은 제 2 중간층이 캡층인 IC 구조에 비아가 에칭되는 비아 우선 에칭 순서에 적용된다. 예시적인 캡층은 포토레지스트층의 재작업 동안 OSG층을 보호하도록 구성된다. 한정이 아닌 예로서, 예시적인 캡층은 실리콘 다이옥사이드 (SiO2) 또는 실리콘 옥시나이트라이드 (SiON) 와 같은 실리콘 및 산소 함유 재료이다. 예시적인 비아 우선 방법은 예시적인 IC 구조에 비아를 에칭하는 단계를 포함한다. 그 후 이 방법은 예시적인 IC 구조의 비아를 채우는 반사방지 코팅 (ARC) 또는 바닥 반사 방지 코팅 (BARC) 을 도포한다. N2O 가스 혼합물은 그 후 ARC 또는 BARC를 에치백하는데 적용되고 그 결과 비아 내에 소망하는 높이의 유기 플러그를 생성한다. 따라서, 예시적인 IC 구조에서, 유기 플러그는 제 3 OSG층의 일부를 차지한다. 이 방법은 그 후 제 2 캡층과 제 3 OSG층에 트렌치를 에칭하는 단계로 진행한다. N2O 가스 혼합물은 그 후 반응기에 공급되고 플라즈마를 발생하여 포토레지스트층과 유기 플러그를 스트립한다.
이 방법은 제 2 중간층이 하드마스크층인 트렌치 우선 에칭 순서에 적용될 수도 있다. 한정이 아닌 예로서, 하드마스크층은 실리콘 나이트라이드 (Si3N4), 탄탈륨 나이트라이드 (TaN), 티타늄 나이트라이드 (TiN), 및 실리콘 카바이드 (SiC) 와 같은 재료로 이루어질 수도 있다. 제 1 포토레지스트층 내의 트렌치 패턴을 사용하여, 제 2 하드마스크층에 트렌치를 에칭한다. 제 1 포토레지스트층은 그 후 N2O 가스 혼합물로 제거한다. 비아 에칭을 위해 패터닝된 다른 제 1 포토레지스트층이 도포된다. 그 후 비아는 제 2 하드마스크층과 제 3 OSG층에 에칭된다. 그 후, 이 방법은 예시적인 IC 구조의 비아를 채우는 반사방지 코팅 (ARC) 또는 바닥 반사방지 코팅 (BARC) 을 도포하는 단계로 진행한다. 비아 우선 에칭에 대해 설명한 바와 같이, N2O 가스 혼합물은 이후 ARC 또는 BARC를 에치백하는데 적용되어 비아 내에 소망하는 높이를 갖는 유기 플러그를 생성한다. 제 2 하드마스크층에 미리 에칭된 트렌치를 이용하여, 제 3 OSG층을 트렌치 에칭한다. N2O 가스 혼합물은 그 후 유기 플러그를 제거하는데 사용된다.
도면의 간단한 설명
본 발명의 예시적인 실시형태를 첨부한 도면에 도시한다.
도 1은 포토레지스트층 및 OSG층을 갖는 IC 구조로부터 포토레지스트를 제거할 수 있는 예시적인 장치이다.
도 2는 비아 우선 듀얼 다마신 프로세스에서 포토레지스트를 스트립하는 플로우 차트이다.
도 3a 내지 도 3h는 도 2의 플로우 차트의 비아 에칭과 스트립 순서의 등각도이다.
도 4는 트렌치 우선 듀얼 다마신 프로세스에서 포토레지스트를 스트립하는 플로우 차트이다.
도 5a 내지 도 5j는 도 4의 플로우 차트의 트렌치 에칭과 스트립 순서의 등각도이다.
상세한 설명
다음의 상세한 설명에서, 본 명세서의 일부이자 특정한 실시형태로서 도시되는 첨부한 도면을 참조한다. 이들 실시형태를 당업자가 본 발명을 실시할 수 있도록 충분히 상세하게 설명하며, 다른 실시형태가 이용될 수도 있으며, 논리적이고 전기적인 변화를 청구범위의 범주와 정신을 벗어나지 않고 실시할 수 있음이 이해될 것이다. 따라서 이하의 상세한 설명은 한정적인 의미로 이해되지 않아야 한다. 복수의 도면에서 나타낸 동일한 구성요소가 동일한 참조 부호로 식별되는 것을 제외하면, 도면의 참조 부호의 앞자리는 도면 번호에 대응한다.
도 1을 참조하면, OSG층을 갖는 IC 구조로부터 포토레지스트를 스트립하는 예시적인 시스템을 도시한다. 예시적인 시스템은 또한 하드마스크 에칭과 유전체 에칭을 수행하도록 이루어진다. 예시적인 시스템은 캘리포니아, 프레몬트의 램 리써치 코포레이션 (Lam) 으로부터 이용가능한 200 mm EXELAN HPT 시스템과 같은 평행판 플라즈마 시스템 (100) 이다. 또한, EXELAN 2300 시리즈와 같은 램의 다른 시스템이 사용될 수도 있다. 시스템 (100) 은 반응기의 벽의 출구로 연결되는 진공 펌프 (104) 에 의해 소망하는 진공 압력으로 유지되는 내부 (102) 를 갖는 챔버를 구비한다. 에칭 가스는 가스 공급부 (106) 로부터 가스를 공급하는 플라즈마 반응기에 공급될 수 있다. 중간 밀도 플라즈마는 RF 소스 (108) 로부터의 RF 에너지가 매칭 네트워크 (110) 를 통해 전력 전극 (112) 으로 공급되는 듀얼 주파수 배열에 의해 반응기에서 발생될 수 있다. RF 소스 (108) 는 27MHz 및 2 MHz에서 RF 전력을 공급하도록 구성된다. 전극 (114) 은 접지된 전극이다. 기판 (116) 은 전력 전극 (112) 에 의해 지지되고 가스를 플라즈마 상태로 에너자이징 함에 의해 생성된 플라즈마에 의해 에칭되고 및/또는 스트립된다. 다른 용량 결합된 반응기를 그 개시가 본 명세서에 참조로서 인용되는 공동 소유의 미국 특허 제 6,090,304 호에 기술된 듀얼 주파수 플라즈마 에칭 반응기와 같은 양 전극 둘 다에 RF 전력이 공급되는 반응기에 사용할 수 있다.
다른 방법으로, 유도 결합 플라즈마 반응기, 전자 시클로트론 공진 (ECR) 플라즈마 반응기, 헬리콘 플라즈마 반응기 등으로 지칭되는 다양한 종류의 플라즈마 반응기에서 플라즈마가 생성될 수 있다. 그러한 플라즈마 반응기는 통상적으로 RF 에너지, 마이크로파 에너지, 자계 등을 사용하는 에너지 소스가 중간 내지 고밀도 플라즈마를 생성하도록 한다. 예를 들어, 유도 결합 플라즈마 반응기로 지칭되는 램 리써치 코포레이션으로부터 이용가능한 Transformer Coupled Plasma 에칭 반응기에서 고밀도 플라즈마를 생성할 수 있다.
도 2를 참조하면, 비아 우선 듀얼 다마신 프로세스에서 포토레지스트를 스트립하는 플로우 차트를 나타낸다. 예시적인 IC 구조는 제 1 유기 포토레지스트층, 제 2 중간층, 제 3 OSG층, 및 제 4 배리어층을 포함한다. 한정이 아닌 예로서, 포토레지스트층은 Shipley Company의 193nm 포토레지스트 또는 248 nm 포토레지스트와 같은 유기 포토레지스트이다. 예시적인 제 2 중간층은 실리콘 다이옥사이드 (SiO2), 실리콘 옥시나이트라이드 (SiON), 및 임의의 다른 실리콘 및 산소 함유 재료와 같은 캡 재료로 이루어진 캡층이다. 캡층은 포토레지스트층의 재작업 동안 OSG층을 보호한다. 제 3 층은 OSG층이고 캘리포니아, 산 호세의 Novellus Systems의 CORALTM, 캘리포니아, 산타 클라라의 Applied Materials의 BLACK DIAMONDTM 또는 임의의 다른 OSG 재료와 같은 재료를 포함할 수도 있다. 또한, OSG 재료는 다공성 OSG (pOSG) 재료일 수도 있다는 것을 당업자들은 이해할 것이다. 한정이 아닌 예로서, pOSG는 30%가 넘는 보이드 공간을 가질 수도 있다. 예시적인 제 4 배리어층은 실리콘 나이트라이드 (Si3N4), 실리콘 카바이드 (SiC), 또는 실리콘계 재료와 같은 임의의 배리어 재료로 이루어진다. 배리어 층은 구리 확산으로부터의 보호를 제공한다.
도 2의 플로우 차트는, 제 2 중간층이 캡층인 IC 구조에 비아가 에칭되는 비아 우선 에칭 순서를 수행하는 방법 (200) 을 설명한다. 이 방법은 IC 구조가 예시적인 반응기 (100) 에 위치되는 프로세스 블록 202로 시작한다. IC 구조는 비아가 패터닝된 포토레지스트층을 포함한다. 당업자는 패터닝된 비아 또는 트렌치의 생성이 제 1 포토레지스트층 상에 포토리소그래피를 완성하는 것을 가정한다는 것을 이해할 것이다. 당업계에 널리 공지된 바와 같이, 포토리소그라피는 제어된 광 소스에 베이킹되고 노광되는 감광성 포토레지스트를 사용한다. 광은 소망하는 패턴을 전사하는 레티클을 통해 통과한다.
블록 204에서 비아가 제 2 캡층 및 제 3 OSG층에 에칭된다. 비아를 배리어층까지 에칭한다. 블록 206에서, N2O가 반응 챔버에 첨가되고, 플라즈마가 생성된다. 다소 넓은 실시형태에서, 프로세싱 파라미터의 범위는 동작 압력 10 내지 1000 mTorr, RF 전력 0 내지 1000 W의 전력 범위, 및 50 내지 2000 sccm의 N2O 유량에서 실시될 수도 있다. 27 MHz 및 2 MHz 이상에서 RF 전력을 공급하도록 이루어지는 RF 소스를 갖는 좁은 실시형태에서, 프로세싱 파라미터의 범위는 50 내지 600 mTorr의 동작 압력, 27MHz RF 전력에 대해서는 100 내지 600 W, 2 MHz RF 전력에 대해서는 50 내지 600 W, 200 내지 1500 sccm의 N2O 유량에서 실시될 수도 있다. 200 mm 웨이퍼 또는 기판에 적용되는 더 좁은 실시형태에서, 프로세싱 파라미터의 범위는 100 내지 350 mTorr의 동작 압력, 27 MHz RF 전력에 대해서는 100 내지 200 W, 2 MHz RF 전력에 대해서는 100 내지 200 W, 및 300 내지 900 sccm의 N2O 유량에서 실시될 수도 있다. 또한, 상술한 실시형태 각각에 대해 비활성 가스가 희석제로 사용될 수도 있다. 한정이 아닌 예로서, 비활성 가스는 아르곤, 헬륨, 네온, 크립톤, 및 크세논과 같은 희가스를 포함할 수도 있다. 비활성 가스는 포토레지스트의 제거 동안 균일도를 제어하기 위해 사용될 수도 있다.
예시적인 시스템 (100) 에 N2O를 첨가하기 위한 복수의 상이한 프로세스 파라미터를 표 1에 나타낸다.
표 1. N2O로 포토레지스트를 스트립하기 위한 예시적인 프로세스 파라미터
Figure 112006031307813-PCT00001
표 1에서, 다수의 상이한 "실시" 에 대한 프로세스 파라미터를 나타낸다. 실시는 20℃에서 200 mm 웨이퍼 상에 수행되었다. 각 실시 동안 압력, 전력 및 N2O 유량이 조정되었다. 그 결과의 포토레지스트 스트립 속도를 표 1의 가장 우측에 나타낸다.
당업자는 표 1의 예시적인 가스 혼합물에 대한 최적 유량 및 비율은 플라즈 마 에칭 챔버의 타입, 기판 사이즈 및 당업자에게 널리 공지된 다른 변수에 따라 변할 수도 있다는 것을 이해할 것이다. 또한, 당업자는 본 발명을 실시하는데 사용되는 온도, 전력 레벨, 및 가스 압력의 선택이 넓게 변할 수 있으며, 본 명세서에 특정된 것들은 예로서 주어진 것일 뿐 한정이 아니란 것을 이해할 것이다.
블록 208에서, 플라즈마는 구조로부터 포토레지스트를 스트립하고 이산화탄소 (CO2) 와 같은 휘발성 부산물을 생성한다. 포토레지스트를 제거하려는 목적으로, 일반적으로 OSG층을 손상시키지 않고 더 높은 포토레지스트 스트립 속도를 달성하는 것이 바람직하다. 제 1 포토레지스트층과 제 2 캡층 사이에 높은 선택비가 있다. 또한, 제 1 포토레지스트층 및 제 3 OSG층 사이에 높은 선택비가 존재한다.
그 후 이 방법은 비아용 유기 플러그를 생성한다. 유기 플러그는 비아 패싯 형성을 방지하고 트렌치 에칭 프로세스 동안 배리어층을 보존하기 위해 사용된다. 프로세스 블록 210에서, 유기 플러그는 유기 스핀-온 기법을 사용하여 유기 재료를 도포함으로써 생성된다. 한정이 아닌 예로서, 유기 재료는 반사방지 코팅 (ARC) 또는 바닥 반사방지 코팅 (BARC) 이다. 예시적인 유기 ARC 및/또는 BARC는 광을 흡수하도록 디자인된다.
프로세스 블록 212에서, N2O를 상술한 예시적인 프로세스 파라미터를 사용하여 예시적인 반응기 (100) 에 첨가한다. 블록 214에서, N2O 가스를 에너자이징하고 BARC 또는 유기 재료를 에치백하여 소망하는 "유기 플러그"를 제조한다. 한정이 아닌 예로서, 유기 플러그는 소망하는 트렌치 높이와 동일하거나 또는 소망하는 트렌치 높이를 초과하는 플러그 높이를 갖는다. 플러그 높이는 펜스 형성을 방지하고 비아 패싯 형성을 방지하기 위해 충분한 높이를 가져야 한다. 유기 플러그를 생성하는 방법에 대한 더욱 상세한 논의를 본 출원과 함께 출원되고 본 명세서에 참조로서 인용되는 "아산화질소를 사용하는 에치백 프로세스" 라고 명명된 특허 출원에서 더욱 상세하게 설명한다.
블록 216에서, 다른 포토레지스트층이 도포된다. 포토레지스트가 트렌치 에칭 순서를 위해 패터닝된다. 그 후, 이 방법은 트렌치가 제 2 캡층 및 제 3 OSG층에 에칭되는 블록 218로 진행한다. 블록 220에서, N2O를 상술한 프로세스 파라미터를 사용해서 다시 적용한다. 블록 222에서, N2O를 에너자이징하고 유기 플러그 및 포토레지스트층을 모두 제거한다.
본 개시의 혜택을 받는 당업자는 상술한 방법이 포토레지스트의 스트립이 하드마스크층과 OSG층을 에칭하는데 사용되는 동일한 반응기에서 수행되도록 한다는 것을 이해할 것이다. 이는 웨이퍼를 스트립하기 위해 다른 반응 챔버로 이동시킬 필요가 없기 때문에 사이클 시간을 매우 단축시킬 수 있다. 또한, 웨이퍼 또는 기판이 주위의 수분에 노출되지 않기 때문에, 에칭 동안 생성되어 주위의 수분에 노출됨으로 인해 제거하기 힘든 어떤 폴리머도 후속 스트립/세정 프로세스에서 더욱 쉽게 제거할 수 있다. 또한, 인-시추 (in-situ) 스트립은 에칭 프로세스로부터 챔버벽에 증착된 폴리머를 제거하기 위한 웨이퍼리스 오토 세정 (waferless auto clean) 을 수행할 필요를 감소시킨다. 또한, 본 개시의 혜택을 받는 당업자는 본 명세서에 기술된 시스템 및 방법이 익스-시추 (ex-situ) 애플리케이션에 사용될 수도 있다는 것을 이해할 것이다.
표 2를 참조하면, N2O 스트립 프로세스가 다양한 다른 일반적으로 사용되는 스트립 가스 또는 가스 혼합물과 비교하여 표시된다. 한정이 아닌 예로서, 다른 가스 또는 가스 혼합물은 암모니아 (NH3), 산소 (O2), 및 질소 및 수소 (N2/H2) 가스 혼합물을 포함한다. 가스들을 비교하는 동안 푸리에 변환 적외선 (FTIR) 스펙트로포토미터를 예시적인 OSG 재료에서의 변화를 검출하기 위해 사용하였다. 비교를 위해, 블랭킷 CORALTM 웨이퍼를 예시적인 OSG 재료로서 사용하였다. 실험 동안, CORALTM 웨이퍼를 다른 가스들에 노출시켜 Si-C 피크 내지 SiO 피크의 비율의 변화를 결정하였다. Si-C 및 SiO 피크는 OSG 재료에 대한 변화를 나타낸다.
표 2. OSG층으로부터 포토레지스트를 스트립하는 다양한 가스들의 비교
Figure 112006031307813-PCT00002
표 2는 N2O가 SiC/SiO 비율에서 가장 낮은 변화를 야기한다는 것, 즉 OSG 재 료가 N2O 스트립에 의해 가장 영향을 적게 받는다는 것을 나타낸다. 그러나, N2O 스트립 속도는 NH3 스트립 속도와 비슷하지만 N2O 스트립은 NH3 스트립보다 상당히 낮은 전력을 필요로 하여 동작한다. 또한, N2O 스트립은 NH3 스트립과 관련된 파티클 생성을 피할 수도 있다. 또한, 도 2에서 도시한 바와 같이, N2O 스트립 프로세스는 OSG 재료의 산화를 덜 야기하는, O2보다 약한 산화제이다. 산화는 OSG 재료의 k 값을 상승시키므로 OSG 재료의 적은 산화가 바람직하다.
도 3a 내지 도 3h를 참조하면, 도 2의 플로우 차트의 비아 에칭 및 스트립 순서의 등각도를 나타낸다. 도 3a는 제 1 유기 포토레지스트 (302), 제 2 중간 캡층 (304), 제 3 OSG층 (306), 및 제 4 배리어층 (308) 을 갖는 예시적인 IC 구조의 등각도를 나타낸다. 상술한 바와 같이, 예시적인 IC 구조가 예시적인 반응기 (100) 에 위치된다. 도 3b는 제 2 캡층 (304) 및 제 3 OSG층 (306) 에 비아 (310) 가 에칭되는 프로세스에서 비아 우선 에칭을 수행한 후의 예시적인 IC 구조를 나타낸다.
도 3c에서 프로세스 206으로부터 N2O를 첨가하고, 프로세스 308로부터 포토레지스트층 302를 스트립한 후의 예시적인 IC 구조를 나타낸다. 잔류 IC 구조는 특히 가시성 캡층 (304) 및 비아 (310) 를 포함한다.
도 3d를 참조하면, 프로세스 블록 210에 기술된 BARC (312) 와 같은 유기 재료를 추가한 후의 예시적인 IC 구조를 나타낸다. 도 3e에서, 유기 플러그 (314) 를 비아 (310) 내에 나타낸다. N2O를 가한 후 블록 212 및 블록 214에 도시한 바와 같이 유기 플러그 (314) 를 에치백함으로써 유기 플러그 (314) 가 생성된다. 도 3f에서, 블록 216에 도시한 바와 같이 한 층의 포토레지스트 (316) 를 추가한 후의 IC 구조를 나타낸다. 포토레지스트 (316) 를 트렌치 에칭을 위해 패터닝한다.
그 후, 도 3g에 도시한 바와 같이 트렌치 에칭 프로세스 (218) 에 따라 트렌치 (318) 를 에칭한다. 트렌치 (318) 를 제 2 캡층 및 제 3 OSG층에 에칭한다. 유기 플러그 (314) 는 비아 (310) 의 패싯 형성을 방지한다. 도 3h에서, 블록 220 및 블록 222에 기술된 N2O 스트립 프로세스를 사용하여 유기 플러그 및 포토레지스트를 스트립한 후의 IC 구조를 도시한다.
본 개시의 혜택을 받는 당업자는 방법 200이 포토레지스트의 스트립이 포토레지스트 및 OSG 재료를 에칭하는데 사용되는 동일한 반응기에서 수행되도록 한다. 동일한 반응 챔버에서 스트립 및 에칭 프로세스를 수행하는 것의 이점을 상술하였다. 또한, 본 개시의 혜택을 갖는 당업자는 본 명세서에 기술된 시스템 및 방법이 익스-시추 애플리케이션에서 사용될 수도 있다는 것을 이해할 것이다.
도 4를 참조하면, 트렌치 우선 듀얼 다마신 프로세스에서 포토레지스트를 스트립하는 방법에 대한 플로우 차트를 도시한다. 포토레지스트는 OSG 층을 포함하는 IC 구조에 도포된다. 예시적인 IC 구조는 제 1 유기 포토레지스트층, 제 2 중간층, 제 3 OSG층 및 제 4 배리어층을 포함한다. 포토레지스트층은 상술한 유기 포토레지스트이다. 예시적인 제 2 중간층은 실리콘 나이트라이드 (Si3N4), 탄탈륨 나이트라이드 (TaN), 티타늄 나이트라이드 (TiN), 또는 실리콘 카바이드 (SiC) 와 같은 하드마스크 재료로 구성된 하드마스크층이다. IC 구조가 포토레지스트의 이익이 없이 에칭 프로세스 동안 플라즈마에 직접적으로 노출되기 때문에 캡층 대신에 하드마스크 재료가 사용된다. 제 3 층은 CORALTM, BLACK DIAMONDTM과 같은 OSG층 또는 임의의 다른 OSG층이다. 또한, OSG 재료는 상술한 다공성 OSG (pOSG) 일 수도 있다. 예시적인 제 4 배리어층은 상술한 실리콘 나이트라이드 (Si3N4), 또는 실리콘 카바이드 (SiC) 와 같은 배리어층으로 구성된다.
도 4의 플로우 차트는 중간 하드마스크층을 갖는 예시적인 구조에서 트렌치 에칭을 수행하는 방법 400을 설명한다. 이 방법은 포토레지스트층으로 패터닝된 트렌치를 갖는 예시적인 IC 구조가 예시적인 반응기 (100) 에 위치된 프로세스 블록 402에서 시작한다. 그 후 이 방법은 트렌치가 제 2 중간 하드마스크층에 에칭된 프로세스 404로 진행한다.
프로세스 블록 406에서, N2O가 반응 챔버에 추가되고 플라즈마가 생성된다. 포토레지스트의 제거를 위한 동작 파라미터는 상술한 것과 유사하다. 플라즈마는 구조로부터 포토레지스트를 스트립하고 CO2와 같은 휘발성 부산물을 생성한다. 제 1 포토레지스트층과 제 2 하드마스크층 사이에 높은 선택비가 존재한다. 또한, 제 1 포토레지스트층과 제 3 OSG층 사이에는 높은 선택비가 존재한다.
프로세스 블록 408에서, 다른 제 1 포토레지스트층이 IC 구조에 추가된다. 이 다른 포토레지스트층은 비아 에칭을 위해 패터닝된다. 그 후, 블록 410에서, 제 2 하드마스크층 및 제 3 OSG층에 비아를 에칭한다. 당업자는 비아 에칭용으로 사용되는 가스들과 프로세스 파라미터들은 하드마스크 재료 및 OSG 재료의 종류와 같은 다양한 파라미터에 의존한다는 것을 이해할 것이다.
블록 412에서, N2O는 상술한 프로세스 파라미터로 예시적인 시스템 100에 가해진다. 그 후, N2O가 에너자이징될 때 플라즈마가 형성되고, 그 후, 비아가 패터닝된 포토레지스트층이 N2O 플라즈마에 의해 스트립된다.
그 후, 이 방법은 비아에 유기 플러그를 생성하는 단계로 진행한다. 블록 414에서, 상술한 BARC 또는 ARC와 같은 유기 재료를 먼저 도포함으로써 유기 플러그가 생성된다. 블록 416에서, BARC 또는 ARC를 에치백하여 상술한 소망하는 유기 플러그를 제조하기 위해 N2O를 사용한다.
블록 418에서, 하드마스크층에 미리 에칭된 트렌치 패턴을 제 3 OSG층을 트렌치 에칭하기 위해 사용한다. 이전에 언급하였듯이, 트렌치 에칭을 수행하기 위한 가스들과 프로세스 파라미터들은 하드마스크 재료 및 OSG 재료와 같은 IC 구조와 같은 파라미터에 의존한다. 마지막으로, 블록 420에서, N2O 플라즈마가 유기 플러그를 제거하는데 사용된다.
도 5a 내지 도 5j를 참조하면 도 4의 플로우 차트에 기술된 트렌치 에칭과 스트립 순서 (500) 의 등각도를 도시한다. 도 5a는 제 1 유기 포토레지스트층 (502), 제 2 중간 하드마스크층 (504), 제 3 OSG층(506), 및 제 4 배리어층 (508) 을 갖는 예시적인 IC 구조의 등각도를 도시한다. 제 1 유기 포토레지스트층은 포토레지스트층 내에 패터닝된 트렌치 (510) 를 갖는다. 상술한 바와 같이, 예시적인 IC 구조는 예시적인 반응기 (100) 에 위치된다. 도 5b는 트렌치 (510) 가 제 2 하드마스크층 (504) 내에 에칭된 프로세스 404를 수행한 후 예시적인 IC 구조를 나타낸다.
도 5c에서 프로세스 406으로부터의 N2O를 챔버 (100) 에 첨가한 후의 예시적인 IC 구조를 도시한다. N2O는 플라즈마로 변환되어 포토레지스트층 (502) 을 스트립하고 트렌치 에칭된 하드마스크층 (504) 을 남긴다.
도 5d를 참조하면, 프로세스 블록 408에 기술된 포토레지스트 (12) 의 다른 층을 추가한 후의 예시적인 IC 구조를 도시한다. 도 5e에서 비아 (514) 가 블록 410에 기술한 IC 구조에 에칭된다. 도 5f는 블록 412에 기술된 바와 같이 포토레지스트 512를 제거하기 위하여 다른 N2O 스트립을 수행한 후의 IC 구조를 도시한다.
블록 414에 기술한 ARC (516) 와 같은 유기 재료를 먼저 도포함으로써 유기 플러그가 형성된다. 도포된 ARC (516) 를 갖는 IC 구조를 도 5 g에 도시한다. 도 5h에서, 블록 416에 기술한 N2O 가스가 소망하는 유기 플러그 (518) 를 제조하기 위해 ARC (516) 를 에치백하는데 사용된 후의 IC 구조를 도시한다. 도 5i에서, OSG층이 블록 418에 기술한 바와 같이 소망하는 깊이로 트렌치 에칭되었다. 마지막으로, 도 5j는 그 결과로 형성된 소망하는 트렌치 (510) 와 비아 (514) 를 갖는 IC 구조를 도시한다. 이와 같이 형성된 IC 구조는 유기 플러그를 제거하기 위해 블록 420에 기술한 N2O 플라즈마를 인가함으로써 생성된다.
본 명세서의 설명은 많은 한정을 갖지만, 이는 청구범위의 한정으로 이해되지 않아야 하며 단지 본 발명의 몇몇 예시한 바람직한 실시형태의 설명을 제공하는 것으로 이해해야 한다. 당업자는 명세서를 검토하면 많은 다른 실시형태를 명백히 알 수 있을 것이다. 따라서, 본 발명의 범위는 권리를 부여받은 청구항과 균등한 전체 범위에 따라, 첨부한 청구범위에 의해 결정된다.

Claims (26)

  1. 포토레지스트 재료 및 유기실리케이트 유리 (OSG) 재료를 갖는 집적 회로 (IC) 를 스트립하는 방법으로서,
    반응기에 아산화질소 (N2O) 가스를 공급하는 단계;
    상기 반응기에서 플라즈마를 생성하는 단계;
    상기 포토레지스트를 스트립하는 단계; 및
    상기 포토레지스트와 상기 OSG 사이에 고 선택비를 생성하는 단계를 포함하는, 스트립 방법.
  2. 제 1 항에 있어서,
    상기 포토레지스트는 유기 포토레지스트인, 스트립 방법.
  3. 제 2 항에 있어서,
    상기 포토레지스트를 스트립하는 단계는 듀얼 다마신 프로세스 동안 수행되는 복수의 단계 중 하나인, 스트립 방법.
  4. 제 3 항에 있어서,
    상기 포토레지스트를 스트립하는 단계는 상기 OSG 재료를 에칭하는데 사용된 동일한 반응기에서 수행되는, 스트립 방법.
  5. 제 1 항에 있어서,
    상기 IC 구조 내에 에칭된 비아를 제공하는 단계;
    상기 비아를 채우는 유기 플러그를 생성하는 단계; 및
    상기 N2O 가스에 의해 상기 유기 플러그를 스트립하는 단계를 더 포함하는, 스트립 방법.
  6. 제 1 포토레지스트층, 제 2 중간층, 및 제 3 유기실리케이트 유리 (OSG) 층을 포함하는 집적 회로 (IC) 를 스트립하는 방법으로서,
    반응기 내에 아산화질소 (N2O) 를 공급하는 단계;
    상기 반응기에서 플라즈마를 생성하는 단계;
    상기 플라즈마에 의해 상기 포토레지스트를 스트립하는 단계;
    상기 제 1 포토레지스트층과 상기 제 2 하드마스크층 사이에 고 선택비를 생성하는 단계; 및
    상기 제 1 포토레지스트층과 상기 제 3 OSG층 사이에 고 선택비를 생성하는 단계를 포함하는, 스트립 방법.
  7. 제 6 항에 있어서,
    상기 포토레지스트는 유기 포토레지스트인, 스트립 방법.
  8. 제 6 항에 있어서,
    상기 포토레지스트를 스트립하는 단계는 상기 OSG층을 에칭하는데 사용된 동일한 반응기에서 수행되는, 스트립 방법.
  9. 제 6 항에 있어서,
    상기 포토레지스트를 스트립하는 단계는 듀얼 다마신 프로세스 동안 수행되는 복수의 단계 중 하나인, 스트립 방법.
  10. 제 6 항에 있어서,
    상기 제 2 중간층은 캡층인, 스트립 방법.
  11. 제 10 항에 있어서,
    상기 캡층은 실리콘 다이옥사이드 (SiO2) 및 실리콘 옥시나이트라이드 (SiON) 로 구성되는 그룹으로부터 선택되는, 스트립 방법.
  12. 제 6 항에 있어서,
    상기 제 2 중간층은 하드마스크층인, 스트립 방법.
  13. 제 12 항에 있어서,
    상기 하드마스크층은 실리콘 나이트라이드 (Si3N4), 탄탈륨 나이트라이드 (TaN), 티타늄 나이트라이드 (TiN), 및 실리콘 카바이드 (SiC) 로 이루어진 그룹으로부터 선택되는, 스트립 방법.
  14. 제 1 포토레지스트층, 제 2 캡층, 및 제 3 유기실리케이트 유리 (OSG) 층을 포함하는 IC 구조에 비아 우선 에칭을 수행하는 방법으로서,
    첫 번째로, 상기 제 2 캡층 및 상기 제 3 OSG층에 비아를 에칭하는 단계; 및
    두 번째로, 아산화질소 (N2O) 가스에 의해 상기 제 1 포토레지스트층을 스트립하는 단계를 포함하는, 비아 우선 에칭 수행 방법.
  15. 제 14 항에 있어서,
    세 번째로, 상기 비아에 상기 제 3 OSG층의 부분을 채우는 유기 플러그를 생성하는 단계를 더 포함하는, 비아 우선 에칭 수행 방법.
  16. 제 15 항에 있어서,
    네 번째로, 상기 제 2 캡층 및 상기 제 3 OSG층에 트렌치를 에칭하는 단계를 더 포함하는, 비아 우선 에칭 수행 방법.
  17. 제 15 항에 있어서,
    다섯 번째로, 상기 다른 제 1 포토레지스트층 및 상기 유기 플러그를 상기 N2O 가스에 의해 스트립하는 단계를 더 포함하는, 비아 우선 에칭 수행 방법.
  18. 제 17 항에 있어서,
    상기 포토레지스트는 유기 포토레지스트인, 비아 우선 에칭 수행 방법.
  19. 제 18 항에 있어서,
    상기 포토레지스트를 스트립하는 단계는 듀얼 다마신 프로세스 동안에 수행되는 복수의 단계 중 하나인, 비아 우선 에칭 수행 방법.
  20. 제 1 포토레지스트층, 제 2 하드마스크층 및 제 3 유기실리케이트 유리 (OSG) 층을 포함하는 IC 구조에 트렌치 우선 에칭을 수행하는 방법으로서,
    첫 번째로, 상기 제 2 하드마스크층에 트렌치를 에칭하는 단계; 및
    두 번째로, 상기 제 1 포토레지스트층을 아산화질소 (N2O) 가스에 의해 스트립하는 단계를 포함하는, 트렌치 우선 에칭 수행 방법.
  21. 제 20 항에 있어서,
    세 번째로, 비아 에칭을 수행하기 위해 다른 제 1 포토레지스트층을 도포하는 단계를 더 포함하는, 트렌치 우선 에칭 수행 방법.
  22. 제 21 항에 있어서,
    네 번째로, 상기 제 2 하드마스크층, 및 상기 제 3 OSG층에 비아를 에칭하는 단계를 더 포함하는, 트렌치 우선 에칭 수행 방법.
  23. 제 22 항에 있어서,
    다섯 번째로, 상기 다른 제 1 포토레지스트층을 상기 N2O 가스에 의해 스트립하는 단계를 더 포함하는, 트렌치 우선 에칭 수행 방법.
  24. 제 23 항에 있어서,
    여섯 번째로, 상기 비아 내에 상기 제 3 OSG층의 부분을 채우는 유기 플러그를 형성하는 단계를 더 포함하는, 트렌치 우선 에칭 수행 방법.
  25. 제 24 항에 있어서,
    일곱 번째로, 상기 제 3 OSG층에 상기 트렌치를 에칭하는 단계를 더 포함하는, 트렌치 우선 에칭 수행 방법.
  26. 제 25 항에 있어서,
    여덟 번째로, 상기 유기 플러그를 스트립하기 위해 상기 N2O 가스를 사용하는 단계를 더 포함하는, 트렌치 우선 에칭 수행 방법.
KR1020067008588A 2003-10-08 2004-10-05 유기실리케이트 유리용 아산화질소 스트립 프로세스 KR101197070B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/680,895 US7202177B2 (en) 2003-10-08 2003-10-08 Nitrous oxide stripping process for organosilicate glass
US10/680,895 2003-10-08
PCT/US2004/032793 WO2005038892A1 (en) 2003-10-08 2004-10-05 A nitrous oxide stripping process for organosilicate glass

Publications (2)

Publication Number Publication Date
KR20060107758A true KR20060107758A (ko) 2006-10-16
KR101197070B1 KR101197070B1 (ko) 2012-11-06

Family

ID=34422202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067008588A KR101197070B1 (ko) 2003-10-08 2004-10-05 유기실리케이트 유리용 아산화질소 스트립 프로세스

Country Status (7)

Country Link
US (1) US7202177B2 (ko)
EP (1) EP1671363A4 (ko)
JP (1) JP2007508698A (ko)
KR (1) KR101197070B1 (ko)
CN (1) CN100426469C (ko)
TW (1) TW200523689A (ko)
WO (1) WO2005038892A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008147756A2 (en) * 2007-05-24 2008-12-04 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136681A1 (en) * 2003-12-23 2005-06-23 Tokyo Electron Limited Method and apparatus for removing photoresist from a substrate
KR100666881B1 (ko) * 2005-06-10 2007-01-10 삼성전자주식회사 포토레지스트 제거 방법 및 이를 이용한 반도체 소자의제조 방법.
US8079248B2 (en) * 2005-11-17 2011-12-20 Nxp B.V. Moisture sensor
US7932181B2 (en) * 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement
US20100130017A1 (en) * 2008-11-21 2010-05-27 Axcelis Technologies, Inc. Front end of line plasma mediated ashing processes and apparatus
US20110226280A1 (en) * 2008-11-21 2011-09-22 Axcelis Technologies, Inc. Plasma mediated ashing processes
CN101996934B (zh) * 2009-08-20 2012-07-18 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
JP6960839B2 (ja) * 2017-12-13 2021-11-05 東京エレクトロン株式会社 半導体装置の製造方法
CN115799028A (zh) * 2021-09-10 2023-03-14 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US111041A (en) * 1871-01-17 Improvement in hay-tedders
US5126231A (en) * 1990-02-26 1992-06-30 Applied Materials, Inc. Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch
US5910453A (en) * 1996-01-16 1999-06-08 Advanced Micro Devices, Inc. Deep UV anti-reflection coating etch
US5970376A (en) * 1997-12-29 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer
JP2000183040A (ja) * 1998-12-15 2000-06-30 Canon Inc 有機層間絶縁膜エッチング後のレジストアッシング方法
JP4221847B2 (ja) * 1999-10-25 2009-02-12 パナソニック電工株式会社 プラズマ処理装置及びプラズマ点灯方法
US6323121B1 (en) * 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
JP2002118087A (ja) * 2000-06-29 2002-04-19 Dms Co Ltd 紫外線照査装置
US6426304B1 (en) * 2000-06-30 2002-07-30 Lam Research Corporation Post etch photoresist strip with hydrogen for organosilicate glass low-κ etch applications
US6413877B1 (en) 2000-12-22 2002-07-02 Lam Research Corporation Method of preventing damage to organo-silicate-glass materials during resist stripping
US6514860B1 (en) * 2001-01-31 2003-02-04 Advanced Micro Devices, Inc. Integration of organic fill for dual damascene process
US6777344B2 (en) 2001-02-12 2004-08-17 Lam Research Corporation Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications
US6566283B1 (en) * 2001-02-15 2003-05-20 Advanced Micro Devices, Inc. Silane treatment of low dielectric constant materials in semiconductor device manufacturing
US20020139771A1 (en) * 2001-02-22 2002-10-03 Ping Jiang Gas switching during an etch process to modulate the characteristics of the etch
US6617257B2 (en) * 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
KR100430472B1 (ko) * 2001-07-12 2004-05-10 삼성전자주식회사 듀얼 다마신 공정을 이용한 배선 형성 방법
US6498112B1 (en) 2001-07-13 2002-12-24 Advanced Micro Devices, Inc. Graded oxide caps on low dielectric constant (low K) chemical vapor deposition (CVD) films
US6696222B2 (en) * 2001-07-24 2004-02-24 Silicon Integrated Systems Corp. Dual damascene process using metal hard mask
JP2003092349A (ja) * 2001-09-18 2003-03-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003303880A (ja) * 2002-04-10 2003-10-24 Nec Corp 積層層間絶縁膜構造を利用した配線構造およびその製造方法
US7253112B2 (en) * 2002-06-04 2007-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene process
JP2004079901A (ja) * 2002-08-21 2004-03-11 Nec Electronics Corp 半導体装置及びその製造方法
US6720256B1 (en) * 2002-12-04 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of dual damascene patterning
US6916697B2 (en) * 2003-10-08 2005-07-12 Lam Research Corporation Etch back process using nitrous oxide

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008147756A2 (en) * 2007-05-24 2008-12-04 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
WO2008147756A3 (en) * 2007-05-24 2009-01-29 Lam Res Corp In-situ photoresist strip during plasma etching of active hard mask
US8283255B2 (en) 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
US8912633B2 (en) 2007-05-24 2014-12-16 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask

Also Published As

Publication number Publication date
EP1671363A1 (en) 2006-06-21
TW200523689A (en) 2005-07-16
WO2005038892A1 (en) 2005-04-28
US20050079710A1 (en) 2005-04-14
CN100426469C (zh) 2008-10-15
EP1671363A4 (en) 2010-01-13
US7202177B2 (en) 2007-04-10
KR101197070B1 (ko) 2012-11-06
JP2007508698A (ja) 2007-04-05
CN1864249A (zh) 2006-11-15

Similar Documents

Publication Publication Date Title
KR100849707B1 (ko) 탄소-도우핑된 저유전체들의 선택적 식각
KR100883291B1 (ko) 유기 반사 방지막 플라즈마 식각 방법
US6183655B1 (en) Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
US6991739B2 (en) Method of photoresist removal in the presence of a dielectric layer having a low k-value
US7601246B2 (en) Methods of sputtering a protective coating on a semiconductor substrate
US6909195B2 (en) Trench etch process for low-k dielectrics
US6686293B2 (en) Method of etching a trench in a silicon-containing dielectric material
KR101889107B1 (ko) 저 유전상수 손상을 감소시키도록 노출된 저 유전상수 표면에 ＳｉＯＣｌ-함유 층을 형성하는 방법
WO2000003432A1 (en) Plasma etch process of a dielectric multilayer structure particularly useful for dual damascene
US7129171B2 (en) Selective oxygen-free etching process for barrier materials
US7534363B2 (en) Method for providing uniform removal of organic material
KR101197070B1 (ko) 유기실리케이트 유리용 아산화질소 스트립 프로세스
US6647994B1 (en) Method of resist stripping over low-k dielectric material
KR20060123144A (ko) 포토레지스트 스트립 동안의 배리어 재료의 손실 최소화
KR101276043B1 (ko) 아산화질소를 사용하는 에치백 프로세스
US6969685B1 (en) Etching a dielectric layer in an integrated circuit structure having a metal hard mask layer
US7192531B1 (en) In-situ plug fill
KR101068062B1 (ko) 도핑된 실리콘 카바이드에 대해 오르가노실리케이트유리를 선택적으로 에칭하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151008

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 6