CN107492491A - 半导体装置的制造方法及衬底处理装置 - Google Patents

半导体装置的制造方法及衬底处理装置 Download PDF

Info

Publication number
CN107492491A
CN107492491A CN201610818466.1A CN201610818466A CN107492491A CN 107492491 A CN107492491 A CN 107492491A CN 201610818466 A CN201610818466 A CN 201610818466A CN 107492491 A CN107492491 A CN 107492491A
Authority
CN
China
Prior art keywords
wiring layer
outer peripheral
peripheral face
etching
etching gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610818466.1A
Other languages
English (en)
Inventor
大桥直史
丰田行
丰田一行
岛本聪
菊池俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONAL ELECTRIC CO Ltd
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of CN107492491A publication Critical patent/CN107492491A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

提供一种对于形成了气隙的半导体装置而言，可实现良好的成品率的半导体装置的制造方法及衬底处理装置。包括：在形成有第一层间绝缘膜和布线层的衬底中，接收所述布线层的膜厚信息的工序，其中，所述布线层形成在所述第一层间绝缘膜上，具有埋入用作布线的多个含铜膜的槽、和设置在所述槽之间且将所述含铜膜之间绝缘的布线间绝缘膜；将所述衬底载置在设置在处理室的内侧的衬底载置部的工序；基于与所述布线层的膜厚信息相应的蚀刻控制值，将所述布线层蚀刻的工序。

Description

半导体装置的制造方法及衬底处理装置
技术领域
本发明涉及半导体装置的制造方法、衬底处理装置、程序及记录介质。
背景技术
近年来，半导体装置有高度集成化的倾向，随之而来的是布线间的细微化。因此，存在布线间电容变大，引起信号的传播速度降低等问题。于是，要求将布线间尽可能低介电常数化。
作为实现低介电常数化的方法之一，人们正在研究在布线间设置空隙的气隙结构。作为形成空隙的方法，例如有对布线间进行蚀刻的方法。例如专利文献1中记载了气隙的形成方法。
[现有技术文献]
[专利文献]
[专利文献1]日本专利公开2006-334703
发明内容
发明所要解决的课题
然而，在布线的一部分结构中，由于电场变强，其一部分中电容有增大的可能。因此，有可能引起成品率的降低等。
因此，本发明的目的在于，提供一种对于形成了气隙的半导体装置而言，能够实现良好的成品率的技术。
用于解决课题的手段
为解决上述课题，提供一种技术，包括如下工序：对于形成有第一层间绝缘膜和布线层(该布线层形成在所述第一层间绝缘膜上，具有埋入用作布线的多个含铜膜的槽、和设置在所述槽之间、将所述含铜膜之间绝缘的布线间绝缘膜)的衬底，接收所述布线层的膜厚信息的工序；将所述衬底载置在设置在处理室的内侧的衬底载置部的工序；基于与所述布线层的膜厚信息相应的蚀刻控制值，将所述布线层蚀刻的工序。
发明的效果
根据本发明涉及的技术，能够提供一种对于形成了气隙的半导体装置而言，能够实现良好的成品率的技术。
附图说明
图1是对一个实施方式涉及的半导体器件的制造流程进行说明的说明图。
图2是一个实施方式涉及的晶片的说明图。
图3是对一个实施方式涉及的晶片的处理状态进行说明的说明图。
图4是对一实施方式涉及的研磨装置的进行说明的说明图。
图5是对一实施方式涉及的研磨装置的进行说明的说明图。
图6是对一实施方式涉及的研磨后的膜厚分布进行说明的说明图。
图7是对一个实施方式涉及的晶片的处理状态进行说明的说明图。
图8是对一个实施方式涉及的晶片的处理状态进行说明的说明图。
图9是对一个实施方式涉及的晶片的处理状态进行说明的说明图。
图10是对一个实施方式涉及的晶片的处理状态、其比较例进行说明的说明图。
图11是对一个实施方式涉及的衬底处理装置进行说明的说明图。
图12是对一个实施方式涉及的衬底处理装置进行说明的说明图。
图13是对一个实施方式涉及的衬底处理装置进行说明的说明图。
图14是对一个实施方式涉及的衬底处理装置进行说明的说明图。
图15是对一个实施方式涉及的衬底处理装置进行说明的说明图。
图16是对一个实施方式涉及的衬底处理装置进行说明的说明图。
图17是对一个实施方式涉及的衬底处理流程进行说明的说明图。
图18是对一个实施方式涉及的晶片的处理状态进行说明的说明图。
图19是对一个实施方式涉及的晶片的处理状态进行说明的说明图。
图20是对一个实施方式涉及的衬底处理装置进行说明的说明图。
附图标记说明
200 晶片(衬底)
201 处理空间
202 腔室
212 衬底载置台
具体实施方式
(第一实施方式)
以下就本发明的第一实施方式进行说明。
用图1说明半导体装置的制造工序的一个工序。
(布线层形成工序S101)
对布线层形成工序S101进行说明。
关于布线层形成工序S101，用图2进行说明。图2是说明在半导体晶片200形成布线层2006的图。布线层2006形成在第一层间绝缘膜2001上。在比第一层间绝缘膜2001靠下方处，存在未图示的电极层，电极层中设有栅电极、阳极等构成。
绝缘膜2001例如是多孔状的含碳硅膜(SiOC膜)。绝缘膜2001之上形成有布线间绝缘膜2002。布线间绝缘膜2002例如用SiOC膜形成。
布线间绝缘膜2002中设有多个槽2003，槽2003的表面形成有阻挡膜2004。阻挡膜2004是例如氮化钽膜(TaN膜)。
在阻挡膜2004上，通过溅射等形成含铜膜2005。含铜膜2005后面作为布线使用。顺便，从衬底面内均匀性的观点出发，需要各布线的电阻值等相等，因此，需要对槽2003内进行填充。因此，在形成含铜膜2005时，含铜膜2005以从槽2003的上端露出的方式形成。
需要说明的是，在本实施方式中，将槽2003内的含铜膜2005称为含铜膜2005a，将从槽2003的上端露出的部分称为含铜膜2005b。含铜膜2005由例如铜构成。
(含铜膜研磨工序S102)
形成的含铜膜2005在布线层2006上物理连接，从而呈电连接的状态。因此，为了使相邻的含铜膜2005a绝缘，在布线层2006上用研磨装置研磨。具体而言，研磨含铜膜2005b。
为了使相邻含铜膜2005a确实绝缘，研磨至比布线间绝缘膜2002的上端低的位置，并如图3所记载的那样，除去布线层2006上的含铜膜2005b。
这里，用图4、图5，对研磨装置400进行说明。
在图4中，401为研磨盘，402为研磨晶片200的研磨布。研磨盘401与未图示的旋转机构连接，在研磨晶片200时，沿箭头406方向旋转。
403为研磨头，在研磨头403的上表面连接有轴404。轴404与未图示的旋转机构·上下驱动机构连接。在研磨晶片200时，沿箭头407方向旋转。
405是供给浆料(研磨剂)的供给管。在研磨晶片200时，从供给管405向研磨布402供给浆料。
接下来，使用图5，说明研磨头403和其周边结构的详情。图5是以研磨头403的截面图为中心、说明其周边结构的说明图。研磨头403具有顶环(top ring)403a、固定环(retainer ring)403b、弹性垫403c。研磨期间，晶片200的外侧被固定环403b包围，并被弹性垫403c按压在研磨布402上。在固定环403b中，从固定环403b的外侧到内侧形成有用于使浆料通过的槽403d。根据固定环403b的形状，呈圆周状地设置多个槽403d。以经由槽403d使新鲜浆料和使用过的浆料替换的方式构成。
接着，说明本工序中的动作。
向研磨头403内搬入晶片200后，从供给管405供给浆料，并使研磨盘401及研磨头403旋转。浆料流入固定环403b，对晶片200的表面进行研磨。通过如上所述研磨，如图3所示，可除去含铜膜2005b。研磨规定时间后，将晶片200搬出。
顺便，对研磨后的布线层2006的晶片面内的膜厚分布进行调查，结果发现，在晶片200的面内，如图3所示，有时存在布线间绝缘膜2002的高度不一致的情况。例如，如图6所示，已知可观察到晶片200的外周面的膜厚比中央面的膜厚小的分布A、晶片200的中央面的膜厚比外周面的膜厚大的分布B。
如果膜厚分布存在偏差，则通过后述的空隙形成工序106，存在能够将空隙形成到期望的深度的部位和不能将空隙形成到期望的深度的部位的问题。此处的空隙是后面作为气隙使用的空隙。这些偏差引起半导体装置的成品率降低。
根据发明人的深入研究，结果获知分布A、分布B分别具有不同的原因。以下，说明该原因。
分布A的原因在于浆料对晶片200的供给方法。如前文所述，供给至研磨布402的浆料经由固定环403b，从晶片200的周围进行供给。因此，研磨了晶片外周面后的浆料流入晶片200的中央面，另一方面，新鲜的浆料流入晶片外周面。由于新鲜的浆料的研磨效率高，所以与中央面相比，晶片200的外周面被更充分地研磨。由此认为，布线层2006的的膜厚成为分布A。
成为分布B的原因在于固定环403b的磨损。如果用研磨装置400研磨大量的晶片，则被研磨布402推压的固定环403b的前端发生磨损，与槽403d、研磨布402的接触面发生变形。因此，存在本来应当供给的浆料无法供给至固定环403b的内周的情况。在这样的情况下，由于无法向晶片200的外周面供给浆料，所以成为晶片200的中央面被研磨、外周面未被研磨的状态。因此，布线层2006的膜厚成为分布B。
(膜厚测定工序S103)
在本工序中，测定布线层2006的膜厚。例如，测定通过已知的光学测定装置进行，此处，以光通过的布线间绝缘膜2002为对象进行。测定部位为在衬底面内至少两处，一处为晶片200的中央面、另一处为晶片200的外周面。在本实施方式中，将晶片中央面中的布线间绝缘膜2002称为布线间绝缘膜2002a、将晶片外周面中的布线间绝缘膜2002称为布线间绝缘膜2002b。
测定装置测定图3的状态的晶片200，具体而言，测定布线间绝缘膜2002a的高度Ha、布线间绝缘膜2002b的高度Hb。需要说明的是，这里所说的布线间绝缘膜的高度是指自第一层间绝缘膜2001的上端至布线间绝缘膜2002的上端为止的宽度。
在测定布线间绝缘膜的膜厚的同时，测定膜厚分布，测定装置将其信息发送到上位装置。
(防扩散膜形成工序S104)
接着，用图7对防扩散膜形成工序S104进行说明。这里，针对形成了图3的布线层2006的状态的晶片200，形成防扩散膜2007。防扩散膜2007例如是SiON膜。防扩散膜2007具有绝缘性的性质以及抑制扩散的性质。通过形成防扩散膜2007，能够抑制含铜膜2005的成分向上层的扩散。另外，当布线间明显狭窄时，存在隔着形成在布线层2006上的上层而相邻的布线(含铜膜2005)彼此导通的可能性，防扩散膜2007能够将此抑制。在本实施方式中，将晶片中央面中的防扩散膜2007称为防扩散膜2007a，将晶片外周面中的防扩散膜2007称为防扩散膜2007b。
(抗蚀剂涂布曝光工序S105)
下面，对抗蚀剂涂布曝光工序S105进行说明。
这里，对图7中记载的形成有防扩散膜2007的状态的晶片200进行处理。首先，在防扩散膜2007上形成构图用抗蚀层2008。之后进行曝光处理。如图8记载的那样，将抗蚀层2008形成所期望的图案。在本实施方式中，将晶片中央面中的抗蚀层2008称为抗蚀层2008a，将晶片外周面中的抗蚀层2008称为抗蚀层2008b。
(空隙形成工序S106)
将抗蚀层2008形成所期望的图案后，进行蚀刻处理。如图9的记载那样，蚀刻布线间绝缘膜2002的一部分，在含铜膜2005间形成空隙2009。例如，在相邻的含铜膜2005之间形成空隙2009。空隙2009之后构成气隙。在本实施方式中，将晶片中央面中的空隙2009称为空隙2009a，将晶片外周面中的空隙2009称为空隙2009b。形成空隙2009后，除去抗蚀剂2008。
这里对本实施方式的气隙进行详细说明。
随着近年来的细微化、高密度化，布线间的距离越来越窄。这样一来就有布线间电容容量增加从而发生信号延迟这样的问题。在这种情况下，与以往相同，可以考虑在布线间填充低介电常数的绝缘物，但是这种方法存在物理上的极限。为了规避这一问题，在布线间设置被称作气隙(air-gap)的空隙来降低介电常数。
然而，即便在气隙结构中，认为相邻布线也会导通。就此，使用作为本实施方式的图10的(A)和作为本实施方式的比较例的图10的(B)进行说明。图10为将形成了空隙的部位放大了的图。这里，将一者的槽2003称为槽2003a、将相邻的槽2003称为槽2003b。此外，将槽2003a、槽2003b各自的底(也称为槽的下端)之中的、隔着空隙2009而相邻的部分称为槽2003c。需要说明的是，槽2003c为由虚线○围绕的部位。
图10的(A)、(B)各自的空隙2009具有由槽2003所围成的空间即空间2010。在图10的(A)中，还具有空间2011。空间2011为设置在比槽2003的底位置更下方的位置的空间。即，设置在比槽2003c更下方。空间2011设置在例如布线间绝缘膜2001上。
顺便，以这种方式将含铜膜2003填充在槽2003中的情况下，在槽2003c之中电场发生集中。因此，在图10的(B)的构成的情况下，如虚线箭头2012那样，电流有可能经层间绝缘膜2001而泄漏。这样一来，当布线间的距离缩小的情况下，产生由于泄漏电流而导致相邻的布线彼此间导通的问题。
因此，发明人如图10的(A)那样，设置了空间2011。如此，由于在比槽2003c更下方处也形成空隙，因此，可抑制图10的(B)那样由于泄漏电流而导致相邻的布线彼此间导通的问题。
(衬底处理装置)
下面，就空隙形成工序S106中使用的衬底处理装置100，使用图11至图16进行说明。在本实施方式中，衬底处理装置100作为用于形成空隙2009的蚀刻装置使用。在本实施方式中，如图11所示，衬底处理装置100以单片式衬底处理装置的形式构成。
如图11所示，衬底处理装置100包括处理容器202。处理容器202以例如横截面呈圆形且扁平的密闭容器的形式构成。另外，处理容器202由例如铝(Al)、不锈钢(SUS)等金属材料或石英构成。处理容器202内形成有对作为衬底的硅晶片等晶片200进行处理的处理空间(处理室)201、搬送室203。处理容器202由上部容器202a和下部容器202b构成。在上部容器202a和下部容器202b之间设置有分隔板204。将被上部处理容器202a包围的空间、即位于分隔板204上方的空间称为处理空间，将构成其的房间称为处理室201，将被下部容器202b包围的空间、即位于分隔板下方的空间称为搬送空间203，将构成其的房间称为搬送室203。分隔板204由绝缘体构成，并且将后述的衬底载置台212和下部容器202b绝缘。
在上部容器202a和下部容器202b之间设置由绝缘体构成、支承上部容器202a的支承部208。支承部208将上部容器202a和下部容器202b电绝缘。
在下部容器202b的侧面设置有与闸阀205相邻的衬底搬入出口206，晶片200经由衬底搬入出口206在下部容器202b与未图示的搬送室之间移动。在下部容器202b的底部设置有多个提升销207。
在处理室201内设置有支承晶片200的衬底载置部210。衬底载置部210具有：载置晶片200的载置面211和表面上具有载置面211的衬底载置台212。在衬底载置台212内设置有后述的偏压电极219。还可以在衬底载置台212上、在与提升销207对应的位置处分别设置供提升销207贯通的贯通孔214。
衬底载置台212通过轴217支承。轴217贯通处理容器202的底部，进而在处理容器202的外部与升降机构218连接。通过使升降机构218运转而使轴217及衬底载置台212升降，从而构成为能够使载置于衬底载置面211上的晶片200升降。需要说明的是，轴217下端部的周围由波纹管216覆盖，处理室201内保持气密。
在搬送晶片200时，衬底载置台212下降使衬底载置面211处于衬底搬入出口206的位置(晶片搬送位置)，在处理晶片200时，如图11所示，晶片200上升至处理室201内的处理位置(晶片处理位置)。
具体而言，在使衬底载置台212下降至晶片搬送位置时，使提升销207的上端部从衬底载置面211的上表面突出，从而使提升销207从下方支承晶片200。另外，在使衬底载置台212上升至晶片处理位置时，使得提升销207从衬底载置面211的上表面没入，使衬底载置面211从下方支承晶片200。需要说明的是，由于提升销207与晶片200直接接触，所以优选由例如石英、氧化铝等材质形成。需要说明的是，还可以形成下述结构，即，在提升销207处设置升降机构，使衬底载置台212和提升销207相对地移动。
使用图12、图13对偏压电极219进行说明。在衬底载置台212上设置作为偏压电极219的第1偏压电极219a和第2偏压电极219b。第1偏压电极219a与匹配器220a链接、第2偏压电极219b与匹配器220b链接。此外，第1偏压电极219a、第2偏压电极219b分别接地。如图13所示，第1偏压电极219a和第2偏压电极219b以同心圆状形成，并且构成为能够调整衬底的中央侧的电位和外周侧的电位。
另外，也可以构成为在匹配器220a上设置高频电源221a、在匹配器220b上设置高频电源221b。通过设置高频电源221a，可扩大第1偏压电极219a的电位的调整幅度，并且，可扩大引入晶片200的中央侧的活性种的量的调整幅度。另外，通过设置高频电源221b，可扩大第2偏压电极219b的电位的调整幅度，并且，可扩大引入晶片200的外周侧的活性种的量的调整幅度。例如，活性种为正电位时，通过以使第1偏压电极219a的电位为负、并使第2偏压电极219b的电位比第1偏压电极219a的电位高的方式构成，能够使供给至中央侧的活性种量比供给至衬底200外周侧的活性种量多。另外，即使在处理室201内生成的活性种的电位接近中性的情况下，通过使用高频电源221a和高频电源221b中的任一者或两者，也能够调节向衬底200的引入量。
在本实施方式中，将偏压电极219、匹配器220a、匹配器220b称为偏压调整部。高频电源221a、高频电源221b也可以包括在偏压调整部中。
(排气系统)
在处理室201(上部容器202a)的内壁上表面，设置有将处理室201的气氛排出的排气口223。作为排气管224与排气口223连接，在排气管224上，依次串联地连接有将处理室201内控制为规定压力的APC(Auto Pressure Controller，自动压力控制器)等压力调节器225、真空泵226。排气部(排气管线)主要由排气口223、排气管224、压力调节器225构成。需要说明的是，可以以在排气部中包括真空泵226的方式构成。
(缓冲室)
在处理室201的上方设置有缓冲室232。缓冲室232由侧壁232a、顶部232b构成。缓冲室232中内置有簇射头234。在缓冲室232的内壁232a和簇射头234之间构成有气体供给通路235。也就是说，气体供给通路235以包围簇射头234的侧壁234b的方式设置。
在划分簇射头234和处理室201的壁上，设置有分散板234a。分散板234a例如以圆盘状构成。如果从处理室201侧观察，则如图13所示形成下述结构：气体供给通路235设置在簇射头侧壁234b和侧壁232a之间、即分散板234的水平方向周围。
在缓冲室232的顶部232b处贯通有气体导入管236。进而连接有气体导入管238。气体导入管236与簇射头234连接。气体导入管236、气体导入管238与后述的气体供给系统连接。
从气体导入管236导入的气体经由簇射头234被供给至处理室201。从气体导入管238导入的蚀刻气体经由气体供给通路235被供给至处理室201。
从簇射头234供给的气体被供给至晶片200的中心。从气体供给通路235供给的气体被供给至晶片200的外周面。所谓晶片的外周面(边缘)，是指相对于前文所述的晶片中心而言的外周。
簇射头234例如由石英、氧化铝、不锈钢、铝等材料构成。
(气体供给系统)
接着，使用图15来说明气体供给系统。
图15的A1与图11的A1连接，A2与图11的A2连接。也就是说，气体供给管241a与气体导入管236连接，气体供给管242a与气体导入管238连接。
在气体供给管241a上，从上游开始设置有合流管240b、质量流量控制器241b、阀241c。通过质量流量控制器241b、阀241c，能够控制通过气体供给管241a的气体的流量。在合流管240b的上游设置有氟系蚀刻气体的气体源240a，该氟系蚀刻气体能够蚀刻含硅的膜。作为蚀刻气体，可使用例如四氟化碳(CF4)、六氟乙烷(C2F6)等氟系气体。
优选的是，在阀241c的下游侧连接有用于供给非活性气体的第一非活性气体供给管243a。在非活性气体供给管243a上，从上游开始设置有非活性气体源243b、质量流量控制器243c、阀243d。非活性气体例如可使用氮气(N2)。将非活性气体添加至在气体供给管241a内流动的气体中，作为稀释气体使用。通过控制质量流量控制器243c、阀243d，能够将经由气体导入管236、簇射头234供给的蚀刻气体的浓度、流量进一步调节为最佳。
在与气体导入管238连接的气体供给管242a上，从上游开始设置有合流管240b、质量流量控制器242b、阀242c。通过质量流量控制器242b、阀242c，能够控制通过气体供给管242a的气体的流量。在合流管240b的上游设置有蚀刻气体的气体源240a。
优选的是，在阀242c的下游侧连接有用于供给非活性气体的第二非活性气体供给管244a。在非活性气体供给管244a上，从上游开始设置有非活性气体源244b、质量流量控制器244c、阀244d。非活性气体例如可使用氦气(He)。将非活性气体添加至在气体供给管242a内流动的气体中，作为稀释气体使用。通过控制质量流量控制器244c、阀244d，能够将在气体导入管238、气体供给通路235内流动的气体的浓度、流量进一步调节为最佳。
将气体供给管241a、质量流量控制器241b、阀241c、气体供给管242a、质量流量控制器242b、阀242c、合流管240b统称为蚀刻气体供给部。需要说明的是，在气体供给部内可以包括气体源240a、气体导入管236、气体导入管238。
将第一非活性气体供给管243a、质量流量控制器243c、阀243d、第二非活性气体供给管244a、质量流量控制器244c、阀244d统称为非活性气体供给部。需要说明的是，在非活性气体供给部内可以包括非活性气体源243b、非活性气体源244b。进而，在蚀刻气体供给部中可以包括非活性气体供给部。
(等离子体生成部)
在上部容器202a上连接等离子体生成部215。等离子体生成部215至少包括电源215a和匹配部215b、和将它们连接在上部容器202a的布线215c。等离子体生成部215连接于后述的控制器260。
在等离子体生成部215中，电源215a接通时，供给至处理室201的蚀刻气体变为等离子体状态。根据控制器260的指示而控制电源215的接通/断开。
(控制部)
衬底处理装置100具有对衬底处理装置100的各部的动作进行控制的控制器260。
将控制器260的概略示于图16。作为控制部(控制手段)的控制器260以包括CPU(Central Processing Unit)260a、RAM(Random Access Memory)260b、作为存储部的存储装置260c、I/O端口260d、的计算机的形式构成。RAM260b、存储装置260c、I/O端口260d以下述方式构成：能够经由内部总线260f与CPU260a进行数据交换。衬底处理装置100内的数据发送接收通过发送接收部260e的支持来进行。
控制器260以能够与例如输入输出装置261(以触摸面板等的形式构成)、外部存储装置262连接的方式构成。进而设置有接收部263，其经由网络与上位装置270连接。接收部260能够从上位装置接收其他装置的信息。
存储装置260c由例如闪存、HDD(Hard Disk Drive)等构成。在存储装置260c内，以可读取的方式存储有：控制衬底处理装置的动作的控制程序；记载有后述衬底处理的步骤、条件等的工艺制程等。例如，存储有与布线层2006的膜厚分布、和气体供给部、等离子体生成部的控制相关的数据等。需要说明的是，工艺制程是以使控制器260执行后述衬底处理工序的各步骤、并能获得规定结果的方式组合得到的，其作为程序发挥作用。以下，也将该程序制程、控制程序等统一简称为程序。需要说明的是，本说明书中在使用程序这样的用语的情况下，有时仅单独包含程序制程，有时仅单独包含控制程序，或者有时包含上述两者。另外，RAM260b以存储区域(工作区)的形式构成，该存储区域暂时保持通过CPU260a读取的程序、数据等。
I/O端口260d与闸阀205、升降机构218、偏压电极219、压力调整器225、真空泵226等衬底处理装置100的各构成连接。
CPU260a被构成为：读取并执行来自存储装置260c的控制程序，并且根据来自输入输出装置261的操作命令的输入等从存储装置260c读取工艺制程。而且，CPU260a被构成为：能够按照读取的工艺制程的内容，控制闸阀205的开闭动作、升降机构218的升降动作、向偏压电极219的电力供给动作、压力调整器225的压力调节动作、真空泵226的开关控制、质量流量控制器的流量调节动作、阀等。
需要说明的是，控制器260不限于以专用的计算机的形式构成的情况，也可以以通用的计算机的形式构成。例如，准备存储了上述程序的外部存储装置(例如，磁带、软盘、硬盘等磁盘；CD、DVD等光盘；MO等光磁盘；USB存储器、存储卡等半导体存储器)262，然后使用该外部存储装置262将程序安装在通用的计算机上等，从而可以构成本实施方式的控制器260。需要说明的是，用于向计算机供给程序的手段不限于经由外部存储装置262进行供给的情况。例如，也可以不经由外部存储装置262、而是使用互联网、专用线路等通信手段供给程序。需要说明的是，存储装置260c、外部存储装置262以计算机可读取的记录介质的形式构成。以下，也将它们统一简称为记录介质。需要说明的是，本说明书中使用记录介质这一词语时，有时仅单独包含存储装置260c，有时仅单独包含外部存储装置262、或有时包含上述两者。
(衬底处理方法)
接着，对使用衬底处理装置100的空隙形成方法，使用图17进行说明。图17为说明了图1中空隙形成工序S106的详情的图。空隙形成方法是衬底处理方法的一个。需要说明的是，在以下说明中，构成衬底处理装置的各部分的动作由控制器260控制。
(膜厚信息接收工序S3002)
接收部263从上位装置270接收在膜厚测定工序S103测定的膜厚信息。接收的信息即布线间绝缘膜2002的膜厚信息。具体而言，为布线间绝缘膜2002a、布线间绝缘膜2002b的膜厚信息。在本实施方式中也称为膜厚分布信息。接收的信息暂时存储在RAM260b。
(衬底搬入工序S3004)
在抗蚀剂涂布曝光工序S105之后，晶片200搬入衬底处理装置100中。这里，通过升降机构218使衬底载置部210下降，使提升销207成为从贯通孔214向衬底载置部210的上面侧突出的状态。另外，在将处理室201内调节为规定压力后，打开闸阀205，使晶片200从闸阀205载置于提升销207上。在使晶片200载置于提升销207上后，通过升降机构218使衬底载置部210上升至规定位置，由此将晶片200从提升销207载置到衬底载置部210上。
(蚀刻控制值调整工序S3006)
CPU260a读出被RAM260b接收的膜厚信息、和存储在存储装置260c中的蚀刻控制值数据库。此处所说的蚀刻控制值为例如质量流量控制器、阀、等离子体生成部等的控制数据、其运转时间等数据。
接着，CPU260a将接收的膜厚信息与蚀刻控制数据库比较，并且提取与膜厚信息相应的蚀刻控制值。此外，CPU260a以实现所提取的蚀刻控制值的方式指示各构成。
接着，对基于提取的蚀刻控制值的处理的概要进行说明。详情后述。首先，经由排气管224对处理室201内进行排气，以使得处理室201内成为规定压力(真空度)。此时，以成为提取的蚀刻控制值的压力值，对作为压力调整器225的APC阀的阀开度进行反馈控制。
在将晶片200载置于衬底载置部210、并使处理室201内的气氛稳定后，使质量流量控制器241b、质量流量控制器242b、等离子体控制部215运转，并且调节阀241c、阀242c的开度。此时，还可以使质量流量控制器243c、质量流量控制器244c运转，并且调节阀252d、阀244d的开度。
(蚀刻气体供给工序S3008)
在蚀刻气体供给工序中，从气体供给系统向处理室201供给气体。
这里，控制在蚀刻控制值调整工序S3006调整过的质量流量控制器、阀，分别控制向晶片的中央面供给的气体的量(或浓度)和向外周面供给的气体的量(或浓度)。
通过等离子体生成部215，供给的蚀刻气体成为等离子体状态。等离子体状态的蚀刻气体向处理室201内供给，并且与晶片200反应，从而形成空隙2009。
需要说明的是，供给蚀刻气体时，也可以通过偏压调整部调整衬底载置部210的偏压。调整偏压时，根据从上位装置270接收的布线间绝缘膜2002的膜厚测定数据，控制高频电源221a、高频电源221b，并调整第1偏压电极219a的电位和第2偏压电极219b的电位。
像这样，通过调整分别到达晶片200的中央或外周的蚀刻气体的离子成分量，可在晶片200的中央和外周调整蚀刻量。
此外，由于使用高频电源，可更确实地实现各向异性的蚀刻。因而，能够在确保空隙2009和槽2003之间的壁2013的厚度的同时，形成空隙2009。通过这样，在空隙形成后的半导体装置的结构中，能够保持对横向的强度。假如不使用高频电源的情况下，认为由于离子的引入变弱从而会将壁2013蚀刻。此时，布线的横向的强度可能降低。
规定时间经过后，间各阀关闭，停止气体的供给。
(衬底搬出工序S3010)
成膜工序结束后，通过升降机构218使衬底载置部210下降，使提升销207成为从贯通孔214向衬底载置部210的上面侧突出的状态。另外，在将处理室201内调节为规定压力后，打开闸阀205，将晶片200从提升销207上搬送到闸阀205外。
接着，对本实施方式中的蚀刻控制值调整工序S3006的详情进行说明。如前所述，研磨工序S102结束后，布线间绝缘膜2002在晶片的中央面和外周面处的膜厚不同。在测定工序S103中，测定其膜厚分布。测定结果通过上位装置270存储在RAM260b。存储的数据与存储装置260c内的制程比较，进行基于该制程的装置控制。
下面，对存储于RAM260b的数据为分布A的情形进行说明。所谓分布A的情形，是指如图6、图7所示，布线间绝缘膜2002a的膜厚Ha比布线间绝缘膜2002b膜厚Hb厚的情形。
在分布A的情况下，在本工序中，相对于晶片中央面的蚀刻量，控制为晶片外周面的蚀刻量较少。例如，将蚀刻气体的供给量设为10～100sccm。此外，蚀刻时间与膜厚较厚的一者、即晶片中央的蚀刻时间一致。在本实施方式中，如前所述，以至少能形成空间2011的程度的时间来进行蚀刻处理。另外，最大也只设为不贯通层间绝缘膜2001的程度的蚀刻时间。例如，为30～120秒。
这里，对使蚀刻时间与膜厚较厚的一者相一致的理由进行说明。假设，使蚀刻时间与膜厚较薄的一者(分布A的情况下为晶片外周，分布B的情况下为晶片中央)相一致，则在膜厚较厚的一者(分布A的情况下为晶片中央，分布B的情况下为晶片外周)处蚀刻量可能不充分。因此，有可能不能不形成空间2011。此时，导致布线间的导通。
因此，在本实施方式中，使蚀刻时间与膜厚较厚的一者相一致，由此，在晶片200的中央和外周，能够确实地形成空间2011。
接着，对增大晶片200的中央面的蚀刻量、使晶片200的外周面的蚀刻量小于晶片中央面的具体的方法进行说明。这里，供给蚀刻气体时，以向晶片200的外周面供给的蚀刻气体的成分比中央面少的方式控制。
此时，在气体供给系统中，控制质量流量控制器241b，并且控制阀241c的开度、控制从簇射头234向处理室201供给的蚀刻气体的量。此外，控制质量流量控制器242b，并且控制阀242c的开度，从气体供给通路235向处理室201供给蚀刻气体。对于晶片表面的单位面积的蚀刻气体的暴露量而言，以从气体供给通路235供给的气体的暴露量比从簇射头供给的气体的暴露量少的方式控制。
经簇射头234供给的蚀刻气体向在晶片200的中央面形成的布线间绝缘膜2002a上供给。如图9的记载所示，供给的蚀刻气体蚀刻布线间绝缘膜2002a从而形成槽2009a。
经气体供给通路235供给的蚀刻气体向在晶片200的外周面形成的布线间绝缘膜2002b上供给。如图9的记载所示，供给的蚀刻气体蚀刻布线间绝缘膜2002b从而形成槽2009b。
如前所述，对于晶片表面的单位面积的蚀刻气体的暴露量而言，布线间绝缘膜2002a上比布线间绝缘膜2002b上多，因此，能够使布线间绝缘膜2002a的蚀刻量比布线间绝缘膜2002b的蚀刻量多。
此时，如图9、图10的(A)的记载那样，以分别在槽2009a、槽2009b形成空间2011的方式调整蚀刻时间。由此，在晶片200的面内，可在槽2009形成空间2011。因而，可提供抑制了电力成分的泄漏的、高品质的半导体装置。
需要说明的是，控制蚀刻气体的供给时，可分别调整第1偏压电极219a和第2偏压电极219b的电位。例如，以第1偏压电极219a的电位比第2偏压电极219b的电位低的方式分别调整高频电源221a和高频电源221b。通过第1偏压电极219a的电位比第2偏压电极219b的电位低，能够使引入晶片200的中央侧的离子成分的量比引入晶片200的外周侧的离子成分的量多，并能够使晶片200的中央侧的蚀刻量比外周侧的蚀刻量多。
由此，关于晶片表面的单位面积的蚀刻气体的暴露量，能够以从簇射头234供给的蚀刻气体量比从气体供给通路235供给的蚀刻气体量多的方式，更严密的进行控制。
另外，作为其他方法，也可以使气体供给管241a和气体供给管242a的蚀刻气体的供给量相同，取而代之，分别控制气体供给管241a和气体供给管242a的蚀刻气体的浓度。控制蚀刻气体的浓度时，通过控制非活性气体供给系统，控制通过气体供给管241a、气体供给管242a的蚀刻气体的浓度。分布A的情况下，使从气体供给管243a供给的非活性气体的量比从气体供给管244a供给的非活性气体的量少，并且使通过气体供给管241a的蚀刻气体的浓度比通过气体供给管242a的蚀刻气体的浓度高。
更好的是，可以使气体供给管241a与气体供给管242a的蚀刻气体的供给量不同，并且使浓度也不同。通过如此控制，能够以更大的差异来供给单位面积的蚀刻气体的暴露量。
下面，对存储于RAM260b的数据为分布B的情形进行说明。所谓分布B的情形，是指如图18所示，布线间绝缘膜2002b的膜厚Hb比布线间绝缘膜2002a膜厚Ha厚的情形。
在分布B的情况下，在本工序中，相对于晶片中央面的蚀刻量，控制为晶片外周面的蚀刻量较多。例如，将蚀刻气体的供给量设为10～100sccm。此外，蚀刻时间与膜厚较厚的一者、即晶片外周的蚀刻时间一致。在本实施方式中，如前所述，以至少能形成空间2011的程度的时间来进行蚀刻处理。另外，最大也只设为不贯通层间绝缘膜2001的程度的蚀刻时间。例如，为30～120秒。如前所述，通过使蚀刻时间与膜厚较厚的一者相一致，能够在晶片200的中央和外周确实地形成空间2011。
接着，对减小晶片200的中央面的蚀刻量、使晶片200的外周面的蚀刻量增大的具体的方法进行说明。这里，供给蚀刻气体时，以向晶片200的中央面供给的蚀刻气体的成分比外周面少的方式控制。
此时，在气体供给系统中，控制质量流量控制器241b，并且控制阀241c的开度、控制从簇射头234向处理室201供给的蚀刻气体的量。此外，控制质量流量控制器242b，并且控制阀242c的开度，从气体供给通路235向处理室201供给蚀刻气体。对于晶片表面的单位面积的蚀刻气体的暴露量而言，以从簇射头供给的气体的暴露量比从气体供给通路235供给的气体的暴露量少的方式控制。
经簇射头234供给的蚀刻气体向在晶片200的中央面形成的布线间绝缘膜2002a上供给。如图18的记载所示，供给的蚀刻气体蚀刻布线间绝缘膜2002a从而形成槽2009a。
经气体供给通路235供给的蚀刻气体向在晶片200的外周面形成的布线间绝缘膜2002b上供给。如图18的记载所示，供给的气体蚀刻布线间绝缘膜2002b从而形成槽2009b。
如前所述，对于晶片表面的单位面积的蚀刻气体的暴露量而言，布线间绝缘膜2002b上比布线间绝缘膜2002a上多，因此，能够使布线间绝缘膜2002b的蚀刻量比布线间绝缘膜2002a的蚀刻量多。
此时，如图18、图10的(A)的记载那样，以分别在槽2009a、槽2009b形成空间2011的方式调整蚀刻时间。由此，在晶片200的面内，可在槽2009形成空间2011。因而，可提供抑制了泄漏电流的、高品质的半导体装置。
需要说明的是，控制蚀刻气体的供给时，可分别调整第1偏压电极219a和第2偏压电极219b的电位。例如，以第2偏压电极219b的电位比第1偏压电极219a的电位低的方式分别调整高频电源221a和高频电源221b。通过第2偏压电极219b的电位比第1偏压电极219a的电位低，能够使引入晶片200的外周侧的离子成分的量比引入晶片200的中央侧的离子成分的量多，并能够使晶片200的中央侧的蚀刻量比外周侧的蚀刻量多。
由此，对于晶片表面的单位面积的蚀刻气体的暴露量而言，能够以从气体供给通路235供给的蚀刻气体量比从簇射头234供给的蚀刻气体量多的方式，更确实地进行控制。
另外，作为其他方法，也可以使气体供给管241a和气体供给管242a的蚀刻气体的供给量相同，取而代之，分别控制气体供给管241a和气体供给管242a的蚀刻气体的浓度。控制蚀刻气体的浓度时，通过控制非活性气体供给系统，控制通过气体供给管241a、气体供给管242a的蚀刻气体的浓度。分布B的情况下，使从气体供给管244a供给的非活性气体的量比从气体供给管243a供给的非活性气体的量少，并且使通过气体供给管242a的蚀刻气体的浓度比通过气体供给管241a的蚀刻气体的浓度高。
更好的是，可以使气体供给管241a与气体供给管242a的蚀刻气体的供给量不同，并且使浓度也不同。通过如此控制，能够以更大的差异来供给单位面积的蚀刻气体的暴露量。
如以上说明的那样，通过调节晶片200的单位面积的蚀刻气体的量，能够分别在晶片200的中央及其外周控制蚀刻量。
此时，以分别在晶片200的中央及其外周形成空间2011的方式控制蚀刻量、蚀刻时间。
进行了所期望的时间的蚀刻处理之后，将晶片搬出。这里，使衬底载置台212下降，使晶片200支承在从衬底载置台212的表面突出的提升销207上。由此，晶片200从处理位置成为搬送位置。
接下来，如果晶片200移动至搬送位置，则通过将搬送室203的气氛排气，从而将腔室202维持为高真空(超高真空)状态(例如10－5Pa以下)，降低与同样维持为高真空(超高真空)状态(例如10－6Pa以下)的移载室之间的压力差。到达规定的压力后，由未图示的手臂将晶片200搬出。
(层间绝缘膜形成工序S107)
接着，对形成层间绝缘膜2012的层间绝缘膜形成工序S107进行说明。这里，使用设想为分布A的图19进行说明。通过蚀刻处理形成空隙2009后，将晶片200移动至形成第二层间绝缘膜的衬底处理装置。这里，如图19的记载那样，在防扩散膜2007之上形成层间绝缘膜2012。层间绝缘膜2012例如是含碳硅氧化膜(SiOC膜)。在形成的时候，可以考虑例如将含硅气体和含氧气体供给到晶片200之上使其进行气相反应，之后掺杂碳等方法。
接下来，对在本工序中在确保空隙2009的状态下形成层间绝缘膜2012的理由说明如下。
如前所述，当布线间非常狭窄时，随着层间绝缘膜2012的堆积的发展，在防扩散膜2007的上部附近，气体受堆积物阻挡而难以绕到下方。因此，空隙2009的下方的堆积速度比防扩散膜2007上方的堆积速度小。通过在这种状态下连续进行成膜处理，来确保空隙2009。所确保的空隙2009将被用作气隙。在本实施方式中，将晶片中央面中的层间绝缘膜2012称为层间绝缘膜2012a，将晶片外周面中的层间绝缘膜2012称为层间绝缘膜2012b。由此，形成气隙。
(第二实施方式)
接着，说明第二实施方式。
在第二实施方式中，空隙形成工序S106中使用的蚀刻装置不同。在第一实施方式中，以衬底处理装置100进行蚀刻处理，但在本实施方式中，以图20记载的衬底处理装置500进行蚀刻处理。以下，说明衬底处理装置500的具体内容。需要说明的是，在图中，与第一实施方式同样的编号的那些与第一实施方式的构成相同，因此省略说明。
如图20所示，衬底处理装置500具有处理容器202，在处理容器202内，形成有处理作为衬底的硅晶片等的晶片200的处理室201、搬送室203。处理容器202由上部容器202a、下部容器202b构成。下部容器202B接地。
(衬底载置台)
在处理空间201内设置支承晶片200的衬底载置部210。衬底支承部(基座)210为与实施例1的衬底处理装置100相同的构成，因此，这里省略其说明。
(等离子体生成部)
在上部容器202a的上方，设置作为第1等离子体生成部(上方等离子体生成部)的第1线圈250a。第1线圈250a经由匹配器250d连接高频电源250c。构成为通过向第1线圈250a供给高频电力，从而激发向处理室201供给的气体，从而可生成等离子体。特别地，在处理室201的上部、并且与晶片200相对的空间(第1等离子体生成区域251)生成等离子体。此外，也可以构成为在与衬底载置台212相对的空间生成等离子体。
另外，在上部容器202a的侧方，设置作为第2等离子体生成部(侧方等离子体生成部)的第2线圈250b。线圈250b经由匹配器250e连接高频电源250f。构成为通过向第2线圈250b供给高频电力，从而激发向处理室201供给的气体，从而可生成等离子体。特别地，在处理室201的侧方、且比与晶片200相对的空间更靠外侧的空间(第2等离子体生成区域252)生成等离子体。此外，也可以构成为在与衬底载置台212相对的空间的外侧生成等离子体。
需要说明的是，将第1等离子体生成部和第2等离子体生成部总称为等离子体生成部。
(排气系统)
在搬送室203(下部容器202b)的内壁，设置有将处理室201的气氛排出的、作为排气部的排气口223。排气管224与排气口223连接，在排气管224上，依次串联地连接有将处理空间201内控制为规定压力的APC(Auto Pressure Controller，自动压力控制器)等压力调整器225、真空泵226。排气系统(排气管线)主要由排气口223、排气管224、压力调整器225构成。需要说明的是，可以将空泵226加到排气系统(排气管线)构成的一部分上。
在上部容器202a的上部，设置用于向处理空间201内供给各种气体的气体导入口251，并且连接有气体供给管252a。
(气体供给部)
从包括气体供给管252a的第一气体供给部243主要供给蚀刻气体。
在气体供给管252a上，从上游方向起，依次设置蚀刻气体供给源252b、作为流量控制器(流量控制部)MFC252c、及作为开关泵的阀252d。
蚀刻气体从蚀刻气体供给源252b经MFC252c、阀252d、第一气体供给管252a向处理室201供给。
在比气体供给管252a的阀252d更下游侧连接非活性气体供给管253a的下游端。在非活性气体供给管253a上，从上游方向起，依次设置非活性气体供给源253b、MFC253c、及作为开关泵的阀253d。非活性气体例如为氮(N2)气。
蚀刻气体供给系统253主要由气体供给管252a、MFC252c、阀252d构成。在本实施方式中，将蚀刻气体供给系统253称为蚀刻气体供给部。
此外，主要由非活性气体供给管253a、MFC253c和阀253构成非活性气体供给部。需要说明的是，非活性气体供给源253b、气体供给管252a可考虑包括在非活性气体供给部。
此外，蚀刻气体供给源252b、非活性气体供给部可考虑包括在蚀刻气体供给部。
(控制部)
本实施方式的控制部与第一实施方式的控制部260为同样的构成，因此省略说明。
(衬底处理方法)
接着，对使用衬底处理装置100的空隙形成方法进行说明。空隙形成方法是衬底处理方法的一个。衬底处理方法与第一实施例略同，但蚀刻控制值调整工序S3006、蚀刻气体供给工序S3008的内容不同。以下，以蚀刻控制值调整工序S3006为中心，说明本实施方式的衬底处理方法。需要说明的是，在以下说明中，构成衬底处理装置的各部分的动作由控制器260控制。
膜厚信息接收工序S3002、衬底搬入工序S3004与第一实施例相同，因此省略说明。
(蚀刻控制值调整工序S3006)
CPU260a读出被RAM260b接收的膜厚信息、和存储在存储装置260c中的蚀刻控制值数据库。接着，CPU260a将接收的膜厚信息与蚀刻控制数据库比较，并且提取与膜厚信息相应的蚀刻控制值。
首先，在衬底搬入工序之后，经由排气管224对处理室201内进行排气，以使得处理室201内成为规定压力(真空度)。此时，基于压力传感器测定的压力值，对作为压力调整器225的APC阀的阀开度进行反馈控制。
在将晶片200载置于衬底载置部210、并使处理室201内的气氛稳定后，使MFC252c、等离子体控制部250运转，并且调节阀252d的开度。此时，还可以使MFC253c运转，并且调节阀253d的开度。
(蚀刻气体供给工序S3008)
首先，调整分别向第1线圈250a和第2线圈250b供给的高频电力的设定值。例如，以使向第1线圈250a供给的高频电力比向第2线圈250b供给的高频电力大的方式，调整(改变)第1高频电源250c和第2高频电源250f的设定值。
此外，也可以调整第1偏压电极219a和第2偏压电极219b各自的电位。例如，以使得第1偏压电极219a的电位比第2偏压电极219b的电位低的方式，调整匹配器220a和匹配器220b。
这里，在蚀刻控制值调整工序S3006控制调整的MFC252c、阀252d，并分别控制向晶片的中央面供给的气体的等离子体的密度(或等离子体的量)和向外周面供给的气体的等离子体的密度(或等离子体的量)。
等离子体状态的蚀刻气体向处理室201内供给，并形成空隙2009。
经过规定的时间后，关闭各阀，停止气体的供给。
接着，对本实施方式中的蚀刻控制值调整工序S3006的详情进行说明。如前所述，研磨工序S102结束后，布线间绝缘膜2002在晶片的中央面和外周面处的膜厚不同。在测定工序S103中，测定其膜厚分布。测定结果通过上位装置270存储在RAM260b。存储的数据与存储装置260c内的制程比较，进行基于该制程的装置控制。
下面，对存储于RAM260b的数据为分布A的情形进行说明。
在分布A的情况下，在本工序中，相对于晶片中央面的蚀刻量，控制为晶片外周面的蚀刻量较少。例如，将蚀刻气体的供给量设为10～100sccm。此外，与第一实施方式相同，蚀刻时间与膜厚较厚的一者、即晶片中央的蚀刻时间一致。例如，为30～120秒。
接着，对使晶片的中央面的蚀刻量大于晶片外周面的具体的方法进行说明。这里，供给蚀刻气体时，以向晶片200的外周面供给的等离子体状态的蚀刻气体的成分比晶片中央面少的方式控制。
在蚀刻气体供给系统252中，控制质量流量控制器252c的同时，控制阀252d的开度，将蚀刻气体向处理室201内供给。供给时，设为向第一线圈250a供给的高频电力比向第二线圈250b供给的高频电力大的状态。
通过在向第一线圈250a供给的高频电力比向第二线圈250b供给的高频电力大的状态下供给蚀刻气体，可以使向晶片200的中央侧供给的活性种量(活性种浓度)比向晶片200的外周侧供给的活性种量(活性种浓度)多，并且使晶片200的中央侧的蚀刻量比外周侧的处理量多。如图9的记载那样，供给的蚀刻气体蚀刻布线间绝缘膜2002a从而形成槽2009a。此外，蚀刻布线间绝缘膜2002b从而形成槽2009b。
需要说明的是，控制蚀刻气体的供给时，可分别调整第1偏压电极219a和第2偏压电极219b的电位。例如，以第1偏压电极219a的电位比第2偏压电极219b的电位低的方式分别调整高频电源221a和高频电源221b。通过第1偏压电极219a的电位比第2偏压电极219b的电位低，能够使引入晶片200的中央侧的离子成分的量比引入晶片200的外周侧的离子成分的量多，并能够使晶片200的中央侧的蚀刻量比外周侧的蚀刻量多。
此时，如图9、图10的(A)的记载那样，以分别在槽2009a、槽2009b形成空间2011的方式调整蚀刻时间。由此，在晶片200的面内，可在槽2009形成空间2011。因而，可提供抑制了泄漏电流的发生的、高品质的半导体装置。
下面，对存储于RAM260b的数据为分布B的情形进行说明。
在分布B的情况下，在本工序中，相对于晶片中央面的蚀刻量，控制为晶片外周面的蚀刻量较多。例如，将蚀刻气体的供给量设为10～100sccm。此外，蚀刻时间与膜厚较厚的一者、即晶片外周的蚀刻时间一致。例如，为30～120秒。
接着，对减小晶片中央面的蚀刻量、使晶片外周面的蚀刻量增大的具体的方法进行说明。这里，供给蚀刻气体时，以向晶片200的中央面供给的蚀刻气体的成分比外周面少的方式控制。
在气体供给系统中，控制MFC253c的同时，控制阀252d的开度，将蚀刻气体向处理室201内供给。供给时，设为向第2线圈250b供给的高频电力比向第1线圈250a供给的高频电力大的状态。
通过在向第2线圈250b供给的高频电力比向第1线圈250a供给的高频电力大的状态下供给蚀刻气体，可以使向晶片200的外周侧供给的活性种量(活性种浓度)比向晶片200的中央侧供给的活性种量(活性种浓度)多，并且使晶片200的外周侧的蚀刻量比中央侧的处理量多。如图18的记载那样，供给的蚀刻气体蚀刻布线间绝缘膜2002a从而形成槽2009a。此外，蚀刻布线间绝缘膜2002b从而形成槽2009b。
此时，如图18、图10的(A)的记载那样，以分别在槽2009a、槽2009b形成空间2011的方式调整蚀刻时间。由此，在晶片200的面内，可在槽2009形成空间2011。因而，可提供抑制了泄漏电流的、高品质的半导体装置。
需要说明的是，控制蚀刻气体的供给时，可分别调整第1偏压电极219a和第2偏压电极219b的电位。例如，以第2偏压电极219b的电位比第1偏压电极219a的电位低的方式分别调整高频电源221a和高频电源221b。通过第2偏压电极219b的电位比第1偏压电极219a的电位低，能够使引入晶片200的外周侧的离子成分的量比引入晶片200的中央侧的离子成分的量多，并能够使晶片200的中央侧的蚀刻量比外周侧的蚀刻量多。
进行了所期望的时间的蚀刻处理之后，执行衬底搬出工序S3010。
根据以上说明的本实施方式的技术，对于形成了气隙的半导体装置而言，可形成能够抑制电气成分的泄漏的结构，因此，能够实现良好的成品率。

Claims (18)

1.一种半导体装置的制造方法，包括：
在形成有第一层间绝缘膜和布线层的衬底中，接收所述布线层的膜厚信息的工序，其中，所述布线层形成在所述第一层间绝缘膜上，具有埋入有用作布线的多个含铜膜的槽、和设置在所述槽之间且将所述含铜膜之间绝缘的布线间绝缘膜；
将所述衬底载置在设置于处理室的内侧的衬底载置部的工序；
基于与所述布线层的膜厚信息相应的蚀刻控制值，通过蚀刻气体将所述布线层蚀刻的工序。
2.如权利要求1所述的半导体装置的制造方法，其中，所述蚀刻控制值为蚀刻时间，所述蚀刻时间设定为蚀刻至比所述槽的底位置更深的位置。
3.如权利要求1所述的半导体装置的制造方法，其中，所述布线层的膜厚信息为所述布线间绝缘膜的膜厚信息。
4.如权利要求3所述的半导体装置的制造方法，其中，所述布线层的膜厚信息为将所述含铜膜研磨之后的所述布线层的膜厚信息。
5.如权利要求1所述的半导体装置的制造方法，其中，所述布线层的膜厚信息为将所述含铜膜研磨之后的所述布线层的膜厚信息。
6.如权利要求1所述的半导体装置的制造方法，其中，
所述膜厚信息为所述衬底的中央面和外周面的膜厚分布信息，
在所述蚀刻的工序中，
当所述膜厚分布信息表现出所述中央面比所述外周面厚时，使所述中央面处的所述衬底的单位面积的所述蚀刻气体的暴露量比所述外周面处的所述衬底的单位面积的所述蚀刻气体的暴露量多，
当所述膜厚分布信息为表现出所述外周面比所述中央面大的信息时，使所述外周面处的所述衬底的单位面积的所述蚀刻气体的暴露量比所述中央面处的所述衬底的单位面积的所述蚀刻气体的暴露量多。
7.如权利要求6所述的半导体装置的制造方法，其中，所述布线层的膜厚信息为将所述含铜膜研磨之后的所述布线层的膜厚信息。
8.如权利要求1所述的半导体装置的制造方法，其中，
所述膜厚信息为所述衬底的中央面和外周面的膜厚分布信息，
在所述蚀刻的工序中，
当所述膜厚分布信息表现出所述中央面比所述外周面厚时，使向所述中央面供给的所述蚀刻气体的量比向所述外周面供给的所述蚀刻气体的量多，
当所述膜厚分布信息表现出所述外周面比所述中央面大的信息时，使向所述外周面供给的所述蚀刻气体的量比向所述中央面供给的所述蚀刻气体的量多。
9.如权利要求8所述的半导体装置的制造方法，其中，所述布线层的膜厚信息为将所述含铜膜研磨之后的所述布线层的膜厚信息。
10.如权利要求1所述的半导体装置的制造方法，其中，
所述膜厚信息为所述衬底的中央面和其外周面的膜厚分布信息，
在所述蚀刻的工序中，
当所述膜厚分布信息表现出所述中央面比所述外周面厚时，使向所述中央面供给的所述蚀刻气体的浓度比向所述外周面供给的所述蚀刻气体的浓度高，
当所述膜厚分布信息表现出所述外周面的膜厚比所述中央面大时，使向所述外周面供给的所述蚀刻气体的浓度比向所述中央面供给的所述蚀刻气体的浓度高。
11.如权利要求10所述的半导体装置的制造方法，其中，所述布线层的膜厚信息为将所述含铜膜研磨之后的所述布线层的膜厚信息。
12.如权利要求10所述的半导体装置的制造方法，其中，控制所述蚀刻气体的浓度时，控制向所述蚀刻气体添加的非活性气体的供给量。
13.如权利要求12所述的半导体装置的制造方法，其中，所述布线层的膜厚信息为将所述含铜膜研磨之后的所述布线层的膜厚信息。
14.如权利要求1所述的半导体装置的制造方法，其中，
所述膜厚信息为所述衬底的中央面和其外周面的膜厚分布信息，
在所述蚀刻的工序中，
当所述膜厚分布信息表现出所述中央面比所述外周面厚时，使向所述中央面供给的所述蚀刻气体的等离子体密度比向所述外周面供给的所述蚀刻气体的等离子体密度高，
当所述膜厚分布信息表现出所述外周面比所述中央面大时，使向所述外周面供给的所述蚀刻气体的等离子体密度比向所述中央面供给的所述蚀刻气体的等离子体密度高。
15.如权利要求14所述的半导体装置的制造方法，其中，所述布线层的膜厚信息为将所述含铜膜研磨之后的所述布线层的膜厚信息。
16.如权利要求14所述的半导体装置的制造方法，其中，
进一步在所述蚀刻的工序中，当为表现出所述中央面比所述外周面大的信息时，使在载置所述衬底的衬底载置部的中央设置的偏压电极的电位比在所述衬底载置部的外周设置的偏压电极的电位低，
当所述膜厚分布信息表现出所述外周面比所述中央面大时，使在载置所述衬底的衬底载置部的外周设置的偏压电极的电位比在所述衬底载置部的中央设置的偏压电极的电位低。
17.如权利要求16所述的半导体装置的制造方法，其中，所述布线层的膜厚信息为将所述含铜膜研磨之后的所述布线层的膜厚信息。
18.一种衬底处理装置，包括：
衬底载置部，其载置衬底，所述衬底形成有第一层间绝缘膜和布线层，其中，所述布线层形成在所述第一层间绝缘膜上，具有埋入有用作布线的多个含铜膜的槽、和设置在所述槽之间且将所述含铜膜之间绝缘的布线间绝缘膜；
内侧设置有所述衬底载置部的处理室；
接收部，其接收所述布线间绝缘膜的膜厚信息；
蚀刻气体供给部，其向所述处理室供给蚀刻气体；
控制部，其基于所述膜厚信息，以蚀刻所述布线层的方式控制所述蚀刻气体供给部。
CN201610818466.1A 2016-06-10 2016-09-12 半导体装置的制造方法及衬底处理装置 Pending CN107492491A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016116351A JP2017220642A (ja) 2016-06-10 2016-06-10 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP2016-116351 2016-06-10

Publications (1)

Publication Number Publication Date
CN107492491A true CN107492491A (zh) 2017-12-19

Family

ID=60384434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610818466.1A Pending CN107492491A (zh) 2016-06-10 2016-09-12 半导体装置的制造方法及衬底处理装置

Country Status (5)

Country Link
US (1) US9991179B2 (zh)
JP (1) JP2017220642A (zh)
KR (1) KR101793945B1 (zh)
CN (1) CN107492491A (zh)
TW (1) TWI612617B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643671B (zh) * 2016-08-26 2023-06-06 应用材料公司 自我修复式半导体晶片处理
CN113823582A (zh) * 2020-06-21 2021-12-21 拓荆科技股份有限公司 用于处理站阻抗调节的装置、系统和方法
CN117043927A (zh) * 2021-03-24 2023-11-10 索尼半导体解决方案公司 半导体器件及半导体器件制造方法
US20230061693A1 (en) * 2021-08-24 2023-03-02 Qualcomm Incorporated Three-dimensional (3d) interconnect structures employing via layer conductive structures in via layers and related fabrication methods

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6324623A (ja) * 1986-07-17 1988-02-02 Mitsubishi Electric Corp プラズマ処理装置
JPH09251986A (ja) * 1996-03-15 1997-09-22 Sony Corp エッチング装置及びエッチング方法
JP2002231807A (ja) * 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd 半導体装置の配線形成方法
JP3321403B2 (ja) * 1997-12-08 2002-09-03 株式会社東芝 成膜装置及び成膜方法
US20050023597A1 (en) * 2003-06-23 2005-02-03 Hiroyuki Kutsukake Nonvolatile semiconductor memory device
US20060157445A1 (en) * 2005-01-18 2006-07-20 Tokyo Electron Limited Gas setting method, gas setting apparatus, etching apparatus and substrate processing system
TW200836255A (en) * 2007-01-17 2008-09-01 Fujitsu Ltd Semiconductor device and method for manufacturing the same
CN103247597A (zh) * 2012-02-10 2013-08-14 瑞萨电子株式会社 半导体器件及其制造方法
TW201436031A (zh) * 2012-11-02 2014-09-16 Canon Anelva Corp 半導體裝置的製造方法、離子束蝕刻裝置及控制裝置
CN104364898A (zh) * 2012-05-30 2015-02-18 奥林巴斯株式会社 摄像装置的制造方法以及半导体装置的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203970A (ja) 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4482308B2 (ja) * 2002-11-26 2010-06-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP4410117B2 (ja) * 2005-01-18 2010-02-03 東京エレクトロン株式会社 ガス設定方法，ガス設定装置，エッチング装置及び基板処理システム
US7674393B2 (en) * 2005-03-25 2010-03-09 Tokyo Electron Limited Etching method and apparatus
JP4608370B2 (ja) 2005-06-01 2011-01-12 独立行政法人海洋研究開発機構 試料採取用マイクロミル
JP2008294335A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 半導体装置の製造方法
JP5334434B2 (ja) 2007-06-04 2013-11-06 パナソニック株式会社 半導体装置の製造方法
JP2009152357A (ja) * 2007-12-20 2009-07-09 Oki Semiconductor Co Ltd 半導体基板の処理方法および半導体基板の処理装置
US7943480B2 (en) * 2008-02-12 2011-05-17 International Business Machines Corporation Sub-lithographic dimensioned air gap formation and related structure
JP2011165876A (ja) 2010-02-09 2011-08-25 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置、及びその製造方法
JP5485309B2 (ja) 2012-01-30 2014-05-07 株式会社東芝 半導体装置及びその製造方法
JP5932604B2 (ja) * 2012-10-24 2016-06-08 株式会社東芝 半導体装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6324623A (ja) * 1986-07-17 1988-02-02 Mitsubishi Electric Corp プラズマ処理装置
JPH09251986A (ja) * 1996-03-15 1997-09-22 Sony Corp エッチング装置及びエッチング方法
JP3321403B2 (ja) * 1997-12-08 2002-09-03 株式会社東芝 成膜装置及び成膜方法
JP2002231807A (ja) * 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd 半導体装置の配線形成方法
US20050023597A1 (en) * 2003-06-23 2005-02-03 Hiroyuki Kutsukake Nonvolatile semiconductor memory device
US20060157445A1 (en) * 2005-01-18 2006-07-20 Tokyo Electron Limited Gas setting method, gas setting apparatus, etching apparatus and substrate processing system
TW200836255A (en) * 2007-01-17 2008-09-01 Fujitsu Ltd Semiconductor device and method for manufacturing the same
CN103247597A (zh) * 2012-02-10 2013-08-14 瑞萨电子株式会社 半导体器件及其制造方法
CN104364898A (zh) * 2012-05-30 2015-02-18 奥林巴斯株式会社 摄像装置的制造方法以及半导体装置的制造方法
TW201436031A (zh) * 2012-11-02 2014-09-16 Canon Anelva Corp 半導體裝置的製造方法、離子束蝕刻裝置及控制裝置

Also Published As

Publication number Publication date
US9991179B2 (en) 2018-06-05
TW201743407A (zh) 2017-12-16
US20170358506A1 (en) 2017-12-14
TWI612617B (zh) 2018-01-21
JP2017220642A (ja) 2017-12-14
KR101793945B1 (ko) 2017-11-06

Similar Documents

Publication Publication Date Title
US10319603B2 (en) Selective SiN lateral recess
US9735021B2 (en) Etching method
CN107492491A (zh) 半导体装置的制造方法及衬底处理装置
TWI378153B (zh)
US20130237053A1 (en) Film forming method and film forming apparatus
US20050230351A1 (en) Plasma processing method and apparatus
CN106340471B (zh) 半导体器件的制造方法、衬底处理系统及衬底处理装置
US11384431B2 (en) Substrate processing apparatus
US9735068B2 (en) Method of manufacturing semiconductor device
US7811939B2 (en) Plasma etching method
KR20150053899A (ko) 이탈 제어 방법 및 플라즈마 처리 장치
KR20140020203A (ko) Cu 배선의 형성 방법 및 기억매체
CN106024658A (zh) 半导体器件的制造方法及衬底处理装置
US20190035606A1 (en) Plasma Processing Apparatus and Method, and Method of Manufacturing Semiconductor Device Using the Same
US9735025B2 (en) Etching method
US11315801B2 (en) Processing of workpieces using ozone gas and hydrogen radicals
CN106206419B (zh) 半导体器件的制造方法、衬底处理系统及衬底处理装置
JP2015079797A (ja) 銅層をエッチングする方法
CN108257862A (zh) 半导体器件的制造方法、衬底处理装置及存储介质
CN110870047B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
TWI584354B (zh) A manufacturing method of a semiconductor device, a substrate processing device, and a program
US11251049B2 (en) Etching method and plasma processing apparatus
KR20160117185A (ko) 반도체 장치의 제조 방법
TW202245028A (zh) 蝕刻方法
TW202345229A (zh) 電漿處理裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181204

Address after: Tokyo, Japan, Japan

Applicant after: International Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Kunisai Electric Corp.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171219

WD01 Invention patent application deemed withdrawn after publication