CN104364898A - 摄像装置的制造方法以及半导体装置的制造方法 - Google Patents

摄像装置的制造方法以及半导体装置的制造方法 Download PDF

Info

Publication number
CN104364898A
CN104364898A CN201380028280.0A CN201380028280A CN104364898A CN 104364898 A CN104364898 A CN 104364898A CN 201380028280 A CN201380028280 A CN 201380028280A CN 104364898 A CN104364898 A CN 104364898A
Authority
CN
China
Prior art keywords
mentioned
interarea
chip
camera
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380028280.0A
Other languages
English (en)
Inventor
吉田和洋
藤森纪幸
五十岚考俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of CN104364898A publication Critical patent/CN104364898A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

摄像装置(10)的制造方法包括：切断在第1主面(30SA)形成有受光部(31)和电极焊盘(32)的摄像芯片基板(30W)而制作多个摄像芯片(30)的工序；将摄像芯片(30)粘接于玻璃晶圆(20W)而制作接合晶圆(40W)的工序；利用密封构件(42)将多个摄像芯片(30)之间填充的工序；将接合晶圆(40W)从第2主面(30SB)侧加工而减薄厚度的工序；在摄像芯片(30)上形成贯穿通路(33S)的工序；形成覆盖摄像芯片(30)的第2主面(30SB)、密封构件(42)的表面以及贯穿通路(33S)的壁面的绝缘层(43)的工序；形成贯穿布线(33)的工序；在第2主面(30SB)上形成与贯穿布线(33)连接的外部连接电极(34)的工序；以及切断接合晶圆(40W)的工序。

Description

摄像装置的制造方法以及半导体装置的制造方法
技术领域
本发明涉及具有切断接合晶圆的工序的摄像装置的制造方法以及半导体装置的制造方法，该接合晶圆为多个摄像芯片(半导体芯片)接合于支承基板的接合晶圆
背景技术
为了半导体装置的小型化，采用了芯片尺寸封装(CSP)技术。在CSP中，在半导体芯片上形成有到达第2主面的贯穿布线，该半导体芯片在第1主面上形成有半导体电路部，第2主面的外部连接端子与布线板相连接。
在此，在小型的摄像装置中，在形成有作为半导体电路部的受光部的摄像芯片的第1主面上接合有用于保护受光部的透明支承构件。为了一并制作多个摄像装置，采用了晶圆级芯片尺寸封装(WL－CSP)技术。在WL－CSP中，在形成有多个受光部的摄像芯片基板与透明支承基板之间借助粘接层相粘接的接合晶圆的状态下进行贯穿布线形成等的加工，之后单片化为各个摄像装置。
但是，在以往的WL－CSP中，在摄像芯片基板的摄像芯片的成品率较低的情况下，具有不合格受光部的摄像芯片也被加工为摄像装置，因此制造成本增大。另外，伴随着半导体晶圆的大口径化，加工设备也需要全部对应大口径，设备投资费用增大且制造成本增大，因此生产率降低。
另外，在日本国特开2011－243596号公报中公开了一种基于CSP法的封装元件的制造方法，在该制造方法中，利用密封树脂将安装于硅晶圆的安装面的半导体芯片密封之后，对硅晶圆自与安装面相反的面进行研磨加工等，进而单片化为各个封装元件。
即，在上述制造方法中，半导体芯片未被加工，硅晶圆被加工而成为半导体芯片的中介层。
在上述封装元件的制造方法中，对于与安装有半导体芯片的面相对的面进行贯穿布线形成等晶圆工艺。对此，在对露出了半导体芯片和密封树脂的面进行晶圆工艺的半导体装置的制造方法中，密封树脂有可能会在晶圆工艺中劣化，降低可靠性。
发明内容
发明要解决的问题
本发明的实施方式的目的在于提供可靠性较高的摄像装置的制造方法以及可靠性较高的半导体装置的制造方法。
用于解决问题的方案
本发明的实施方式的摄像装置的制造方法包括：多个受光部形成于第1主面，切断在各个受光部的周围形成有电极焊盘的摄像芯片基板而制作多个摄像芯片的工序；借助透明的粘接层将摄像芯片的上述第1主面粘接于透明的支承基板而制作接合晶圆的工序；利用密封构件将粘接于上述接合晶圆的上述多个摄像芯片之间填充的工序；将上述接合晶圆从第2主面侧加工而减薄厚度的工序；在上述第2主面上形成蚀刻掩模的工序；使用上述蚀刻掩模在上述摄像芯片形成贯穿通路的工序；剥离上述蚀刻掩模的工序；形成覆盖上述摄像芯片的上述第2主面、上述密封构件的表面以及上述贯穿通路的壁面的绝缘层的工序；形成借助上述贯穿通路与上述电极焊盘连接的贯穿布线的工序；在上述第2主面上形成与上述贯穿布线连接的外部连接电极的工序；以及切断上述接合晶圆的工序。
另外，其它实施方式的半导体装置的制造方法包括：多个半导体电路部形成于第1主面，切断在各个半导体电路部的周围形成有电极焊盘的半导体芯片基板而制作多个半导体芯片的工序；借助粘接层将半导体芯片的上述第1主面粘接于支承基板而制造接合晶圆的工序；利用密封构件将粘接于上述接合晶圆的上述多个半导体芯片之间填充的工序；将上述接合晶圆从第2主面侧加工而减薄厚度的工序；在上述第2主面上形成蚀刻掩模的工序；使用上述蚀刻掩模在上述半导体芯片形成贯穿通路的工序；剥离上述蚀刻掩模的工序；形成覆盖上述半导体芯片的上述第2主面、上述密封构件的表面以及上述贯穿通路的壁面的绝缘层的工序；形成借助上述贯穿通路与上述电极焊盘连接的贯穿布线的工序；在上述第2主面上形成与上述贯穿布线连接的外部连接电极的工序；以及切断上述接合晶圆的工序。
附图说明
图1是实施方式的摄像装置的剖视图。
图2是用于说明实施方式的摄像装置的制造方法的立体图。
图3A是用于说明实施方式的摄像装置的制造方法的流程图。
图3B是用于说明实施方式的摄像装置的制造方法的流程图。
图4是实施方式的摄像装置的透明基板的俯视图和局部放大图。
图5是实施方式的摄像装置的摄像芯片的立体图。
图6A是用于说明实施方式的摄像装置的制造方法的剖视图。
图6B是用于说明实施方式的摄像装置的制造方法的剖视图。
图6C是用于说明实施方式的摄像装置的制造方法的剖视图。
图6D是用于说明实施方式的摄像装置的制造方法的剖视图。
图6E是用于说明实施方式的摄像装置的制造方法的剖视图。
图6F是用于说明实施方式的摄像装置的制造方法的剖视图。
图6G是用于说明实施方式的摄像装置的制造方法的剖视图。
图6H是用于说明实施方式的摄像装置的制造方法的剖视图。
图6I是用于说明实施方式的摄像装置的制造方法的剖视图。
图6J是用于说明实施方式的摄像装置的制造方法的剖视图。
图7是用于说明变形例1的摄像装置的制造方法的流程图。
图8是用于说明变形例1的摄像装置的制造方法的剖视图。
图9是变形例1的摄像装置的剖视图以及局部放大剖视图。
图10是用于说明变形例2的摄像装置的制造方法的流程图。
图11A是用于说明变形例2的摄像装置的制造方法的剖视图。
图11B是用于说明变形例2的摄像装置的制造方法的剖视图。
图12是变形例2的摄像装置的剖视图以及局部放大剖视图。
具体实施方式
＜实施方式＞
如图1所示，作为半导体装置的摄像装置10的、摄像芯片(成像芯片)30与作为支承基板部(透明平板部)的玻璃盖片20借助由透明树脂构成的粘接层41相粘接。在摄像芯片30的第1主面30SA上形成有作为半导体电路部的受光部31，而且，在第1主面30SA的受光部31的周围形成有利用布线(未图示)与受光部31相连接的多个电极焊盘32。而且，电极焊盘32借助贯穿布线33与第2主面30SB的外部连接电极34和外部连接端子35相连接。即，多个电极焊盘32向受光部31供给电力，并且在其与受光部31之间收发输入输出信号。而且，摄像芯片30的外周部和粘接层41的外周部被密封构件42无间隙地覆盖。
绝缘层43不仅仅是通过覆盖贯穿通路的壁面来使作为摄像芯片30的母材的硅与贯穿布线33绝缘，而且还覆盖并保护密封构件42的表面和摄像芯片30的第2主面30SB。而且，第2主面30SB的除外部连接电极形成区域以外的区域被保护层44覆盖。
即，在摄像装置10中，玻璃盖片20的俯视尺寸大于摄像芯片30的俯视尺寸。这是因为，如图2所示，摄像装置10是通过接合晶圆40W的切断(单片化)而制作的，该接合晶圆40W是将多个摄像芯片30借助粘接层41以该多个摄像芯片30之间分开预定间隔的方式粘接在作为成为玻璃盖片20的透明支承基板的玻璃晶圆20W上而成的。如后所述，在玻璃晶圆20W上形成有用于将各个摄像芯片30配置在预定位置的对准标记21。即，由于玻璃晶圆20W是透明的，因此能够自与对准标记21形成面相反的面进行对准标记(第1对准标记)21与摄像芯片30的对准标记(第2对准标记)36(参照图5)的对位。
接着，按照图3A和图3B的流程图，详细说明实施方式的摄像装置10的制造方法。
＜步骤S10＞玻璃晶圆制作工序
如图4所示，在作为透明支承基板的玻璃晶圆20W上形成用于将摄像芯片30配置在预定位置的对准标记21。另外，在图4中，为了便于说明，用虚线表示摄像芯片配置区域30S。被切断而成为玻璃盖片20的玻璃晶圆20W只要在摄像的光的波长频带中透明即可，例如，使用硅酸硼玻璃，石英玻璃或单晶蓝宝石等。
另外，在形成对准标记21时，同时形成对准标记22和对准标记23。对准标记22是单片化时切割用的，对准标记23是形成摄像芯片30的贯穿布线33等的加工用的。对准标记21等例如通过在整个面上成膜由Al等构成的金属层之后利用光刻法进行图案化来形成。为了准确的定位，优选的是各个对准标记在一次定位处理中用两个。另外，对准标记21等也可以通过对玻璃晶圆20W局部进行蚀刻来形成。
另外，也可以利用光致抗蚀剂等覆盖在以后的工序中未被加工的，玻璃晶圆20W的背面(与对准标记21形成面相反的面)来进行保护。
＜步骤S11＞摄像芯片制作工序
利用公知的半导体工艺在硅晶圆等半导体晶圆的第1主面30SA上形成多个作为半导体电路部的受光部31，与各个受光部31相连接的多个电极焊盘32以及多个对准标记36，从而制作摄像芯片基板30W(参照图2)。然后，摄像芯片基板(半导体芯片基板)30W被切断，制作图5所示的多个摄像芯片(半导体芯片)30。
根据要制作的摄像装置的形态和规格等，与能够使用的制造设备等相匹配地选择摄像芯片基板的大小和玻璃晶圆20W的大小。另外，也能够将摄像芯片基板与玻璃晶圆20W设为不同的大小。例如，即使是利用大口径的φ12英寸(300mm)或更大的基板形成的摄像芯片，通过将单片化后的各个摄像芯片30再次排列(粘接)在φ8英寸(200mm)的玻璃晶圆20W上并进行加工，从而不使用对应大口径晶圆的设备等，而利用φ8英寸(200mm)用的设备也能够进行制造。而且，也可以与设备和装置等相应地使用例如φ8英寸(200mm)的摄像芯片基板与6英寸(150mm)见方的玻璃晶圆20W这样的不同形状的基板和晶圆。这样，能够使用适合于可使用的制造设备等(制造装置，夹具及工具等)的大小或形状的、摄像芯片基板和玻璃晶圆20W，因此能够有效地灵活运用现有设备等来制造摄像装置。
另外，在以后的工序中，仅使用在检查工序中被判断为合格品的摄像芯片30。即，在以后的工序中不会使用不是合格品的“不合格芯片”，因此即使是在摄像芯片基板30W的摄像芯片30的成品率较低的情况下，也不会导致再次排列且再次加工而获得的摄像芯片的成品率降低。另外，对摄像芯片是否合格进行判断的检查也可以按照单片化后的状态的各个摄像芯片30来进行，但是从操作效率考虑，优选以摄像芯片基板30W的状态进行。
对准标记36与玻璃晶圆20W的对准标记21相对应。如图5所示，优选的是，对准标记36分别形成于隔着摄像芯片30的中心相对的外周部。通过在玻璃晶圆20W与摄像芯片30上分别预先形成对准标记，能够使用安装装置高精度地自动搭载摄像芯片30。
另外，在摄像芯片30的第1主面30SA的外周部上形成有台阶部37。台阶部37通过利用分段裁切法来切割摄像芯片基板30W而制作。具有台阶部37的摄像芯片30为了防止在与玻璃晶圆20W相粘接时粘接剂41L向摄像芯片30的外侧扩散(余料)而能够减小与相邻芯片之间的间隔L。另外，也可以在受光部31上配置有微透镜组。
＜步骤S12＞粘接工序
如图6A所示，多个摄像芯片30之间以分开预定的间隔L的方式粘接于玻璃晶圆20W而制作接合晶圆40W。即，以预定的排列条件形成于摄像芯片基板30W的多个摄像芯片30在被切断后，这次再次排列于玻璃晶圆20W。
间隔L必须比在后述的切割工序中使用的切割刀片的厚度长。但是，若间隔L过长，则能够用一张玻璃晶圆20W制作的摄像装置的数量减少，同时在后述的密封构件填充工序中密封构件的体积变大，固化收缩应力变大，从而容易产生裂纹。因此，间隔L优选为比切割刀片的厚度稍微长的15μm～500μm。
另外，通过使间隔L在所有的摄像芯片30之间恒定，从而在后述的密封构件填充工序中，能够使操作性较好，并且能够均匀地填充密封构件，能够防止由固化收缩应力的不均匀导致的裂纹。
例如，最初，在玻璃晶圆20W的摄像芯片配置区域30S的5个部位涂布适量的液体状的粘接剂41L。摄像芯片配置区域30S能够利用配置在对角线上的两个对准标记21来掌握。作为涂布方法，例如采用从分配器的顶端喷嘴挤出溶液并进行涂布的分配法。
粘接剂41L使用满足透明性较高(例如可见波长下的透过率为90％以上)，粘接力较强以及不会因后面工序中的热量等而劣化等特性的BCB(苯并环丁烯)树脂，环氧系树脂或有机硅系树脂等。
然后，例如使用倒装焊接器，在玻璃晶圆20W的第1对准标记21与摄像芯片30的第1主面30SA的第2对准标记36之间被进行了对位的状态下，将摄像芯片30粘接于玻璃晶圆20W。第1对准标记21与第2对准标记36被设定为易于进行对位。例如，如图4所示，第1对准标记21为十字形，如图5所示，第2对准标记36由4个矩形构成。
另外，也可以是，不形成各个摄像芯片专用的对准标记，而在玻璃晶圆20W上预先形成基准标记，并根据基准标记以预定的间距配置摄像芯片30。若采用这种方法，则能够提高生产能力。另外，也可以是，取代第2对准标记36而使用形成于摄像芯片30的电极焊盘32等的图案来进行对位。
液状的粘接剂41L在对准标记被进行了对位的状态下固化而成为粘接层41。若利用晶圆状的加压夹具以预定的压力按压摄像芯片的第2主面并且使其完全固化，则摄像芯片的主面与玻璃晶圆20W的主面之间的平行度提高。
粘接剂41L的固化方法也是只要满足期望的特性，就可以与树脂相应地为热固化法，UV固化法，UV固化法+热固化法，UV固化法+湿气固化法或常温固化法等中的任一者。通过使用具有加热部或UV照射部等粘接剂41L的固化部件的倒装焊接器，能够同时进行摄像芯片30向预定位置的配置和粘接剂41L的固化。
另外，也可以利用倒装焊接器使粘接剂41L完全固化，但是需要注意因急速的固化而易于产生空隙的粘接剂41L的情况。在该情况下，例如优选的是，借助于倒装焊接器的固化设为：配置于预定位置的摄像芯片30移动但不会引起位置偏移的程度的半固化，在将多个摄像芯片30配置于玻璃晶圆20W之后，一并使粘接剂41L完全固化而形成粘接层41。
＜步骤S13＞密封构件填充工序
如图6B所示，在配置在玻璃晶圆20W上的多个摄像芯片30之间，例如利用分配法填充的液状的密封树脂42L固化而成为密封构件42。也可以取代分配法而使密封树脂42L流入间隙内。
通过将多个摄像芯片30的配置间隔L设为15μm～500μm，能够利用毛细管现象向多个摄像芯片30之间填充密封构件。另外，多个摄像芯片30的顶点所对峙的区域在填充了密封树脂42L时，高度(厚度)易于降低。因此，也可以在使密封树脂一次固化之后，仅在多个摄像芯片30的顶点所对峙的部分再次涂布密封树脂。
密封构件42为了提高摄像装置10的耐湿性而优选透湿度较低，而且难以因后面工序中的热量或等离子体而劣化的材料，例如，使用BCB树脂或聚酰亚胺等。另外，密封构件42既可以是与粘接层41相同的材料，也可以是不同的材料。
另外，优选的是，密封构件42具有防止外部光向受光部入射的遮光构件的功能。因此，密封构件42即使是与粘接层41相同的树脂，也优选混合使用染料或黑色系颜料等遮光材料。另外，由于密封构件42必须是绝缘体，因此在使用颜料等的情况下使用非导电性材料。
密封构件42的厚度，即填充的高度只要大于在步骤S14中薄厚均匀化后的摄像芯片30的厚度即可。即，密封构件42不必完全填充薄厚均匀化加工前的多个摄像芯片30之间的空间。反之，密封构件42也可以自摄像芯片30之间的空间突出。
另外，为了防止由密封树脂42L固化时的收缩应力导致的裂纹产生，优选的是在密封树脂42L的固化中不进行急加热，急冷却。另外，为了防止空隙产生，优选的是在固化前在真空中脱泡或者在真空中固化。
另外，作为密封构件42，并不限于固化后的液状的树脂。例如，也可以是使片状的树脂构件在一边利用真空热压或真空层压埋入摄像芯片30一边填充摄像芯片30之间的空间之后固化。
＜步骤S14＞摄像芯片加工工序
将摄像芯片加工子程序表示在图3B中。
＜步骤S20＞厚度减少加工工序
如图6C所示，通过使接合晶圆40W薄厚均匀化，从而摄像芯片粘接面(第2主面30SB)侧平坦化。即，自第2主面30SB侧进行背磨工序与CMP(ChemicalMechanical Polishing：化学机械抛光)工序。
在背磨工序中，使用了被称作背磨轮的金刚石砂轮。CMP工序是为了减小通过背磨处理磨削后的表面的表面粗糙度而进行的。
另外，在密封构件填充后的接合晶圆40W的表面的凹凸较大的情况下，优选的是，在背磨工序之前进行借助于另一部件的预处理。例如作为预处理，利用刃具切削自摄像芯片30之间突出的密封构件42。
另外，由于背磨工序和CMP工序，有时产生密封构件42的表面的中央部变凹的凹陷。但是，由于凹部分在切割工序中被去除，因此不成问题。
薄厚均匀化后的接合晶圆40W的摄像芯片30的第2主面30SB与密封构件42的表面之间形成了平坦面。因此，能够针对薄厚均匀化后的接合晶圆40W进行与普通的半导体晶圆相同的工艺。
即，如图6D所示，用于形成与形成于摄像芯片30的第1主面30SA的电极焊盘32相连接的贯穿布线33的贯穿通路33S通过普通的半导体晶圆工艺来形成。
＜步骤S21＞蚀刻掩模形成工序
图6D所示，为了形成贯穿通路，在电极焊盘32的正上方区域具有开口的蚀刻掩模39成膜在摄像芯片30上和密封构件42上。蚀刻掩模39也是用于保护摄像芯片30和密封构件42免受在后面的工序中使用的药品和等离子体影响的保护膜。
作为蚀刻掩模39，使用氧化硅膜或氮化硅膜等无机膜，或者光致抗蚀剂，聚酰亚胺或BCB等的有机膜。在使用无机膜作为蚀刻掩模39的情况下，使用等离子CVD或光CVD等进行成膜。由于这些成膜法是在低温下，因此不会对形成于摄像芯片30的半导体电路部(受光部31)等造成损伤。作为形成氧化硅膜时的原料气体，使用四乙氧基硅烷(TEOS)或八甲基环四硅氧烷(OMCTS)等。另外，作为形成氮化硅膜时的原料气体，使用SiH4+NH3，SiH2CL2+NH3，SiH4+N2或SiH4+NH3+N2等的混合气体。
另一方面，在使用有机膜作为蚀刻掩模39的情况下，通过旋涂，喷涂或丝网印刷等来形成。
由于蚀刻掩模39在后面的工序中剥离，因此蚀刻掩模39使用与密封构件42不同的材质的材料。例如，在密封构件42为聚酰亚胺的情况下，作为蚀刻掩模39，例如使用氧化硅膜或氮化硅膜。作为蚀刻掩模39的成膜方法，为了能够在低温下进行成膜且不对形成于摄像芯片30的半导体电路部等造成损伤而优选使用等离子体CVD。
另外，形成用于在蚀刻掩模39上形成开口的图案掩模(未图示)时的光掩模的对位使用了预先形成于玻璃晶圆20W的贯穿布线形成用的对准标记23。
在使用氧化硅膜，氮化硅膜或非感光性树脂作为蚀刻掩模39的情况下，通过将具有开口图案的光致抗蚀剂蚀刻于掩模而形成开口。在氧化硅膜等中，进行使用了CF4，CHF3或C2F6等氟系气体的干蚀刻。另一方面，在使用感光性树脂的情况下，利用光刻图案，能够形成具有开口的蚀刻掩模39。
＜步骤S22＞贯穿通路形成工序
使用蚀刻掩模39以普通的半导体晶圆工艺形成贯穿通路33S。
例如，通过借助于KOH或TMAH等碱性溶液的湿蚀刻或基于ICP-RIE法等的干蚀刻，形成到达至电极焊盘32的贯穿通路33S。
通过湿蚀刻而形成的贯穿通路33S呈第1主面30SA的开口大小比第2主面30SB的开口大小小的锥形状。这是因为，在摄像芯片30由单晶硅(100)构成的情况下，成为了＜100＞面方向的蚀刻速度相对快于＜111＞面方向的蚀刻速度的各向异性蚀刻。
而且，在贯穿通路33S蚀刻中，产生第2主面30SB的开口大小比蚀刻掩模39的开口大小大的侧蚀刻。因此，蚀刻掩模39的开口大小预先小于目标的第2主面30SB的开口大小。在贯穿通路形成工序中，蚀刻掩模39保护密封构件42免受碱性溶液侵蚀。
另外，贯穿通路33S也可以利用ICP-RIE等干蚀刻或激光加工等物理加工方法来形成。
＜步骤S23＞蚀刻掩模剥离工序
剥离蚀刻掩模39。作为剥离方法，选择蚀刻掩模39与密封构件42之间的蚀刻选择比高的去除方法。例如，在密封构件42为聚酰亚胺，蚀刻掩模39为氧化硅膜的情况下，采用使用了BHF等氢氟酸系溶液的湿式剥离法。
＜步骤S24＞绝缘层形成工序
如图6E所示，以覆盖摄像芯片30的第2主面30SB、密封构件42的表面及贯穿通路33S的壁面并且使电极焊盘32暴露的方式形成绝缘层43，该绝缘层43在贯穿通路33S的底面图案化有开口。绝缘层43使用与蚀刻掩模39相同的绝缘性材料。绝缘层形成方法和开口图案形成方法既可以是与蚀刻掩模39相同的形成方法，也可以是不同的形成方法。
由于绝缘层43在以后的工序中未被剥离，因此在以后的工序中保护密封构件42。例如，绝缘层43保护密封构件42免受步骤S25的贯穿布线形成工序中的、图案化时的药品处理或等离子处理等的影响。
＜步骤S25＞贯穿布线形成工序
如图6F所示，在贯穿通路33S的壁面等形成绝缘层43之后，在贯穿通路33S的内部形成由导电体构成的贯穿布线33。贯穿布线33通过在使用溅射法或蒸镀法形成铝或铜等的导电膜之后进行图案化来形成。另外，在贯穿布线形成工序中，也可以使用镀敷工艺。
＜步骤S26＞外部连接电极形成工序
然后，在贯穿布线形成之后，在摄像芯片30的第2主面30SB上形成与贯穿布线33相连接的外部连接电极34。另外，在形成贯穿布线时，也可以同时形成外部连接电极34。
＜步骤S27＞保护层形成工序
如图6G所示，形成保护层44，其具有外部连接电极34的一部分暴露的开口。保护层44既可以是与蚀刻掩模39等相同的材料和形成方法，或者也可以是与蚀刻掩模39等不同的材料和形成方法。
＜步骤S28＞外部连接端子形成工序
在外部连接电极34之上的保护层44的开口配置用于与外部进行电连接的凸状的外部连接端子35。另外，在贯穿布线形成工序等中，可以使用镀敷工艺，也可以在外部连接端子35使用软钎焊球。
＜步骤S15＞单片化工序(切割工序)
通过切断接合晶圆40W的单片化工序，利用一张接合晶圆40W制作许多摄像装置10。
切断优选图6F和图6G所示的两段切割法。即，在自玻璃晶圆20W的表面(图中上侧)半切割至10μm～200μm左右之后，全切割玻璃晶圆20W，从而能够防止由应力导致的裂纹的产生和密封构件42的剥离。而且，在两段切割法中，在密封构件42的切割中使用适合于树脂的刀片品种(粘合材料、磨石粒径、集中度)和加工条件(进给速度、转速)，在玻璃晶圆20W的切割中使用适合于玻璃的刀片品种和加工条件，从而能够提高加工品质(树脂的毛刺、玻璃的碎屑、树脂层的分层)。另外，也可以进行使树脂用刀片的厚度比玻璃用刀片的厚度大，并能在单片化后的摄像芯片30端部形成台阶的分段裁切。
另外，也可以是，在通过激光切割或蚀刻去除了切割线上的密封构件42之后，通过玻璃用的刀片切割或激光切割全切割玻璃晶圆20W，从而实现单片化。
在切割的对准中使用最初形成于玻璃晶圆20W的对准标记22。另外，也可以取代对准标记22，而在贯穿布线形成工序等中在摄像芯片30的第2主面30SB上或摄像芯片30之间的密封树脂上形成切割用的对准标记。
在实施方式的制造方法中，即使在摄像芯片基板30W的摄像元件的成品率较低的情况下，也仅使用合格的摄像芯片30来制作接合晶圆40W。因此，不合格芯片不会成为摄像装置，因此能够以低成本制造摄像装置10，生产率较高。
另外，在实施方式的制造方法中，与摄像芯片基板30W的口径无关地能够利用预定口径的接合晶圆40W来进行制造。由于不需要与大口径对应的加工设备，因此生产率较高。
而且，由于粘接于玻璃晶圆20W的是加工前的厚度较厚的摄像芯片，因此处理容易。即，为了形成贯穿布线而薄厚均匀化后的摄像芯片易于破损，而且因粘接时的应力等而易于变形。但是，在实施方式的制造方法中，能够以较厚的状态将摄像芯片粘接于玻璃晶圆20W。
另外，由于支承基板为透明的玻璃晶圆20W，因此如图2所示那样能够自与摄像芯片接合面相反的面进行借助于对准标记的对位。
而且，在通过晶圆工艺自第2主面30SB侧加工接合晶圆40W时，密封构件42被蚀刻掩模39或绝缘层43覆盖而受到保护。因此，密封构件42不会劣化，因此本实施方式的摄像装置的制造方法能够制造可靠性较高的摄像装置。
另外，由于将芯片配置间隔设为了恒定，因此密封树脂42L的填充容易，能够防止密封树脂42L的裂纹，因此制造成品率较高。
而且，通过利用CMP使摄像芯片30的外表面与密封构件42的外表面对齐为同一面，能够作为1张晶圆来进行处理，也能够对芯片状元件实施半导体晶圆工序，能够进行高精度·高密度的加工。
而且，摄像装置10包括：作为半导体芯片的摄像芯片30，其在第1主面30SA上形成有作为半导体电路部的受光部31；作为支承基板部的玻璃盖片20，其俯视尺寸大于摄像芯片30的俯视尺寸；透明的粘接层41，其用于粘接摄像芯片30的第1主面30SA与摄像芯片30之间；以及密封构件42，其覆盖摄像芯片30的侧面和粘接层41的侧面，并由与玻璃盖片20的外尺寸相同的外尺寸的绝缘材料构成。
即，摄像芯片30的侧面被密封构件42覆盖，摄像芯片30未暴露于外部。因此，摄像装置10的电绝缘性和耐湿性优异。
另外，也可以在上述实施方式的摄像装置10中进一步附加功能构件。例如，也可以在将物镜单元相对于摄像芯片30进行对位后将物镜单元接合在玻璃晶圆20W的与粘接有摄像芯片30的面相反的面上。另外，也可以在摄像芯片30的第2主面30SB上接合用于处理摄像信号的数字信号处理器(DSP：Digital Signal Processor)芯片。
另外，经由如下工序也能够制造背面照射型摄像装置：在支承基板上粘接摄像芯片30的布线层侧，向摄像芯片30之间填充密封树脂，在使摄像芯片30薄厚均匀化为3μm左右并使受光部31暴露之后，在受光部31上形成滤色器和微透镜，去除电极上的硅层并使电极暴露。
另外，半导体芯片并不限于摄像芯片，其种类不限于普通的半导体芯片、各种传感器或致动器等，所制造的半导体装置也并不限于摄像装置。
由于上述实施方式和变形例的摄像装置为超小型并且可靠性较高，因此能够特别优选用于配置于电子内窥镜的顶端部的摄像装置。
＜变形例＞
接着，说明本发明的实施方式的变形例1、2的摄像装置10A、10B的制造方法。由于摄像装置10A，10B的制造方法与摄像装置10的制造方法类似并具有相同的效果，因此对相同的构成要素标注相同的附图标记并省略说明。
如图7的流程图所示，在变形例1的摄像装置10A的制造方法中，在晶圆工艺的最初的步骤S21P中，形成覆盖层45。
如图8所示，在步骤S20的厚度减少加工工序中，以覆盖已暴露于第2主面30SB的密封构件42的表面的方式形成有覆盖层45。而且，如图9所示，在之后的工序中不会被剥离，持续保护密封构件42。
由于蚀刻掩模39在后面的工序中剥离，因此覆盖层45使用与蚀刻掩模39不同的材质的材料。另外，覆盖层45既可以与绝缘层43、保护层44的材料和形成方法相同，或者也可以与绝缘层43、保护层44的材料和形成方法不同。
变形例1的摄像装置10A的制造方法具有摄像装置10的制造方法的效果，而且能够可靠地保护密封构件42。
如图10的流程图所示，在变形例2的摄像装置10B的制造方法中，蚀刻掩模剥离工序S23具有特征。
在实施方式的步骤S23的蚀刻掩模剥离工序中，完全剥离蚀刻掩模39。对此，如图11A所示，在蚀刻掩模剥离工序S23B中，覆盖密封构件42的区域的蚀刻掩模39B不被剥离。
而且，如图11B所示，在绝缘层形成工序S24中，形成有覆盖如下各面的绝缘层43：摄像芯片30的第2主面30SB、覆盖密封构件42的蚀刻掩模39B的表面以及贯穿通路33S的壁面。而且，如图12所示，覆盖层45、蚀刻掩模39B以及绝缘层43在以后的工序中不被剥离。因此，密封构件42不仅被覆盖层45以及绝缘层43保护，还被蚀刻掩模39B保护。
变形例2的摄像装置10B的制造方法具有摄像装置10的制造方法等的效果，而且能够更加可靠地保护密封构件42。
即，本发明并不限定于上述实施方式等，在不改变本发明的主旨的范围内，能够进行各种变更、改变、组合等。
本申请是以2012年5月30日在日本国提出申请的特愿2012-123225号作为要求优先权的基础而提出申请的，上述公开内容被引用于本申请的说明书，权利要求书以及附图中。

Claims (8)

1.一种摄像装置的制造方法，其特征在于，该摄像装置的制造方法包括：
多个受光部形成于第1主面，切断在各个受光部的周围形成有电极焊盘的摄像芯片基板而制作多个摄像芯片的工序；
借助透明的粘接层将摄像芯片的上述第1主面粘接于透明的支承基板而制作接合晶圆的工序；
利用密封构件将粘接于上述接合晶圆的上述多个摄像芯片之间填充的工序；
将上述接合晶圆从第2主面侧加工而减薄厚度的工序；
在上述第2主面上形成蚀刻掩模的工序；
使用上述蚀刻掩模在上述摄像芯片形成贯穿通路的工序；
剥离上述蚀刻掩模的工序；
形成覆盖上述摄像芯片的上述第2主面、上述密封构件的表面以及上述贯穿通路的壁面的绝缘层的工序；
形成借助上述贯穿通路与上述电极焊盘连接的贯穿布线的工序；
在上述第2主面上形成与上述贯穿布线连接的外部连接电极的工序；以及
切断上述接合晶圆的工序。
2.根据权利要求1所述的摄像装置的制造方法，其特征在于，
经检查被判断为合格品的摄像芯片粘接于上述支承基板。
3.根据权利要求2所述的摄像装置的制造方法，其特征在于，
在将形成于上述支承基板的第1对准标记与形成于上述摄像芯片的上述第1主面的第2对准标记之间进行了对位的状态下，上述摄像芯片粘接于上述支承基板。
4.一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法包括：
多个半导体电路部形成于第1主面，切断在各个半导体电路部的周围形成有电极焊盘的半导体芯片基板而制作多个半导体芯片的工序；
借助粘接层将半导体芯片的第1主面粘接于支承基板而制造接合晶圆的工序；
利用密封构件将粘接于上述接合晶圆的上述多个半导体芯片之间填充的工序；
将上述接合晶圆从第2主面侧加工而减薄厚度的工序；
在上述第2主面上形成蚀刻掩模的工序；
使用上述蚀刻掩模在上述半导体芯片形成贯穿通路的工序；
剥离上述蚀刻掩模的工序；
形成覆盖上述半导体芯片的上述第2主面、上述密封构件的表面以及上述贯穿通路的壁面的绝缘层的工序；
形成借助上述贯穿通路与上述电极焊盘连接的贯穿布线的工序；
在上述第2主面上形成与上述贯穿布线连接的外部连接电极的工序；以及
切断上述接合晶圆的工序。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
经检查被判断为合格品的上述半导体芯片粘接于上述支承基板。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
该半导体装置的制造方法在形成上述蚀刻掩模的工序之前具有形成覆盖层的工序，该覆盖层覆盖已暴露于上述第2主面的上述密封构件。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，
在剥离上述蚀刻掩模的工序中，覆盖上述密封构件的区域的上述蚀刻掩模不剥离。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，
上述支承基板以及上述粘接层是透明的。
CN201380028280.0A 2012-05-30 2013-04-04 摄像装置的制造方法以及半导体装置的制造方法 Pending CN104364898A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012123225 2012-05-30
JP2012-123225 2012-05-30
PCT/JP2013/060345 WO2013179767A1 (ja) 2012-05-30 2013-04-04 撮像装置の製造方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN104364898A true CN104364898A (zh) 2015-02-18

Family

ID=49672975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380028280.0A Pending CN104364898A (zh) 2012-05-30 2013-04-04 摄像装置的制造方法以及半导体装置的制造方法

Country Status (5)

Country Link
US (2) US9123618B2 (zh)
EP (1) EP2858106B1 (zh)
JP (1) JP6147250B2 (zh)
CN (1) CN104364898A (zh)
WO (1) WO2013179767A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492491A (zh) * 2016-06-10 2017-12-19 株式会社日立国际电气 半导体装置的制造方法及衬底处理装置
CN109314122A (zh) * 2016-06-20 2019-02-05 索尼公司 半导体芯片封装件
US10872998B2 (en) 2016-03-24 2020-12-22 Sony Corporation Chip size package, method of manufacturing the same, electronic device, and endoscope
US11605662B2 (en) 2017-01-11 2023-03-14 Sony Semiconductor Solutions Corporation Imaging element, imaging device, electronic device, and method of manufacturing imaging element

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013179764A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
CN105793979B (zh) * 2013-12-27 2019-05-28 英特尔公司 光电子封装组件
JP6266402B2 (ja) * 2014-03-27 2018-01-24 株式会社ディスコ 積層デバイスの製造方法
JPWO2017163335A1 (ja) * 2016-03-23 2019-01-31 オリンパス株式会社 撮像装置、内視鏡、および撮像装置の製造方法
TWI771375B (zh) 2017-02-24 2022-07-21 美商康寧公司 高寬高比玻璃晶圓
CN109037259B (zh) * 2018-09-21 2023-12-12 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035972A (ja) * 1999-07-16 2001-02-09 Hamamatsu Photonics Kk 半導体装置及びその製造方法
CN1839473A (zh) * 2003-08-28 2006-09-27 株式会社藤仓 半导体封装体及其制造方法
CN101079372A (zh) * 2006-05-25 2007-11-28 索尼株式会社 基板处理方法和半导体装置的制造方法
CN101661930A (zh) * 2008-08-26 2010-03-03 夏普株式会社 电子元件晶片模块及其制造方法以及电子信息装置
WO2011152003A1 (en) * 2010-06-02 2011-12-08 Sony Corporation Semiconductor device, solid-state imaging device, and camera system

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513570A (ja) * 1991-07-05 1993-01-22 Nec Corp 半導体装置の製造方法
JPH09260581A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 複合半導体装置の製造方法
JPH10261740A (ja) * 1997-03-18 1998-09-29 Shinko Electric Ind Co Ltd 半導体装置
JP2000091313A (ja) * 1998-09-07 2000-03-31 Mitsubishi Electric Corp 半導体素子およびその製造方法
JP2001217210A (ja) * 2000-02-01 2001-08-10 Seiko Epson Corp ダイシング方法
JP4530497B2 (ja) * 2000-07-24 2010-08-25 オリンパス株式会社 撮像装置
JP4045083B2 (ja) * 2000-12-25 2008-02-13 株式会社ルネサステクノロジ 半導体モジュールおよび実装構造体
JP2002231920A (ja) * 2001-02-06 2002-08-16 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP5044878B2 (ja) * 2001-09-19 2012-10-10 ソニー株式会社 固体撮像装置
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
JP2003335922A (ja) * 2002-05-20 2003-11-28 Kyocera Chemical Corp 封止用樹脂組成物および樹脂封止型半導体装置
JP2004296739A (ja) * 2003-03-26 2004-10-21 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP3739375B2 (ja) * 2003-11-28 2006-01-25 沖電気工業株式会社 半導体装置及びその製造方法
JP3945482B2 (ja) * 2004-01-26 2007-07-18 松下電工株式会社 半導体封止用樹脂組成物とそれを用いた半導体装置
JP2006128625A (ja) * 2004-09-30 2006-05-18 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
DE102006028692B4 (de) * 2006-05-19 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
JP4812525B2 (ja) * 2006-06-12 2011-11-09 パナソニック株式会社 半導体装置および半導体装置の実装体および半導体装置の製造方法
JP2008130738A (ja) * 2006-11-20 2008-06-05 Fujifilm Corp 固体撮像素子
JP2008235401A (ja) 2007-03-19 2008-10-02 Spansion Llc 半導体装置及びその製造方法
JP2009158873A (ja) * 2007-12-28 2009-07-16 Panasonic Corp 光学デバイスおよび光学デバイスの製造方法
WO2009088069A1 (ja) * 2008-01-09 2009-07-16 Nec Corporation コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法
JP5344336B2 (ja) * 2008-02-27 2013-11-20 株式会社ザイキューブ 半導体装置
JP4806468B2 (ja) * 2008-02-29 2011-11-02 三洋電機株式会社 半導体モジュール
JP5468242B2 (ja) * 2008-11-21 2014-04-09 株式会社東芝 Ｍｅｍｓパッケージおよびｍｅｍｓパッケージの製造方法
CN101419952B (zh) * 2008-12-03 2010-09-15 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
JP2010212297A (ja) * 2009-03-06 2010-09-24 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2010263199A (ja) * 2009-04-07 2010-11-18 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
CN102388455B (zh) * 2009-04-15 2015-09-30 奥林巴斯医疗株式会社 半导体装置、半导体装置的制造方法
WO2010147120A1 (ja) * 2009-06-15 2010-12-23 Hosaka Takashi コア付きインダクタ素子およびその製造方法
JP5175803B2 (ja) * 2009-07-01 2013-04-03 新光電気工業株式会社 半導体装置の製造方法
JP5370216B2 (ja) * 2010-03-04 2013-12-18 カシオ計算機株式会社 半導体装置の製造方法
JP2011243596A (ja) 2010-05-14 2011-12-01 Panasonic Corp パッケージ部品の製造方法およびパッケージ部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035972A (ja) * 1999-07-16 2001-02-09 Hamamatsu Photonics Kk 半導体装置及びその製造方法
CN1839473A (zh) * 2003-08-28 2006-09-27 株式会社藤仓 半导体封装体及其制造方法
CN101079372A (zh) * 2006-05-25 2007-11-28 索尼株式会社 基板处理方法和半导体装置的制造方法
CN101661930A (zh) * 2008-08-26 2010-03-03 夏普株式会社 电子元件晶片模块及其制造方法以及电子信息装置
WO2011152003A1 (en) * 2010-06-02 2011-12-08 Sony Corporation Semiconductor device, solid-state imaging device, and camera system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872998B2 (en) 2016-03-24 2020-12-22 Sony Corporation Chip size package, method of manufacturing the same, electronic device, and endoscope
CN107492491A (zh) * 2016-06-10 2017-12-19 株式会社日立国际电气 半导体装置的制造方法及衬底处理装置
CN109314122A (zh) * 2016-06-20 2019-02-05 索尼公司 半导体芯片封装件
US10714402B2 (en) 2016-06-20 2020-07-14 Sony Corporation Semiconductor chip package for improving freedom of arrangement of external terminals
CN109314122B (zh) * 2016-06-20 2023-06-16 索尼公司 半导体芯片封装件
US11605662B2 (en) 2017-01-11 2023-03-14 Sony Semiconductor Solutions Corporation Imaging element, imaging device, electronic device, and method of manufacturing imaging element

Also Published As

Publication number Publication date
EP2858106A4 (en) 2016-04-13
JP6147250B2 (ja) 2017-06-14
US9123618B2 (en) 2015-09-01
JPWO2013179767A1 (ja) 2016-01-18
EP2858106A1 (en) 2015-04-08
US20150333037A1 (en) 2015-11-19
EP2858106B1 (en) 2019-05-08
WO2013179767A1 (ja) 2013-12-05
US9230939B2 (en) 2016-01-05
US20150087086A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
CN104364894A (zh) 摄像装置、半导体装置及摄像单元
CN104364898A (zh) 摄像装置的制造方法以及半导体装置的制造方法
CN104380465A (zh) 摄像装置的制造方法以及半导体装置的制造方法
CN104380466A (zh) 摄像装置的制造方法以及半导体装置的制造方法
TWI512932B (zh) 晶片封裝體及其製造方法
US9520322B2 (en) Semiconductor device and method for manufacturing same
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
TWI539538B (zh) 半導體裝置及其製造方法
CN102163559A (zh) 堆叠装置的制造方法及装置晶片处理方法
US9362134B2 (en) Chip package and fabrication method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20200811