TWI378153B - - Google Patents

Download PDF

Info

Publication number
TWI378153B
TWI378153B TW094136551A TW94136551A TWI378153B TW I378153 B TWI378153 B TW I378153B TW 094136551 A TW094136551 A TW 094136551A TW 94136551 A TW94136551 A TW 94136551A TW I378153 B TWI378153 B TW I378153B
Authority
TW
Taiwan
Prior art keywords
metal
plasma
film forming
concave portion
film
Prior art date
Application number
TW094136551A
Other languages
English (en)
Other versions
TW200622029A (en
Inventor
Kenji Suzuki
Taro Ikeda
Tatsuo Hatano
Yasushi Mizusawa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200622029A publication Critical patent/TW200622029A/zh
Application granted granted Critical
Publication of TWI378153B publication Critical patent/TWI378153B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/06—Surface treatment of glass, not in the form of fibres or filaments, by coating with metals
    • C03C17/09—Surface treatment of glass, not in the form of fibres or filaments, by coating with metals by deposition from the vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/15—Deposition methods from the vapour phase
    • C03C2218/152—Deposition methods from the vapour phase by cvd
    • C03C2218/153—Deposition methods from the vapour phase by cvd by plasma-enhanced cvd
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C03C2218/33—Partly or completely removing a coating by etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1378153 / t (1) 九、發明說明 【發明所屬之技術領域】 本發明係有關利用電漿濺渡在開口於半導體晶圓等的 被處理體表面的凹部中埋置金屬的技術之改良。 【先前技術】 通常，在製造半導體裝置時，係在半導體晶圓重複成 膜處理或圖案餓刻（Pattern etching)處理等之各種處理 來製造企望之裝置（Device)。由於半導體裝置要求更高 度積體化與高度微細化，線寬與孔徑正逐漸微細化。因爲 微細化各種尺寸會發生減小配線材料與埋置材料的電阻之 必要，因此有使用電阻非常小而廉價的銅做爲配線材料與 埋置材料的趨勢（特開2000 — 77365號公報照）。要使用 銅做爲配線材料與埋置材料時，考慮到其密接性等通常使 用金屬鉅膜或氮化鉬膜等做爲其下面的阻障層（barrier layer) 。 要在槽與孔等的凹部埋入銅時，首先，須在電漿濺鍍 裝置內，包含整個凹部裡內的全部晶圓表面形成由銅膜所 構成之薄的種子膜（Seed film )。然後，在整個晶圓表施 加鍍銅處理，並在整體凹部內埋置銅。然後，在晶圓表面 的多餘銅薄膜，被CMP (化學機械硏磨，chemical mechanical polishing)處理等的硏磨處理去除。 茲參照圖8說明上述的先前埋置方法。在半導體晶圓S 上形成有許多凹部2，該等凹部2係開口於晶圓表面，亦即 (2) (2)1378153 • t 晶圓上面。凹部2爲貫穿孔（Via hole)，通孔或槽（槽溝或 雙鑲嵌（Dual damascene)構造）等。由設計規則（rule )的細微化，凹部2的深寬比（Aspect ratio )非常大（例 如3至4左右），另外凹部2的寬或內徑小到例如1 2 0 nm左 右。 晶圓表面與凹部2內面的全部領域，被電漿濺鍍裝置 事先大致均勻地形成有氮化鉅（TaN )膜與鉬膜的積層構 造所構成的阻障層4 (圖8A參照）。形成種子膜6時，爲 有效進行銅離子的引入，在半導體晶圓側施加高頻電壓的 偏壓電力。然後，藉由3元系鍍銅處理在晶圓表面形成由 銅膜構成的金屬膜8，將銅埋入凹部2內。然後，硏削去除 晶圓表面的多餘金屬膜8，種子膜6以及阻障層4。 利用電漿濺鍍裝置進行成膜時，如上所述，可以藉由 在半導體晶圓側施加偏壓電力以促進金屬離子的引入並增 加成膜速度。若過度增強偏壓電力，則由於爲產生電漿而 導入處理容器內的惰性氣體，例如氬氣的離子，晶圓表面 被濺鍍而堆積的金屬膜會被削除，因此，偏壓電力不可以 太大。 如圖8 (B)所示，要形成由銅膜所構成的種子膜（ Seed film) 6時，凹部2的側壁下部的區域B1部分非常不 容易附著種子膜。因此，如果在區域B 1長時間持續進行成 膜處理直到形成十足厚度的種子膜6時，在凹部2的上端開 口部的種子膜6會產生突懸（Overhang)部分10而使開口 面積變狹窄。即使在此狀態下進行鍍膜處理，有時凹部2 -6 - (3) 1378153
• I 不能完全埋入而發生空隙（void) 11。 爲防止空隙1 1之發生，非進行需要多種添加劑等操作 非常煩雜的所謂三元系又稱三進制系統鍍膜處理不可。另 外，若進行三元系鍍膜處理時，晶圓上面的金屬膜8的厚 度H1會變得很大。因此，後續的硏削處理費時。 【發明內容】 φ 本發明著眼於上述的問題點，並爲有效解決該問題而 創。本發明之目的在提供一種技術，使不致發生空隙等之 缺點而以金屬埋入開口於被埋體表面的凹部。 本發明的另一目的在減輕埋入後應實施之鍍膜處理之 負擔。 本發明的又一目的在減輕埋入及/或鍍膜處理後應實 * 施之表面硏磨處理之負擔。 利用本發明的第1形態，在成膜方法中具有： # 將具有表面，與開口於該表面的凹部的被處理體載置 於配置在真空處理容器內的載置台之工程； _ 在上述真空處理器內產生電漿，並利用上述電漿濺鍍 配置於上述真空處理容器內的金屬靶以產生金屬離子的工 程；以及 對上述載置台施加偏壓電力俾將上述金屬離子引入上 述凹部內而堆積於上述凹部，藉此將金屬埋入上述凹部的 工程： 上述偏壓電力之大小爲在上述被處理體的上述表面 (4) (4)1378153 使由上述金屬離子的引入所產生的金屬堆積的堆積率與由 上述電漿所產生濺鍍蝕刻的蝕刻率大致上呈均衡者。 將金屬埋入上述凹部後，即可進行鍍膜處理。另外， 上述鍍膜處理後，可以進行硏磨表面以平坦化之硏磨處理 〇 上述凹部的寬或徑可以設成小於/等於1 00nm，深寬比 可以設成大於/等於3。 上述金屬可以爲銅’銘，鶴之中的任一種。 本發明另具備： 將具有表面，與開口於該表面的凹部的被處理體載體 於配置在真空處理器內的載置台的工程； 第1成膜工程，包含：在上述真空處理器內產生電漿 ，並利用上述電漿濺鏟配置於上述真空處理容器內的金屬 靶以產生金屬離子的工程；以及對上述載置台施加偏壓電 力俾使上述金屬離子引入上述凹部內而堆積於上述凹部， 藉此將金屬埋入上述凹部的工程；以及 第2成膜工程，在上述真空處理容器內產生電漿，並 利用上述電漿濺鍍配置於上述真空處理容器內的金屬靶以 產生金屬離子的工程；以及對上述載置台施加偏壓電力俾 將上述金屬離子引入上述凹部內而堆積於上述凹部，藉此 將金屬埋入上述凹部的工程； 上述第1成膜工程與第2成膜工程被交互重複多次； 上述第1成膜工程中的上述偏壓電力之大小爲，在上 述被處理體之表面，使由上述金屬離子的引入所產生的金 -8- (5) 1378153 屬堆積的堆積率遠高於由上述電漿所產生的濺鍍蝕刻的蝕 刻率； 上述第2成膜工程中的上述偏壓電力之大小爲，在上 述被處理體之表面’使由上述金屬離子的引入所產生的金 屬堆積的堆積率與由上述電漿所產生的濺鍍蝕刻的蝕刻率 大致上呈均衡者。 重複的成膜工程最好在上述第1成膜工程中結束。 φ 也可以在重複進行數次上述第1及第2成膜工程後，進 行鍍膜處理。另外，也可以在上述鍍膜處理後，進行硏磨 表面使其平坦的硏磨處理》 在一實施形態中，上述被處理體是用於結合多個1C晶 片的中介層（Interposer)的基板。 也可以利用埋入上述被處理體的凹部之金屬膜形成感 ' 應線圏^ 上述金屬是銅、鋁、鉅之中任一種所構成。 # 依據本發明的第2形態，其具備： 可抽成真空的處理容器； 用於載置具有表面與開口於該面之凹部的被處理體的 載置台； 向上述處理容器內導入特定氣體之氣體導入手段； 使上述處理容器內產生電漿之電漿產生裝置； 設置於上述處理容器內藉由上述電漿應必離子化之金 屬靶； 用於對上述載置台供應特定的偏壓電力之偏壓電源； -9- (6) (6)1378153 以及 用於控制上述偏壓電源之偏壓電源控制部；其特徵 爲. 上述偏壓電源控制部將上述偏壓電源所輸出之偏壓電 力之大小控制成爲，在上述被處理體之上述表面，使由上 述金屬離子的引入所產生之金屬堆積的堆積率與由上述電 漿所產生的濺鍍蝕刻的蝕刻率大致上呈均衡。 本發明爲電漿成膜裝置；其特徵爲另具備： 可抽成真空的處理容器； 用於載置具有表面與開口於該表面之凹部的被處理體 的載置台； 向上述處理容器內導入特定氣體之氣體導入手段； 使上述處理容器內產生電漿之電漿產生裝置； 設置於上述處理容器內藉由上述電漿應被離子化之金 屬靶； 用於對上述載置台供應特定的偏壓電力之偏壓電源； 用於控制上述偏壓電源之偏壓電源控制部；以及 裝置控制部，用於控制整體裝置以執行以下工程：將 導入上述處理容器內之氣體電漿化，並利用該電漿離子化 上述金屬靶以形成金屬離子之工程；以及施加偏壓電壓俾 使由上述金屬離子之引入所產生之金屬堆積的堆積率與由 上述電漿所產生之濺鍍蝕刻的蝕刻率略呈均衡之狀態下在 上述凹部堆積金屬膜以埋入之工程。 利用本發明藉由調整施加於載置台的偏壓電力並調整 -10- (7) (7)1378153 由金屬離子之引入而產生的金屬膜的堆積率與由電漿所產 生之濺鍍蝕刻的蝕刻率之關係，可以更有埋置被處理體的 凹部》 【實施方式】 以下要根據附圖詳細說明本發明有關的成膜方法與成 膜裝置的實施形態。 圖1爲表示本發明的電漿成膜裝置之一例的剖面圖。 在此以 ICP(感應親合電獎（Inductively coupled Plasma ))型電漿濺鍍裝置做爲電漿成膜裝置之例說明。如圖所 示，成膜裝置12具有以例如鋁等形成圓筒狀的處理容器14 。處理容器14被接地。處理容器14的底部16設有排氣口 18 。排氣口 18透過節流閥（Throttle valve) 66與真空泵68連 接。 在處理容器14內設有由例如鋁等所構成的圓板狀的載 置台20。載置台20上面設有用於吸附被處理體之半導體晶 圓S以保持之靜電夾頭22。靜電夾頭22爲吸附晶圓S而施加 有直流電壓。載置台2 0係藉由其中央部向下方延伸的支柱 24所支撐。支柱24貫穿處理容器14底部16而連接到未圖示 之升降機構。因此，藉由操作升降機構，可以升降載置台 20 « 可伸縮的金屬伸縮囊26圍繞著支柱24。金屬伸縮囊26 上端氣密地接合於載置台20下面，金屬伸縮囊26下端氣密 地接合於底部16上面。金屬伸縮囊26 —邊保持處理容器Μ -11 - (8) 1378153 內的氣密性，一邊容許載置台20的升降移動。載置台20形 成有用於流通冷卻晶圓S的冷媒之冷媒循環路28。冷媒係 經由支柱24內未圖示的流路供應到冷媒循環路28，而由冷 媒循環路28排出。由容器底部16向上竪立著多支，例如3 支（圖1中僅各標示2支）的支撐銷30。與各支撐銷3 0相對 應，在載置台20形成銷插通孔32。 若降下載置台20，則支撐銷30上端部即貫通銷插通孔 φ 3 2而由載置台20突懸，而在狀態下，侵入處理容器14內的 未圖示之搬送臂與支撐銷30之間會進行晶圓S的交接。在 處理容器14側壁的下部設有開放時容許上述搬送臂之侵入 的閘閥（gate valve ) 34。爲對載置台20施加特定之偏壓 電力，在靜電夾頭22藉由配線36連接有由可產生例如 ' 13.5 6 MHz高頻的高頻電源所構成的偏壓電源38。偏壓電 ' 源38所輸出之偏壓電力係由例如微電腦所構成的偏壓電源 控制部40所控制。 φ 處理容器14的頂蓬開口部透過0形環等之密封構件44 氣密地裝設有例如由氮化鋁等電介質所形成的高頻穿透性 的穿透板42。穿透板42上面設有用於在處理容器14內的處 理空間52中產生電漿氣體例如氬氣的電漿之電漿產生裝置 46。電漿產生裝置46具備：設置於穿透板42上方的電感線 圏部4 8，以及連接到該線圏4 8用於產生電漿之例如 13.56MHz的高頻電源50。 穿透板42的正下方設有由例如鋁所形成的擋板（ Baffle plate) 54，用於透過穿透板42擴散被導入處理容器 -12- (9) (9)1378153 14內之高頻。在擋板54下方設有向上方縮徑的環狀的金屬 靶56宛如包圍處理空間52上部。金屬靶56的內周面呈現圓 錐台的錐面形狀。金屬靶56連接有可變直流電源58。金屬 靶5 6也可以使用例如金屬鉅或銅等金屬。金屬靶5 6係被氬 離子所濺鍍，藉此，由金屬靶5 6射出金屬原子或金屬原子 團’該等在通過電漿中時被離子化而成爲金屬離子。 另外在該金屬靶56下方設有由例如鋁所構成的圓筒狀 保護蓋60宛如包圍處理空間52。保護蓋60被接地，而且其 下部彎曲到內側並延伸到載置台2 0的側部附近。在處理容 器14底部設有氣體導入口 62以將處理用氣體導入處理器14 內部。由氣體導入口 62藉由氣體流量控制器與閥等所構成 的氣體控制部64供應電漿氣體，例如氬氣。 電漿成膜裝置1 2之各種功能要件，具體地說，如偏壓 電源控制部40，高頻電源50，可變直流電源58，氣體控制 部64，節流閥66以及真空泵等係被連接到例如由電腦所構 成的裝置控制部1 00 »裝置控制部1 00控制該等功能要件並 使成膜裝置12執行以下的處理。 首先在藉使真空泵68之操作使抽成真空的處理容器14 內，透過氣體控制部64流通氬氣，並控制節流閥66將處理 容器14內部保持於特定的真空度。然後，透過可變直流電 源58對金屬靶56施加DC電力，再透過高頻電源50對感應 線圈部48施外高頻電力。 另外，裝置控制部1〇〇也對偏壓電源控制部40發出指 令，以對載置台20施加特定的偏壓電力。此時，由於施加 -13- (10) (10)1378153 於金屬靶56與感應線圈部48的電力，氬氣會被電漿化。電 漿中的氬離子撞擊金屬靶56而金屬靶56被濺鍍。因此由金 屬靶56釋出的金屬原子與金屬原子團在通過電漿中時，被 離子化而成爲金屬離子。金屬離子被吸引到施加過偏壓電 力之載置台20而堆積於載置台20上的晶圓S。 此外，若對載置台20施加更大的偏壓時，則不但金屬 離子而且電漿中的氬離子也被吸引到載置台20側而同時發 生金屬的堆積與濺鍍餽刻。 裝置控制部1〇〇藉由被構築成可以依照特定之處理程 式控制各功能要件以進行金屬膜的形成，同時執行儲存於 裝置控制部1〇 〇中附屬的記憶媒體（例如硬碟驅動器， HDD )的控制程式，而控制成膜裝置12的各功能要件。此 種程式也可以儲存於軟磁碟（FD)，光碟（CD)，或快 閃記憶體等之記億媒體，此時，裝置控制部1 00係藉由執 行由此種記憶媒體所讀出的程式未控制成膜裝置12的各功 能要件》 其次，要說明利用電漿成膜裝置12所進行的本發明的 成膜方法。 [第1實施形態] 圖2爲表示濺鍍蝕刻的角度依存性之圖表；圖3爲表示 在偏壓電力與晶圓表面上的成膜速度之圖表；圖4爲表示 第1實施形態的各工程之圖。本發明方法的第1實施形態的 特徵係在利用電漿濺鍍進行成膜時，藉將偏壓電力控制於 - 14 - (11) (11)1378153 適當的強度，即可實現因金屬離子的引入而產生的金屬膜 的堆積速度，以及由來自電漿氣體的離子（例如氬離子） 產生的濺鍍蝕刻的蝕刻速度大致上呈均衡的狀態。因此， 對凹部埋入金屬主要是藉由在凹部側壁堆積金屬膜來實現 具體地說，偏壓電力係在與環狀之金屬靶56之虛擬中 心軸線正交且位於與凹的入口開口相同高度的平面之「晶 圓表面（被處理體表面）」，被設定成金屬膜的堆積速度 與濺鍍鈾刻速度略呈均衡。另外，請注意在本說明書中， 「晶圓表面」一詞係當成意指晶圓的成膜對象面中，除了 凹部內面（凹部側面與底面）的部分。 針對這一點，要更詳細說明。首先，不考慮金屬膜的 堆積，僅檢討濺鍍蝕刻的蝕刻速度。濺鍍面（被濺鍍之面 )的角度與蝕刻速度的關係如圖2的圖表所示。在此，所 謂濺鑛面的角度係指濺鍍面的法線爲了削除該濺鍍面而與 射入該面之離子（具體地說是氬氣）的入射方向所形成的 角度。例如，在晶圓表面與凹部底面的濺鍍面的角度爲〇 度，而在凹部側面的濺鍍面的角度爲90度。 由該表格可知，在晶圓表面（濺鍍面的角度=〇度）已 進行某種程度的濺鏟蝕刻，而在凹部側面（濺鍍面的角度 =90度）則幾乎未進行濺鍍蝕刻，另外，在凹部的開口端 緣（濺鍍面的角度=40至80度），則被濺鍍得相當嚴重。 圖3表示對圖3所示之ICP型濺鍍裝置所構成的電漿成 膜裝置上，載置有晶圓S的載置台20所施加的偏壓電力， -15- (12) (12)1378153 以及對晶圓表面（濺鍍面的角度=0度）的金屬之成膜速度 (亦即，膜成長速度以至於膜厚增加速度）之關係。在電 漿產生用高頻電力一定，而偏壓電力不怎麼大時，由於金 屬離子的引入所導致的堆積之控制而獲致高的成膜速度， 但是一旦偏壓電力變大時，則由來自被偏壓電力加速之電 漿氣體之離子的濺鍍效果增大，結果，一度堆積的金屬膜 即被濺鍍蝕刻所去除。該蝕刻效果在偏壓電力越大時越大 〇 因此，在金屬膜的堆積速度（意指假定未發生蝕刻時 的堆積速度）與蝕刻速度相同時，堆積與蝕刻相抵而在晶 圓表面的成膜速度，亦即膜厚增加速度成爲「零」。請參 照圖3之圖表的點XI (偏壓電力：35 0W)。此外，圖3的 表格僅表示偏壓電力與成膜速度之一個例子而已，當然在 成膜裝置或成膜時間變化時，表格中的數値也會變動。 先前，在利用此種濺鍍裝置進行成膜時，通常不將偏 壓電力設得太大（參照圖3的區域A1)，即可獲得高的成 膜速度。相對地，本發明方法是將偏壓電力設定成金屬堆 積速度與濺鍍蝕刻速度大致上呈均衡狀態（相當於圖3的 區域A2 )。在此，所謂「大致上均衡」不但包含晶圓表 面的成膜速度爲「零」的情形，而且包含縱使比圖3的區 域A1的成膜速度高也以3/10左右爲止的低成膜速度來形成 的情形。 了解了上述本發明方法的基本原理後，以下具體地說 明本發明之方法。 -16- (13) (13)1378153 首先，在載置台20降下到下方的狀態下，藉由處理容 器14的閘極34將晶圓S搬進處理容器14內，使該晶圓S支撐 於支撐銷30上。然後，將載置台20上升時，支撐銷30上的 晶圓S即被支撐於載置台20上面。晶圓S藉由靜電夾頭22的 靜電吸附力被吸附於載置台20上面。 另外，搬進處理容器14內的晶圓S形成有開口於晶圓 表面的貫穿孔（Via hole )，通孔及/或槽似的凹部2 (參 照圖8)。此外，在晶圓表面與凹部2內面利用與圖1所示 的裝置相同的構造之另一電漿成膜裝置，以利用金屬鉬爲 靶的濺鍍工程，事先形成有由TaN/TA膜等的積層構造的 阻障層4(參照圖4(A))。凹部2的寬（槽的情形）或 徑（孔的情形）是非常小到數百nm以下，最大的深寬比 達到5倍左右。 然後，開始成膜處理。在此係利用銅做爲金屬靶56。 將處理容器I4內抽成真空到特定壓力後，在電漿產生源46 的感應線圈48施加高頻電壓，且利用偏壓電源38對載置台 2〇的靜電夾頭22施加特定的偏壓電力。然後，由氣體導入 口 62對處理容器14內供應電漿氣體，例如氬氣。 在成膜工程中，將偏壓電力設定於圖3中的區域A2內 °例如’爲將晶圓表面的成膜速度大致上設成「零」，將 偏壓電力設定於比圖3中的點XI，或XI稍低的區域A3相對 應的値，以進行金屬膜（銅膜）的成膜。偏壓電力的具體 數値爲3 20至35 0W。由氣體導入口 62僅供應氬氣。如此一 來’如圖4(B)所示，晶圓表面幾乎沒有金屬膜的堆積， -17- (14) (14)1378153 而凹部2的側面與底面大致上均勻地堆積由銅膜所形成的 金屬膜6。 若在保持上述偏壓電力之狀態下繼續進行成膜處理， 則如圖4(C)至圖4(F)所示，除了在晶圓表面實質上 不生長金屬膜，或保持以非常低的成膜速度生長金屬膜6 之狀態之外’在凹部2側面，金屬膜6保持其膜厚之均勻性 慢慢生長，同時，金屬膜6也由凹部2底部慢慢生長，因此 ，不至於發生空隙，凹部2漸漸被金屬埋入。 其理由可以說明如下。亦即，由於將偏壓電力設定如 上述’在與金屬離子的引入方向正交的晶圓表面，金屬堆 積速度與濺鑛蝕刻速度大致上爲均衡狀態，結果，金屬膜 的成膜速度大致上成爲「零」，或非常小。另外，若凹部 2的寬或徑非常小到數百nm以下時，在凹部2底部因濺鍍 而飛散的飛散金屬70會附著於凹部2的底部側面。因此， 在先前方法中不容易附著金屬膜的凹部2底部側面可以附 著金屬膜6而將凹部2側面的膜厚均勻化於深度的方向。 另外，附著於凹部2內的底部側面的金屬膜6會朝向凹 部2的中央部伸出，因此，底部也逐漸堆金屬膜6，因此由 底部側也逐漸埋入凹部2內。此外，在凹部2的開口部不會 發生突懸部分8 (參照圖8)之理由也是因爲堆積與蝕刻互 相抵消所致。 如上所述使金屬堆積速度與濺鍍蝕刻速度大致上均衡 的成膜處理中，重要的一點是從金屬靶濺鍍的金屬在通過 電漿中時幾乎全部（大於/等於95% )，較佳爲大於/等於 -18- (15) (15)1378153 99% )被離子化成金屬離子，而在到達晶圓S的時點，實 質上變成不含有中性金屬原子。爲達到此目標，只要將施 加於電漿產生裝置46的感應線圈部48的高頻電力調高即可 (5000 至 6000W )。 如果成膜種含有中性金屬原子，則即使可以將晶圓表 面上的成膜速度設定爲零，在凹部2底部的蝕刻速度變成 高於金屬堆積速度，結果襯底膜之阻障層4受到損傷，所 以並不理想。此時蝕刻之所以成爲優勢是因爲中性金屬原 子雖然可以到達晶圓表面而有助於堆積，但是中性金屬原 子因爲垂直性低而無法到達凹部2底部，在凹部2底部，可 產生濺鍍的離子（氬離子）量多於金屬原子的量所致。此 外，在此，爲了簡化說明，假定由一個電漿電子飛出一個 被成膜的金屬原子（或金屬離子）（被蝕刻）》 另外，在本發明的成膜方法中，由於使金屬膜堆積於 凹部2側面，金屬離子對晶圓的垂直性以稍低爲理想。因 此，將處理容器14內的壓力保持比先前的成膜方法高而成 低真空狀態（1至lOOmTorr，較佳爲3至lOmTorr)，以縮 短金屬離子的平均自由行程。藉此，可以增加金屬離子撞 擊電漿離子的次數，並降低對晶圓的垂直性》 針對此點，要參照圖5加以說明。圖5爲表示金屬離子 對偏壓電力與處理電壓的垂直性的表格。在圖5中，以A 、8與（：所表示的各橢圓表示在晶圓表面每一單位面積中 所堆積的金屬離子的量與該入射角的關係。亦即，由頂點 0對各橢圓劃直線時，由原點Ο到其交點之長度爲金屬離 -19- (16) (16)1378153 子量，與X軸形成的角度爲入射角。 但是，請注意在此是設金屬離子對晶圓表面射入時之 入射角爲〇度。在此是以例如橢圓A是，以與圖3的區域A1 相對應的偏壓條件成膜之情形相對應；橢圓B是，以處理 壓力爲低真空且與區域XI相對應的偏壓條件成膜之情形 相對應：橢圓C是，以處理壓力爲高真空（小於/等於 0.5mT〇rr )且與區域XI相對應的偏壓條件成膜之情形相對 應。此外，直線L 1，L2如圖5下部所附記，爲表示以可到 達凹部2底部的金屬離子的入射角的最大値之臨界角0射 入晶圓的金屬離子。 在圖5中，以比臨界角0爲小的角度入射晶圓S的金屬 離子也堆積於凹部的側面與底面。雖然以比臨界角0大的 角度射入晶圓S的金屬離子僅堆積於凹部的側面，但是入 射角越大，會由凹部側面上側越優先堆積。因此，爲了在 凹部側面整體很有效成膜，與其利用具有橢圓（所示的垂 直性的金屬離子成膜，不如利用具有橢圓A所示的垂直性 的金屬離子成膜爲宜，而以利用具有橢圓B所示的垂直性 的金屬離子成膜更爲理想。其原因是，以臨界角0附近的 入射角射入晶圓S的金屬離子越多越好。 偏壓電力不宜設定過大’以免由TaN/TA膜所形成的 阻障層4因爲電漿中的離子的濺鍍而受到傷害。 裝塡有銅的金屬靶的電漿成膜裝置12宜經由可以抽成 真空的轉送室（Transfer chamber)連結到裝設有鉅金屬 靶的另一電漿成膜裝置（阻障層成膜用裝置）。如此一來 -20- (17) (17)1378153 ，在阻障層4的成膜後，不致將半導體晶圓S曝露於大氣中 ，即可搬入電漿成膜裝置12。 再參照圖4，銅的堆積繼續進行時，如圖4(F)所示 ，埋置於凹部2的銅（金屬膜6)上面之中央部僅留凹陷72 之狀態下，由銅埋塡凹部2內的大致全域。 其次，由電漿成膜裝置12取出晶圓S。然後，在成膜 處理後的晶圓S施以鍍膜處理，並如圖4 ( G )所示，在晶 圓S上面整體形成與金屬膜6相同金屬構成的金屬膜74 (此 時爲銅膜），俾完全埋沒凹陷72 »凹陷72遠比圖8的先前 例中做爲鍍膜處理的埋塡對象的凹部2爲淺，所以不必進 行如3元系鍍膜那種特別的鍍膜處理，可以利用簡單的鍍 膜處理，例如使用添加劑之種類少的2元系鍍膜處理進行 埋塡。 另外，如圖4 ( G )所示，由於利用鍍膜處理所形成 之金屬膜74之厚度Η2遠比圖8 ( C )所示金屬膜8的厚度Η1 爲薄，因此，可以簡單而短時間進行去除多餘的薄膜之硏 磨處理。 [第2實施形態] 上述第1實施形態對凹部2的寬（槽的情形）或徑（孔 的情形）的尺寸爲數百nm以下很細微的情形有效。但是 ，當凹部的寬或徑遠比它大時，例如，20至100 μιη左右時 ，可以藉由組合利用上述第1實施形態的成膜條件的成膜 與利用其他成膜條件的成膜法，有效地在凹部內埋置金屬 -21 - (18) (18)1378153 °以下’說明本發明方法的第2實施形態。圖6係用於說明 本發明方法的第2實施形態之各工程的部分擴大剖面圖， 圖7爲用於說明以本發明方法的第2實施形態所處理的被處 理體之用途的說明圖。 如圖7所示，被處理體S2係由例如矽基板等的半導體 晶圓’或聚醯亞胺樹脂等之高分子樹脂所形成。被處理體 S2是例如在重疊接合IC晶片80彼此時介設於晶片間以謀求 兩1C晶片80間的導通等的中介層84的基板。被處理體S2上 形成有寬、徑俱大的多個凹部82，在該凹部82埋置銅等。 該凹部82的深寬比爲例如大於/等於5。結束圖6所示之一 連串處理後，在凹部82的底部側，被處理體S2被切斷而呈 圖7所示之狀態。此外，在圖6中，省略了阻障層的記載。 凹部82由於比第1實施形態之凹部2寬度與徑大得多， 因此，以成膜速度小的第1實施形態的處理條件塡埋凹部 82需要長久時間而不實用。因此，在第2實施形態中，爲 形成金屬膜，例如銅膜於凹部82的側面的內面做爲密封膜 ，而將上述第1實施形態所用之處理條件（偏壓電力）， 以及先前方法的處理條件（偏壓電力）組合起來。 如圖6(A)所示，首先，在此利用先前的電漿濺鍍 的成膜方法相同的處理條件做爲第1成膜工程，而形成金 屬膜6A做爲密封膜。此時，偏壓電力係設定於與圖3中的 區域A1相對應的値。亦即，在被處理體表面將偏壓電力 設定成金屬堆積速度遠大於濺鍍蝕刻速度。此時，如早先 參照圖8(B)所說明，在凹部82底面會堆積金屬膜6A， -22- (19) (19)1378153 但是在凹部82側面下部之區域B1幾乎不附著金屬膜。 經特定時間進行第1成膜工程後，接著如圖6(B)所 示，進行第2成膜工程。在該第2成膜工程中，係使用與早 先之第1實施形態相同的處理條件（偏壓電力）。亦即， 在該第2成膜工程中，偏壓電力係被設定與圖3中的區域 A2內，例如區域A3或點XI相對應的値，換言之，係在被 處理體表面將偏壓電力設定成金屬堆積速度與濺鍍蝕刻速 度大致成均衡狀態。 因此，如先前參照圖4所說明，在凹部82內面堆積由 銅膜所形成的金屬膜6B做爲密封膜。此時，以先前的第1 成膜工程堆積於凹部82內底部的金屬膜6A被電漿的離子 撞擊而飛散，而該飛散金屬7 0會附著於其側方的區域B1而 堆積。因此，藉由進行此第2成膜工程，在凹部82內的側 面整體堆積稀薄的金屬膜6A，B。因爲分別利用1次第1與 第2成膜工程形成於凹部82內側面的金屬膜6A，6B是非常 薄，因此爲增加該膜厚，而交互重複數次上述之第1與第2 成膜工程（圖6(C)與圖6(D))。在圖示例中，係進 行3次第1成膜工程與2次第2成膜工程，惟各成膜工程的次 數並不備限於此次數，而是可以考慮生產量（Throughput )來決定。 第2成膜工程係將凹部82底面上的金屬膜利用濺鍍撞 擊使其分散，因此，在第2成膜工程之後，在凹部82底面 上可能幾乎不呈現堆積金屬膜的狀態。因此，交互重複實 施的成膜工程係如圖6 ( E )所示，在第1工程就結束。 -23- (20) (20)1378153 完成了電漿濺鍍的成膜處理後，接著如圖6(F)所示 ’進行鍍膜處理，在凹部82內埋置銅膜等金屬膜8。此外 ，在圖6 ( E )中凹部82的開口部看似狹窄，但是，實際上 開口尺寸遠較形成於凹部82內面的金屬膜的厚度爲大，所 以要利用鍍膜埋塡凹部82時，絕不發生空隙。 完成了埋置凹部82的被處理體S2的上面之無用金屬膜 被利用硏磨削除。然後，在包含凹部82底面的剖面，切斷 被處理體S2。如此一來即可形成圖7所示之中介層（ Interposer) Μ。另外，也可以在中介層84表面形成配線 用槽，並利用上述成膜方法在槽中埋入金屬。 被處理體S2並不限定於中介層84用之基板上。例如， 也可以在被處理體上面形成螺旋狀的槽（凹部），並利用 上述第1實施形態或第2實施形態之成膜方法，將金屬埋置 於上述槽中以形成感應線圈。 另外’上述各實施形態中的各數値只不過是一個例子 ，當然不侷於各數値。此外，上述實施形態中的埋置材料 是銅，但是也不限於銅，例如，也可以使用鋁、鎢、銻、 釕、鉅等其他金屬做爲埋置材料。 此外’各高頻電源的頻率也不限定於13.5 6 MHz者， 也可以使用其他頻率，例如27.0MHz»再者，電漿用惰性 氣體也不限定於氬氣，也可以使用其他惰性氣體，例如氦 氣或氖氣等。又被處理體並不侷限於半導體晶圓，也可以 爲LCD基板、玻璃基板等。 -24- (21) (21)1378153 【圖式簡單說明】 圖1爲表示本發明的一實施形態之電漿成膜裝置的構 造的剖面圖。 圖2爲表示濺鍍蝕刻的角度依存性的圖表。 圖3爲表示偏壓電力與晶圓表面的成膜速度之關係圖 〇 圖4爲用於說明本發明方法的第1實施形態的一連串工 程的被處理體的部分擴大剖面圖。 圖5爲表示分別與不同偏壓電力與處理壓力相對應的 金屬離子的垂直性的圖表。 圖6爲用於說明本發明方法的第2實施形態之一連串工 程的被處理體的部分擴大剖面圖。 圖7爲用於說明本發明方法的第2實施形態所製作之被 處理體之用途的說明圖。 圖8爲表示半導體晶圓的凹部的先前的埋置工程的圖 【主要元件符號說明】 2 :凹部 4 :阻障層 6 :金屬膜（密封膜） 8 :金屬膜 12 :電漿成膜裝置 14 :處理容器 -25- (22) 1378153 16 :底部 1 8 :排氣口 20 :載置台 22 :靜電夾頭 24 :支柱 2 6 :金屬伸縮囊 28 :冷媒循環路
3 2 :銷插通孔 3 4 :閘極 3 6 :配線 3 8 :偏壓電源 ' 40 :偏壓電源控制部 ' 42 :穿透板 44 :密封構件 • 46:電漿產生裝置 4 8 :感應線圈部 5 0 :高頻電源 5 2 :處理空間 54 :擋板 5 6 :金屬靶 5 8 :可變直流電源 60 :保護蓋 62 :氣體噴嘴（氣體導入手段） -26- (23) 1378153 64 :氣體控制部 66 :節流閥 6 8 :真空泵 70 :飛散金屬 72 :凹陷 74 :金屬膜 8 0 : IC晶片 φ 82 :凹部 84 :中介層 100 :裝置控制部 6A :金屬膜 6B :金屬膜 S :半導體晶圓（被處理體） ' S2 :被處理體 • -27

Claims (1)

1378153 (1) 十、申請專利範圍 1. 一種成膜方法，其特徵爲具備： 將具有表面，與開口於該表面的凹部的被處理體，載 置於配置在真空處理容器內的載置台上之工程； 在上述真空處理容器內產生電漿，利用上述電漿濺鍍 配置於上述真空處理容器內的金屬靶以產生金屬離子的工 程；以及
對上述載置台施加偏壓電力俾將上述金屬離子引入上 述凹部內而堆積於上述凹部，藉此將金屬埋入上述凹部的 工程； 上述偏壓電力之大小爲，在上述被處理體的上述表 面，使由上述金屬離子的引入所產生的金屬堆積的堆積率 與由上述電漿所產生濺鍍蝕刻的蝕刻率大致上呈均衡者。 2. 如申請專利範圍第1項之成膜方法，其中將金屬 埋入上述凹部後，進行鍍膜處理。
3. 如申請專利範圍第2項之成膜方法，其中上述鍍 膜處理後，進行硏磨表面使其平坦的硏磨處理。 4. 如申請專利範圍第1項之成膜方法，其中上述凹 部的寬度或徑爲小於/等於l〇〇nm，而深寬比（Aspect Ratio )爲大於/等於3。 5. 如申請專利範圍第1項之成膜方法，其中上述金 屬是由銅、鋁、鎢之中的任一種所構成。 6. —種成膜方法，其特徵爲具備： 將具有表面，與開口於該表面的凹部的被處理體，載 -28- (2) (2)1378153 置於配置在真空處理容器內的載置台上之工程； 第1成膜工程，包含：在上述真空處理容器內產生電 漿，利用上述電漿濺鍍配置於上述真空處理容器內的金屬 靶以產生金屬離子的工程；以及對上述載置台施加偏壓電 力俾將上述金屬離子引入上述凹部內而堆積於上述凹部， 藉此將金屬埋入上述凹部的工程；以及 第2成膜工程，包含：在上述真空處理容器內產生電 漿，利用上述電漿濺鍍配置於上述真空處理容器內的金屬 靶以產生金屬離子的工程；以及對上述載置台施加偏壓電 力俾將上述金屬離子引入上述凹部內而堆積於上述凹部·， 藉此將金屬埋入上述凹部的工程； 上述第1成膜工程與上述第2成膜工程被交互重複多 次； 上述第1成膜工程中的上述偏壓電力之大小爲，在上 述被處理體之上述表面，使由上述金屬離子的引入所產生 的金屬堆積的堆積率，遠高於由上述電漿所產生的濺鍍蝕 刻的蝕刻率者： 上述第2成膜工程中的上述偏壓電力之大小爲，在上 述被處理體之上述表面，使由上述金屬離子的引入所產生 的金屬堆積的堆積率與由上述電漿所產生的濺鍍蝕刻的飩 刻率大致上呈均衡者。 7.如申請專利範圍第6項之成膜方法，其中被重複 的成膜工程係在上述第1成膜工程結束。 8-如申請專利範圍第6項之成膜方法，其中多次重 -29- (3) 1378153 複上述第1與第2成膜工程後，進行鍍膜處理。 9. 如申請專利範圍第8項之成膜方法，其中在上述 鍍膜處理後，進行硏磨表面平坦化的硏磨處理。 10. 如申請專利範圍第6項之成膜方法，其中上述被 處理體，係用於結合1C晶片彼此的中介層（Interposer ) 用之基板。 11. 如申請專利範圍第6項之成膜方法，其中利用埋 φ 入上述被處理體凹部之金屬膜形成感應線圈。 12. 如申請專利範圍第6項之成膜方法，其中上述金 屬是由銅、鋁、鎢之中任一種所構成。 13. —種電漿處理裝置，係具備： 可抽成真空的處理容器； 用於載置具有表面與開口於該表面之凹部的被處理體 ' 的載置台； 向上述處理容器內導入特定氣體之氣體導入手段； φ 使上述處理容器內產生電漿之電漿產生裝置； 設置於上述處理容器內，藉由上述電漿應被離子化之 金屬靶； 用於對上述載置台供應特定的偏壓電力之偏壓電源； 以及 用於控制上述偏壓電源之偏壓電源控制部；其特徵 爲. 上述偏壓電源控制部，係將上述偏壓電源所輸出之偏 壓電力大小控制成爲，在上述被處理體之上述表面，使由 -30- (4) 1378153 上述金屬離子的引入所產生之金屬堆積的堆積率 電漿所產生的濺鍍蝕刻的蝕刻率大致上呈均衡者 14.—種電漿成膜裝置，其特徵爲具備： 可抽成真空的處理容器； 用於載置具有表面與開口於該表面之凹部的 的載置台； 向上述處理容器內導入特定氣體之氣體導入 使上述處理容器內產生電漿之電漿產生裝置 設置於上述處理容器內，藉由上述電漿應被 金屬靶； 用於對上述載置台供應特定的偏壓電力之偏 用於控制上述偏壓電源之偏壓電源控制部； 裝置控制部，用於控制整體裝置以執行以下 導入上述處理容器內之氣體電漿化，利用該電漿 述金屬靶以形成金屬離子之工程；以及施加偏壓 使由上述金屬離子之引入所產生之金屬堆積的堆 上述電漿所產生之濺鍍蝕刻的蝕刻率略呈均衡之 在上述凹部堆積金屬膜以埋入之工程》 與由上述 被處理體 手段； 1 離子化之 壓電源； 以及 工程：將 離子化上 電壓，俾 積率與由 狀態下， -31 - 1378153 • } 七 明 圖説)罩 1 0 (0 第^ 為代 圖# 表元 代之 定圄 指蛊 .•案代 圖本太表： 代 \ly 定一二 S ： 半導體晶圓 42 穿 透 板 12 電 漿 成 膜 裝置 44 密 封 構 件 14 處 理 容 器 46 電 漿 產 生 裝置 16 底 部 48 感 應 線 圏 部 18 排 氣 □ 50 局 頻 電 源 20 載 置 台 52 處 理 空 間 22 靜 電 夾 頭 54 擋 板 24 支 柱 56 金 屬 靶 26 金 屬 伸 縮 囊 58 可 變 直 流 電源 28 冷 媒 循 環 路 60 保 護 蓋 30 支 撐 銷 62 氣 體 導 入 P 32 銷 插 通 孔 64 氣 體 控 制 部 34 閘 閥 66 節 流 閥 36 配 線 68 真 空 栗 3 8 偏 壓 電 源 100 :裝置控制部 40 偏 壓 電 源 控制部 八、本案若有化學式時，請揭示最能顯示發明特徵的化學 式： -4-
TW094136551A 2004-10-19 2005-10-19 Method of depositing film and device for plasma-deposing film TW200622029A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004304922 2004-10-19

Publications (2)

Publication Number Publication Date
TW200622029A TW200622029A (en) 2006-07-01
TWI378153B true TWI378153B (zh) 2012-12-01

Family

ID=36202966

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094136551A TW200622029A (en) 2004-10-19 2005-10-19 Method of depositing film and device for plasma-deposing film

Country Status (5)

Country Link
US (1) US20080200002A1 (zh)
KR (1) KR100904779B1 (zh)
CN (1) CN101044259B (zh)
TW (1) TW200622029A (zh)
WO (1) WO2006043551A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023505B2 (ja) * 2006-02-09 2012-09-12 東京エレクトロン株式会社 成膜方法、プラズマ成膜装置及び記憶媒体
US8340827B2 (en) * 2008-06-20 2012-12-25 Lam Research Corporation Methods for controlling time scale of gas delivery into a processing chamber
KR20100032644A (ko) * 2008-09-18 2010-03-26 삼성전자주식회사 선택적 플라즈마 처리를 이용한 반도체 소자의 금속배선 형성방법
JP5262878B2 (ja) * 2009-03-17 2013-08-14 東京エレクトロン株式会社 載置台構造及びプラズマ成膜装置
JP5347868B2 (ja) * 2009-09-24 2013-11-20 東京エレクトロン株式会社 載置台構造及びプラズマ成膜装置
US8913402B1 (en) * 2010-05-20 2014-12-16 American Semiconductor, Inc. Triple-damascene interposer
JP5392215B2 (ja) * 2010-09-28 2014-01-22 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2012204522A (ja) * 2011-03-24 2012-10-22 Tokyo Electron Ltd 成膜方法およびＣｕ配線の形成方法
US20130288465A1 (en) * 2012-04-26 2013-10-31 Applied Materials, Inc. Methods for filling high aspect ratio features on substrates
JP5969306B2 (ja) 2012-08-08 2016-08-17 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP6117588B2 (ja) 2012-12-12 2017-04-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP6013901B2 (ja) 2012-12-20 2016-10-25 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP6257217B2 (ja) 2013-08-22 2018-01-10 東京エレクトロン株式会社 Ｃｕ配線構造の形成方法
CZ309118B6 (cs) * 2018-09-30 2022-02-09 Univerzita Karlova Způsob výroby membrány s vlákennou strukturou, membrána vyrobená tímto způsobem a její použití
JP7606441B2 (ja) * 2021-11-24 2024-12-25 キヤノントッキ株式会社 成膜装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0328370A (ja) * 1989-06-26 1991-02-06 Fuji Electric Co Ltd マイクロ波プラズマ処理装置
JPH0414831A (ja) * 1990-05-08 1992-01-20 Sony Corp 配線形成方法
US6277249B1 (en) * 2000-01-21 2001-08-21 Applied Materials Inc. Integrated process for copper via filling using a magnetron and target producing highly energetic ions
JP3699625B2 (ja) * 2000-02-08 2005-09-28 株式会社荏原製作所 基材の配線形成方法
US6506289B2 (en) * 2000-08-07 2003-01-14 Symmorphix, Inc. Planar optical devices and methods for their manufacture
US6607977B1 (en) * 2001-03-13 2003-08-19 Novellus Systems, Inc. Method of depositing a diffusion barrier for copper interconnect applications
US7744735B2 (en) * 2001-05-04 2010-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
JP4429605B2 (ja) * 2001-05-04 2010-03-10 東京エレクトロン株式会社 シーケンシャルな堆積及びエッチングを備えたイオン化ｐｖｄ方法及び装置
US6899796B2 (en) * 2003-01-10 2005-05-31 Applied Materials, Inc. Partially filling copper seed layer
JP2004259753A (ja) * 2003-02-24 2004-09-16 Fujitsu Ltd 半導体装置およびその製造方法
JP2006148074A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
JP5023505B2 (ja) * 2006-02-09 2012-09-12 東京エレクトロン株式会社 成膜方法、プラズマ成膜装置及び記憶媒体

Also Published As

Publication number Publication date
TW200622029A (en) 2006-07-01
CN101044259A (zh) 2007-09-26
KR100904779B1 (ko) 2009-06-25
CN101044259B (zh) 2010-07-07
KR20070051944A (ko) 2007-05-18
US20080200002A1 (en) 2008-08-21
WO2006043551A1 (ja) 2006-04-27

Similar Documents

Publication Publication Date Title
KR101025986B1 (ko) 성막 방법, 플라즈마 성막 장치 및 기억 매체
TWI378153B (zh)
TWI430369B (zh) Metal film forming method
JP5392215B2 (ja) 成膜方法及び成膜装置
KR20070026379A (ko) 이온화된 물리적 증착(ｉｐｖｄ) 프로세스
JP2006148075A (ja) 成膜方法及びプラズマ成膜装置
US7790626B2 (en) Plasma sputtering film deposition method and equipment
TW200824041A (en) Method and apparatus of forming film, and recording medium
KR101031677B1 (ko) 성막 방법, 성막 장치 및 기억 매체
JP2004281528A (ja) プラズマ処理方法及びプラズマ処理装置
US9406558B2 (en) Cu wiring fabrication method and storage medium
JP5719212B2 (ja) 成膜方法およびリスパッタ方法、ならびに成膜装置
US10825688B2 (en) Method for etching copper layer
TWI802266B (zh) 蝕刻方法、半導體裝置之製造方法及電漿處理裝置
JP2020122211A (ja) スパッタリング装置及びスパッタリング方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees