TWI430369B - Metal film forming method - Google Patents

Metal film forming method Download PDF

Info

Publication number
TWI430369B
TWI430369B TW095123396A TW95123396A TWI430369B TW I430369 B TWI430369 B TW I430369B TW 095123396 A TW095123396 A TW 095123396A TW 95123396 A TW95123396 A TW 95123396A TW I430369 B TWI430369 B TW I430369B
Authority
TW
Taiwan
Prior art keywords
film
metal
concave portion
plasma
forming
Prior art date
Application number
TW095123396A
Other languages
English (en)
Other versions
TW200715412A (en
Inventor
Taro Ikeda
Yasushi Mizusawa
Tatsuo Hatano
Osamu Yokoyama
Takashi Sakuma
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200715412A publication Critical patent/TW200715412A/zh
Application granted granted Critical
Publication of TWI430369B publication Critical patent/TWI430369B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3471—Introduction of auxiliary energy into the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

金屬膜之成膜方法
本發明係有關在形成於半導體晶圓等被處理體之表面的凹部表面，有效地形成金屬膜的成膜方法及成膜裝置
一般而言，製造半導體裝置時，係在半導體晶圓反覆進行成膜處理或圖案蝕刻處理等各種處理，以製造所期望的裝置。近年來，隨著半導體裝置進一步高積體化及高微細化的需求，線寬度或孔徑也日益微細化。而且，隨著各種尺寸的微細化，必須將電性電阻變得更小，所以就配線材料或埋設材料而言，有使用電性電阻非常小且廉價的銅的傾向(參照日本特開2000－77365號公報)。使用銅作為配線材料或埋設材料時，要考慮其與下層的密接性，一般係使用鉭金屬(Ta)或氮化鉭膜(TaN)等來作為阻障層。
要形成此種阻障層時，於電漿電鍍裝置內，在晶圓表面先形成作為基底層的氮化鉭膜(以下，亦稱為「TaN膜」)或鉭膜(以下，亦稱為「Ta膜」)。繼之，在相同的電漿濺鍍裝置內，再形成鉭膜(基底層為Ta膜時，則改變成膜條件)。依此，形成阻障層。然後，在該阻障層的表面，形成由銅膜所構成之較薄的薄膜，然後，在晶圓表面整體實施銅電鍍處理，使凹部內被埋住。
將挟著絕緣膜而積層之下層的配線層和上層的配線層電性連接時，在下層配線層上形成絕緣層後，於該絕緣層形成導孔或貫穿孔等的連通孔，使下層的配線層露出該連通孔的底部，接著，用上層配線層的材料理住該連通孔，同時將上層配線層沉積形成。在此，如上所述，基於微細化的需求，使線寬度或孔徑變得更小，所以關於上述上下配線層間的連接構造，必須實施將其電性電阻降得更低的加工。就該加工的例子而言，採用以「埋設」連通孔的底部，使之到達下層配線層之厚度方向的預定深度的方式形成，同時縮小用以「埋設」該連通孔之底部的埋設材料與下層配線層的接觸電阻之構造。此種構造被稱為所謂的擊穿(punch through)構造。該構造的製造方法被稱為所謂的擊穿製程(punch through process)。
參照第12A圖至第12C圖及第13A圖至第13E圖，說明擊穿製程的一例。第12A圖至第12C圖係表示將形成於半導體晶圓上之連通孔埋設前的狀態之圖。第12A圖係連通孔被埋設前之半導體晶圓的平面圖，第12B圖係第12A圖之半導體晶圓之A－A線的箭號所指的剖面圖，第12C圖係第12A圖之半導體晶圓的斜視圖。另一方面，第13A圖至第13E圖係用以說明連通孔之埋設步驟的圖。
如第12A圖至第12C圖所示，半導體晶圓W係由例如矽基板所構成。在該矽基板的表面，依序積層有例如銅所構成的下層配線層102、和氧化矽膜等所構成的絕緣層104。接著，在絕緣層104的表面，形成有凹部105。凹部105具有用以形成上層配線層之預定寬度的配線溝，即，溝渠106。又，在溝渠106的底部，部分的形成有貫通絕緣層104而到達下層配線層102的連通孔108。連通孔108係為導孔或貫穿孔。連通孔108的直徑L1非常小，為例如60至200nm左右。溝渠106的寬度L2為例如60至1000nm左右。
要埋設上述連通孔108及溝渠106時，首先，如第13A圖所示，在包含溝渠106內的表面及連通孔108內的表面之晶圓W的表面整體，以提升與基底層之密接性或防止銅朝絕緣層108的擴散或阻止遷移(migration)的發生等為目的，利用例如電漿濺鍍等形成由金屬膜所構成的阻障層110。就阻障層110而言，主要係採用例如氮化鉭膜(TaN)與鉭膜(Ta膜)的兩層構造、或相互以不同的成膜條件而成膜之鉭膜彼此的兩層構造。
繼之，如第13B圖所示，例如實施使用Ar氣體作為非活性氣體的電漿蝕刻，以削刨形成於連通孔108底部的阻障層110。再者，蝕刻作為其基底的下層配線層102，於此形成預定深度的削入凹部112。
如第13C圖所示，例如藉由實施濺鍍，在包含削入凹部112或連通孔108或溝渠106之各內面的整個表面，非常薄地形成電性電鍍的薄膜114。在此，因為例如於後步驟會進行銅電鍍，所以薄膜114可使用銅(Cu)膜。
如第13D圖所示，以薄膜114為起點，實施電性電鍍，將削入凹部112、連通孔108及溝渠106，用上層的配線層116的材料分別加以埋住。該上層配線層116的材料係如上所述可使用例如銅。
接著，以該薄膜114為起點，實施電性電鍍，將削入凹部112、連通孔108及溝渠106，用上層配線層116的材料分別加以埋住。該上層配線層116的材料係如上所述可使用例如銅。
如第13E圖所示，將上面不需要的金屬材料利用研磨處理等加以削刨，而形成與下層配線層102電性連接的上層配線層116。
此外，在溝渠106的底部設置貫穿孔或導孔的連通孔108，且其剖面為兩階段之階梯狀的凹部105的形狀，係被稱為所謂的雙道金屬鑲嵌法(Dual Damascen)構造。
第13圖所示之電漿蝕刻步驟中，在例如點P1所示的角部中，因蝕刻而飛散的阻障層粒子，係在被約束於特定方向的角度範圍內具有指向性而飛散。該特性在線寬度或溝寬度相當廣泛時，並不會成為特別顯著的問題。然而，如上所述當溝寬度縮小到100nm左右時，會有因該特性而朝特定方向飛散的粒子附著於相對壁面，且在該壁面形成沉積突起物118的情形。若依此形成沉積突起物118的話，則在下一個第13C圖所示的電漿濺鍍步驟中，由於濺鍍粒子的指向性較高，所以會產生沉積突起物118的影子的部分，而產生所謂的遮蔽(shadowing)現象。也就是說，在沉積突起物118的影部120變成沒有附著薄膜114。依此，若產生沒有附著薄膜114的部分的話，則如第13D圖所示在該部分會產生空洞即空隙(void)112，並不理想。
此外，第14A圖及第14B圖係用以比較寬度L2不同之凹部105(溝渠106)的圖。半導體晶圓W的表面實際上係如第14A圖及第14B圖所示，存在有許多種寬度L2不同的凹部5。此時，即使連通孔108(該直徑L1是相同)的縱橫尺寸比相同，只要溝渠106之縱橫尺寸比不同的話，從連通孔108的底部看向上方的角度θ 1、θ 2係如第14A圖及第14B圖所示般不同(θ 1<θ 2)。因此，沉積於凹部最下層之連通孔108底部之阻障層110的厚度H1、H2彼此不同。此時，因阻障層110的厚度H1、H相異的關係，削刨該阻障層所形成之削入凹部112的深度會產生偏差不均。
本發明係著眼於上述問題點，為有效解決問題而開發者。本發明的目的係提供一種在形成於被處理體表面之凹部的表面，形成金屬膜的成膜方法及成膜裝置中，不會依存於凹部的寬度，而以相同的深度削刨凹部的底部，經常形成相同深度的削入凹部，俾可在凹部內及在削入凹部內成膜合適的狀態的金屬膜之成膜方法及成膜裝置。
本案發明人等係藉由獲得，在利用電漿濺鍍處理來成膜金屬膜時，藉由適當地調整偏壓電壓、施加於金屬靶的直流電力或電漿生成用電力等的製程條件，來控制金屬靶所產生之金屬粒子的中性原子與金屬粒子離子的比例，而可有效地將良好的金屬膜成膜於半導體晶圓之表面整體區域等的認知，而完成本發明。
本發明係一種金屬膜的成膜方法，其特徵為具備下列步驟：在處理容器內的載置台上，載置表面形成有凹部之被處理體的步驟；和將處理容器內抽成真空的步驟；和在抽成真空的處理容器內，藉由將非活性氣體電漿化而形成的電漿，使金屬靶離子化，而產生含有金屬離子的金屬粒子之步驟；和對載置於上述載置台上的上述被處理體施加偏壓電力，以將上述電漿及上述金屬粒子吸引到該被處理體，藉以將上述凹部的底部削刨而形成削入凹部，同時在上述凹部及包含上述削入凹部內的表面之上述被處理體的表面整體，成膜金屬膜的步驟。
根據本發明，成膜阻障膜等的金屬膜時，藉由僅將凹部的底部選擇性地削刨而形成削入凹部，同時在凹部內及包含削入凹部內的表面之被處理體的表面整個區域，形成金屬膜，藉此，可不依存於凹部的寬度而經常形成相同深度的削入凹部。依此構成，在被處理體的表面整個區域，可成膜例如電性電阻特性明顯優良的金屬膜。
例如，理想的情況是，成膜上述金屬膜的步驟具有：第1成膜步驟，係在上述凹部以外之上述被處理體的表面，以金屬膜之成膜量與非活性氣體之電漿所產生之蝕刻量實質上相同的方式設定條件；和第2成膜步驟，係在上述凹部以外之上述被處理體的表面，以金屬膜之成膜量稍為大於非活性氣體之電漿所產生之蝕刻量的方式設定條件。
或者，理想的情況是，成膜上述金屬膜的步驟具有：第1成膜步驟，係在上述凹部以外之上述被處理體的表面，以金屬膜之成膜量與非活性氣體之電漿所產生之蝕刻量實質上相同的方式設定條件；和補助成膜步驟，係在上述凹部以外之上述被處理體的表面，以在不會產生非活性氣體之電漿所致之蝕刻的範圍內，上述金屬粒子可被最大限度吸引的方式設定條件。
或者，成膜上述金屬膜的步驟係以具有：在上述凹部以外之上述被處理體的表面，以金屬膜之成膜量稍為大於非活性氣體之電漿所產生之蝕刻量的方式設定條件的第2成膜步驟為佳。
又，例如，成膜上述金屬膜的步驟係藉由控制電漿化用電力、施加於金屬靶的直流電力及上述偏壓電力的至少一部分來設定條件。
此時，理想的情況下，上述電漿化用電力係控制在500至6000瓦特的範圍內，上述直流電力係控制在100至12000瓦特的範圍內，上述偏壓電力係控制在100至2000瓦特的範圍內。
再者，理想的情況是，在成膜上述金屬膜的步驟前，進行形成基底膜的基底膜形成步驟。
理想的情況是，藉由上述基底膜與上述金屬膜，形成兩層構造的阻障層。
此時，例如，上述基底膜係TaN膜，上述金屬膜係Ta膜。或者，上述基底膜係Ta膜，上述金屬膜係利用與上述基底膜不同的成膜條件成膜的Ta膜。
例如，在上述凹部設有作為導孔或貫穿孔的連通孔，且形成兩階段的階梯狀。或者，上述凹部係為導孔或貫穿孔的連通孔。
又，本發明係一種成膜裝置，其特徵為具備：內部可抽成真空的處理容器；和設置於上述處理容器內，用以載置表面形成有凹部之被處理體的載置台；和將至少含有非活性氣體的預定氣體導入上述處理容器內的氣體導入機構：和使用電漿化用電力，在上述處理容器內產生上述非活性氣體的電漿之電漿產生源；和設置於上述處理容器內，且施加直流電力，同時藉由上述電漿而離子化的金屬靶；和對上述載置台供給預定之偏壓電力的偏壓電源；和以至少削刨上述被處理體之凹部的底部而形成削入凹部，同時在上述凹部內及包含上述削入凹部內的表面之上述被處理體的表面整體，形成上述金屬膜的方式，控制至少上述偏壓電源的裝置控制部。
根據本發明，在成膜阻障膜等的金屬膜時，藉由僅將凹部的底部選擇性地削刨而形成削入凹部，同時在凹部內及包含削入凹部內的表面之被處理體的表面整個區域，形成金屬膜，藉此，可不依存於凹部的寬度，而經常形成相同深度的削入凹部。依此構成，在被處理體的表面整個區域，可成膜例如電性電阻特性明顯優良的金屬膜。
例如，上述裝置控制部係以實施第1成膜步驟和第2成膜步驟的方式，控制至少上述偏壓電源，而第1成膜步驟係在上述凹部以外之上述被處理體的表面，以金屬膜之成膜量與非活性氣體之電漿所產生之蝕刻量實質上相同的方式設定條件，而第2成膜步驟係在上述凹部以外之上述被處理體的表面，以金屬膜之成膜量稍為大於非活性氣體之電漿所產生之蝕刻量的方式設定條件。
或者，上述裝置控制部係以實施第1成膜步驟和補助成膜步驟的方式，控制至少上述偏壓電源，而第1成膜步驟係在上述凹部以外之上述被處理體的表面，以金屬膜之成膜量與非活性氣體之電漿所產生之蝕刻量實質上相同的方式設定條件，而補助成膜步驟係在上述凹部以外之上述被處理體的表面，以在不會產生非活性氣體之電漿所致之蝕刻的範圍內，上述金屬粒子可被最大限度吸引的方式設定條件。
或者，上述裝置控制部係以實施第2成膜步驟的方式控制至少上述偏壓電源，而第2成膜步驟係在上述凹部以外之上述被處理體的表面，以金屬膜之成膜量稍為大於非活性氣體之電漿所產生之蝕刻量的方式設定條件。
又，理想的情況是，上述裝置控制部係用以控制電漿化用電力、施加於金屬靶的直流電力及上述偏壓電力的至少一部分。
本發明係一種記憶媒體，其特徵為：記憶用以使電腦實施控制方法的電腦程式，而該控制方法係用來控制成膜裝置，上述成膜裝置具備：內部可抽成真空的處理容器；設置於上述處理容器內，用以載置表面形成有凹部之被處理體的載置台；將至少含有非活性氣體的預定氣體導入上述處理容器內的氣體導入機構；使用電漿化用電力，在上述處理容器內產生上述非活性氣體的電漿之電漿產生源；設置於上述處理容器內，且施加直流電力，同時藉由上述電漿而離子化的金屬靶；以及對上述載置台供給預定之偏壓電力的偏壓電源等構成；以至少削刨上述被處理體之凹部的底部而形成削入凹部，同時在上述凹部內及包含上述削入凹部內的表面之上述被處理體的表面整體，形成上述金屬膜的方式，控制至少上述偏壓電源。
以下，依據附圖，詳細說明本發明的實施型態。
第1圖係表示本發明之成膜裝置之一實施型態的概略剖視圖。本實施型態的成膜裝置係ICP(Inductively Coupled Plasma)型電漿濺鍍裝置。如第1圖所示，該成膜裝置32具有由例如鋁等成形為圓桶狀的處理容器34。處理容器34係接地且在處理容器34的底部36設有排氣口38。排氣口38係經由節流閥(throttle valve)40連接於真空泵42，藉此，可將處理容器34的內部抽成真空。
在處理容器34的內部，設有由例如鋁所構成的圓板狀載置台44。載置台44的上面設有靜電夾46。吸附用直流電壓按照需要被施加於靜電夾46上。依此，作為被處理體的半導體晶圓W可被吸附而保持於靜電夾46上。又，載置台44係介由從載置台44的下面中心部朝下方延伸的支柱48支持。支柱48的下部係貫通處理容器34的底部36，並可藉由未圖示的昇降機構上下移動。因此，載置台44本體可昇降。
以包圍支柱48的方式，設有可伸縮的伸縮套筒狀金屬伸縮軟管(bellows)50。金屬伸縮軟管50的上端係氣密地接合於載置台44的下面，金屬伸縮軟管50的下端係氣密地接合於底部36的上面。以此構成，可一邊維持處理容器34內的氣密性，一邊使載置台44昇降。又，載置台44上形成有用以使冷卻晶圓W的冷媒流動的冷媒循環路徑52。冷煤係經由支柱48內的未圖示流路供給排出。
在容器底部36，從該處朝向上方，豎立設置有例如三條(圖例中僅顯示兩條)支持銷54。又，對應於各支持銷54，在載置台44上形成有銷插通孔56。依此構成，載置台44下降時，可藉由貫通銷插通孔56之支持銷54的上端部接承晶圓W。因此，該晶圓W可在支持銷54上和從外部伸入之未圖示的搬送機械臂之間移載。在處理容器34的下部側壁，設有可開關的閘閥58，以使搬送機械臂伸入。
又，在設置於載置台44的靜電夾46上，經由配線60連接有由產生例如13.56MHz之高頻的高頻電源所構成的偏壓電源62。依此構成，可對載置台44施加預定的偏壓電力。此外，該偏壓電源62可將該輸出的偏壓電力按照需要加以控制。
另一方面，由例如氮化鋁等的介電體所構成且對高頻具有透過性的透過板64，係經由O環等密封構件66氣密地設置於處理容器34的上頂部。並且，在透過板64與處理容器34內之處理空間68的相反側，設有用以將例如作為電漿氣體的Ar氣體電漿化，使之產生電漿的電漿產生源70。具體而言，電漿產生源70具有：設置於透過板64附近的感應線圈部72、和與該感應線圈部72連接之電漿產生用的例如13.56MHz的高頻電源74。因此，經由透過板64，可將高頻導入處理空間68內。在此，從高頻電源74輸入的電漿電力可依據需要來控制。此外，就電漿氣體而言，亦可使用其他非活性氣體例如He、Ne，來取代Ar。
再者，在透過板64的正下方，設有用以使導入處理空間68內的高頻擴散之由例如鋁所構成的擋板(baffle plate)76。並且，在擋板76的下部，以包圍處理空間68之上部側邊的方式，設有例如朝內側傾斜之具有剖面的環狀(截頭圓錐殼狀)金屬靶78。該金屬靶78連接有可變直流電源80。從可變直流電源80輸出的直流電力，可依據需要加以控制。此處，使用例如鉭金屬或銅等作為金屬靶78。此等金屬被電漿中的Ar離子濺鍍成金屬原子或金屬原子團，另一方面，通過電漿中時大部分會被離子化。
又，在金屬靶78的下方，以包圍處理空間68的方式，設有由例如鋁所構成的圓筒狀保護罩82。保護罩82係接地。保護罩82的下部係朝內側彎曲且位於載置台44的側部附近。此外，在處理容器34的底部36，設有用以將所需要的預定氣體導入處理容器34內之作為氣體導入機構的氣體導入口84。電漿氣體例如Ar氣體或其他必要的氣體例如N2 氣體等，可從氣體導入口84，經由氣體流量控制器、閥等所構成的氣體控制部86被供給。
此處，成膜裝置32的各構成部係連接於由例如電腦等所構成的裝置控制部88，藉由該裝置控制部88進行控制。具體而言，裝置控制部88可控制偏壓電源62、電漿產生用高頻電源74、可變直流電源80、氣體控制部86、節流閥40、真空泵42等的動作。尤其，將金屬膜成膜時，可實施如次的控制。
首先，在裝置控制部88的控制下使真空泵42動作，藉以將處理容器34抽成真空。繼之，在氣體控制部86動作的狀態下，將Ar氣體供給到被抽成真空的處理容器34內。再者，控制節流閥40，處理容器34內被維持預定的真空度。然後，經由可變直流電源80，直流電力被施加於金屬靶78，接著，經由高頻電源74在感應線圈部72施加高頻電力(電漿電力)。
另一方面，裝置控制部88亦對偏壓電源62下指令，對載置台44施加預定的偏壓電力。在以上述方式被控制的處理容器34內，藉由施加於感應線圈部72的電漿電力，形成氬電漿而生成氬離子，該氬離子撞擊金屬靶78，金屬靶78被濺鍍而放射出金屬粒子。
來自被濺鍍之金屬靶78之作為金屬粒子之大多數的金屬原子及/或金屬原子團，於通過電漿中時被離子化。在此，金屬粒子(金屬原子及/或金屬原子團)形成與被離子化的金屬離子與電性上中性的中性金屬原子混合的狀態，而朝下方分散。接著，尤其是金屬離子會被施加於載置台44的偏壓電力吸引，而以對晶圓W指向性高的金屬離子沉積於晶圓W上。
如後所述，裝置控制部88下達對例如偏壓電源62進行較大輸出的指令，依此，可將電漿中的Ar離子也吸引到載置台44側。以此方式，可達成同時進行成膜與濺鍍蝕刻兩者。
在此，裝置各構成部係可藉由裝置控制部88，依據以用預定的條件實施金屬膜之成膜步驟的方式預先製成的程式進行控制。此時，例如磁碟片(登錄商標)(FD)或光碟(登錄商標)(CD)、快閃記憶體等記憶媒體90中，儲存有包含用以進行上述控制的各種命令，且以依據該程式用預定條件實施金屬膜之成膜步驟的方式，控制各構成部。
繼之，就使用以上述方式構成之成膜裝置32所進行之本發明的成膜方法加以說明。
第2圖係表示濺鍍蝕刻之角度依存性的曲線圖。第3圖係表示偏壓電力與晶圓上面之成膜量的關係之曲線圖。第4A圖至第4G圖係用以說明本發明方法之第1實施型態的流程圖。
首先，本發明方法的特徵為，在一連串之成膜處理中的特定步驟中，利用電漿所形成的濺鍍成膜來形成金屬膜時，藉由將偏壓電力、直流電力、電漿電力等控制成適當的大小，可同時產生金屬粒子之吸引所形成的成膜與電漿氣體(Ar離子)所形成的濺鍍蝕刻，而且，設定成形成於半導體晶圓之凹部的最下層底部被削刨的狀態，以削刨該凹部的最下層底部而形成削入凹部，同時令金屬膜沉積於凹部及削入凹部的表面。具體而言，此時的偏壓電力，在金屬靶78的相對面，即在第1圖的晶圓上面，金屬離子之吸引所形成的成膜速度和電漿氣體(Ar＋)所形成之濺鍍蝕刻的蝕刻速度係設定成大致均衡的大小。
更詳細說明這點。
首先，不考慮成膜量，就電漿氣體所致之濺鍍蝕刻的蝕刻速度的特性加以檢討。濺鍍面的角度與蝕刻速度的關係如第2圖的曲線圖所示。在此，濺鍍面的角度是指濺渡面的法線與濺鍍氣體(Ar離子：Ar＋)之入射方向(第1圖中向下的方向)所構成的角度。例如，在晶圓上面及凹部5(參照第12圖)的底部皆為”0度”，凹部側壁為”90度”。
從第2圖的曲線圖可清楚地知道，晶圓上面(濺度面的角度＝0度)被某程度地濺鍍蝕刻，而凹部的側壁(濺鍍面的角度＝90度)幾乎沒有被濺鍍蝕刻。此外，凹部開口的角度(濺鍍面的角度＝40至80度附近)則被相當激烈的濺鍍蝕刻。
在第1圖所示之ICP型濺鍍裝置所構成的成膜裝置中，施加於晶圓W側的偏壓電力與沉積於晶圓上面(非凹部的側壁)之膜的成膜量的關係係如第3圖所示的關係。亦即，在施加一定的電漿電力及一定(對金屬靶78)直流電力的狀況下，當偏壓電力不是很大時，藉由金屬離子的吸引和附帶形成的中性金屬原子，可獲得高成膜量，然而，當偏壓電力增加時，晶圓表面藉由偏壓電力而加速之電漿氣體的氬離子，被濺鍍的傾向逐漸變強(參照第2圖)，結果，好不容易沉積的金屬膜被蝕刻掉。當然，偏壓電力越大，該蝕刻作用則越激烈。因此，當被吸引的金屬離子和附帶形成之中性金屬原子所產生的成膜速度、與電漿氣體之離子所產生之濺鍍蝕刻的蝕刻速度相同時，此等成膜及蝕刻會抵消，晶圓上面的成膜量會變成”零”。此時的條件係對應於第3圖中的點X1 (偏壓電力：350W)。此外，第3圖之實線所示的偏壓電力或成膜量只不過是一例。藉由控制電漿電力或直流電力，上述特性曲線即可如第3圖中的兩條一點鏈線所示般地變動。
以往，此種濺鍍裝置的一般動作條件係區域A1的部分。亦即，偏壓電力不會太大，可獲得高成膜量(成膜速度)的區域。亦即，，成膜量在偏壓為零時(不會產生非活性氣體之電漿所產生的蝕刻)幾乎沒有改變，且被吸引之金屬離子成為最大的區域，也就是，金屬粒子被最大限度吸引的區域，即使再凹部的底部也可獲得某程度之成膜量的區域。
相對於此，本發明方法的金屬膜形成方法中，選擇被吸引之金屬離子及中性金屬原子所形成的成膜、與電漿氣體所形成的濺鍍蝕刻同時產生的區域。更詳言之，在晶圓上面，選擇被吸引之金屬離子及中性金屬原子所形成的成膜速度、和電漿蝕刻所形成之濺鍍蝕刻的蝕刻速度大致均衡的區域A2。在此，”大致均勻”不只是指晶圓上面的成膜量為”零”的情形，也包含與區域A1的成膜量相比較，僅以3/10左右的膜厚產生成膜量的情形。
基於上述現象的理解，進一步說明本發明方法。
首先，於載置台44向下降下的狀態，晶圓W經由處理容器34的閘閥58，被搬入可抽成真空的處理容器34內。晶圓W被支持於支持銷54上。接著，從該狀態使載置台44上昇時，晶圓W即被遞送到載置台44的上面。該晶圓W藉由靜電夾46被吸附於載置台44的上面。
當晶圓W被載置於載置台44上而吸附固定時，即可開始實施成膜處理。此時，晶圓W的上面係與使用第12B圖說明同樣地，，凹部5(參照第4A圖)已事先於搬入前的前步驟被形成。亦即，在由下層之Cu所構成的配線層2上形成絕緣層4，且於該絕緣層4形成有凹部5。凹部5具有用以形成上述配線層之預定寬幅的配線溝，即溝渠6。又，在溝渠6的底部，形成有部分地貫通絕緣層4而到達下層之配線層2的連通孔8。因此，凹部6整體形成兩階段的階梯狀。連通孔8係導孔或貫穿孔。
處理容器34內被真空抽成預定壓力後，在電漿產生源70的感應線圈部72施加電漿電力，且預定的偏壓電力係從偏壓電源62被施加到載置台44的靜電夾46。接著，預定的直流電力從可變直流電源80被施加在金屬靶78。以此方式，開始進行成膜處理。此外，本實施型態中，係使用鉭作為金屬靶78。
具體而言，首先，最初係如第4B圖所示，進行形成基底膜10A的基底膜形成步驟。此處，為了形成TaN膜，除了從氣體導入口84，供給作為電漿氣體的例如氬氣外，還供給作為氮化氣體的N2 氣體，至處理容器34內。因此，如第4B圖所示，不只是晶圓W的上面，在凹部5內的側壁或底面，亦大致均勻地形成TaN膜作為基底膜10A。這時的偏壓電力係第3圖中的區域A1，與以往一般的成膜條件相同。具體而言，為100W(瓦特)左右。
以上述方式完成基底膜10A的形成時，接著，為了形成Ta膜作為金屬膜，故進行作為本發明之特徵的金屬膜形成步驟。亦即，在該金屬膜形成步驟中，增加偏壓電力，且利用第3圖中區域A2內的條件。本實施形態之金屬膜形成步驟係由：第1成膜步驟，以在凹部5以外之晶圓W的表面，金屬粒子所產生之成膜量與非活性氣體之電漿所產生之蝕刻量實質上相同的方式設定條件；和第2成膜步驟，以在凹部5以外之晶圓W的表面，金屬粒子所產生之成膜量稍為大於非活性氣體之電漿所產生之蝕刻量的方式設定條件。
首先，第1成膜步驟中，為了使晶圓上面的成膜量為”零”，偏壓電力係設定為第3圖中的點X1。具體來說，此時的偏壓電力為350W。此外，這時，停止從氣體導入口84供給N2 氣體，只供給Ar氣體。依此方式，如第4C圖所示，凹部5之最下層(相當於連通孔8)的底部被削刨，即，Cu所構成之配線層2的上面側被削刨，於此處形成削入凹部12。另一方面，在其他的表面，即晶圓W的最上面或階梯部中央的表面等，幾乎沒有形成膜。
其原因係如次說明。也就是說，由於係如上所述將偏壓電力的大小設定在第3圖中的區域A2，更詳言之，設定在點X1，故被吸引之金屬粒子和中性金屬原子所形成的成膜速度、與電漿氣體(Ar＋)所形成之濺鍍蝕刻的蝕刻速度在晶圓的上面係大致均衡。因此，結果導致金屬膜的成膜量變成大致零。相對於此，在凹部5之連通孔8的底部，蝕刻速度比成膜速度大，所以連通孔8的底部被削刨。將此等事項就晶圓單位面積以原子程度來表記時，係如下所示。
<晶圓上面>Σ Ta＋Σ Ta＋ ＝Σ Ar＋
<連通孔8的底部>Σ Ta＋ <Σ Ar＋
此處，Ta係表示中性金屬原子，Ta＋ 係表示金屬離子，此等原子和離子均有助於金屬膜的成膜。相對於此，Aa＋ 為Ar離子，有助於蝕刻。因為在晶圓上面，Ta與Ta＋ 均充分地到達，又，Aa＋ 也充分地到達，所以，結果，成膜量為”零”(抵銷)。
相對於此，在連通孔8的底部，連通孔8的孔徑非常小，所以指向性高的Ta＋ 與Ar＋ 可到達，但是，指向性較差之作為中性金屬原子的Ta則難以到達。結果，連通孔8的底部係對應有助於成膜之Ta沒有到達的程度，而被削刨。此時的削刨量可藉由控制第1成膜步驟的處理時間來控制。此外，在此簡單說明的話，被成膜之Ta、Ta＋ 的一個係分別藉由一個Ar＋ 的撞擊，而從成膜的面飛出(被蝕刻)。
第1成膜步驟結束後，接著，移到第2成膜步驟。在該第2成膜步驟中，偏壓電力係設定在區域A2內之點X1以外的點例如A3，且以大幅小於區域A1之成膜速度的成膜速度，形成微薄厚度的金屬膜。結果，如第4D圖所示，在除了連通孔8之底部的晶圓表面整體，亦即，在凹部5內的表面(包含連通孔8的側面)，成膜Ta膜10B作為金屬膜。此時，在連通孔8的底部，基於上述原因，由於蝕刻速度比成膜速度大，所以沒有附著Ta膜而進一步被削刨。因此，削入凹部12的凹陷形狀變得更大。亦即，在晶圓上面係Σ Ta＋Σ Ta＋ >Σ Ar＋ ，在連通孔8的底部則變成Σ Ta＋ <Σ Ar＋ 。此外，此時底部的蝕刻速度係設定成在晶圓上面些微地沉積膜，使有助於成膜的金屬粒子變得比濺鍍離子多，且對應此程度，變得比第1成膜步驟的情形小。
如上所述，關於削入凹部的形成步驟，由於第1成膜步驟中晶圓表面的成膜量和濺鍍蝕刻量係均等，所以即便在第4C圖的製程結束後，第4B圖之基底膜10A的厚度也沒有改變。因此，第4B圖的基底膜10A，並不是根據削入凹部之孔的深度，其厚度在晶圓表面係為例如3.5nm，在連通孔8的底部係為例如1.0nm。此等值較理想是10nm以下，更理想是5nm以下的極薄厚度。
另一方面，在以往之削入凹部的形成步驟中，第13A圖之阻障層110的厚度係依存於削入凹部之孔的深度。設削入凹部的深度為50nm左右時，則晶圓表面必須有60nm左右之厚度的阻障層。此乃因為在第13B圖的Ar蝕刻製程中，晶圓表面也同時會被蝕刻之故。在此，在晶圓表面形成有60nm的阻障層時，連通孔底部將無法避免形成10nm至20nm左右之厚度的阻障層。此乃意味在蝕刻製程(參照第13B圖)初期，沒有形成削入凹部，僅蝕刻阻障層之意。此乃如後所述與形成削入凹部時由銅所構成之下層配線層2之蝕刻速度的降低有關聯。
又，由於本實施型態係經由第1成膜步驟及第2成膜步驟，以晶圓表面的成膜量變成大致零的方式設定條件，所以不會如參照第13B圖的說明般在凹部的側面產生沉積突起物18。更且，因為可使連通孔底部的基底膜變得極薄，所以本實施型態所形成之削入凹部12的深部，不是依存於凹部的寬度L2，在晶圓面內可大致均勻化。
如上所述，藉由形成由Ta膜所構成的金屬膜10B，可形成由TaN膜與Ta膜之積層構造所構成的阻障層10。然後，該晶圓W被搬入金屬靶由銅所形成而非鉭所形成之與第1圖所示的構成相同構成的成膜裝置內。在此，電漿電力係設定在第3圖中的區域A1，利用與習知方法相同的條件設定，如第4E圖所示般不僅在晶圓上面，在凹部5內的側壁及底部亦形成由銅所構成的薄膜14。
此外，裝設有上述銅之金屬靶的成膜裝置，相對於裝設有鉭之金屬靶的成膜裝置，係以經由可抽成真空的轉移處理室(transfer chamber)連結為佳。依此構成，半導體晶圓W不會被暴露於大氣中，而可在真空環境中於兩成膜裝置間進行搬送。
以上述方式形成薄膜14時，晶圓W從成膜裝置被取出，實施一般的電鍍處理。依此方式，如第4F圖所示，凹部5內被銅所構成之配線層16的材料完全地埋設。
繼之，如第4G圖所示，晶圓上面不要的部分，可透過研磨加以削刨。依此方式，完成上層配線層16的形成。
如上所述，在上述實施型態中，藉由適當地選擇阻障膜等金屬膜成膜時的製程條件，可一邊選擇性地只削刨凹部5之最下層的底部，一邊在包含該凹部5內之表面的被處理體(晶圓W)的表面整個區域，形成金屬膜。尤其，不是依存凹部5的寬度，而是按照相同的深度，來削刨底部，即可形成相同深度的削入凹部。
在此，金屬膜形成步驟(第1及第2成膜步驟)的設定條件，亦即，可實現第3圖中之區域A2內之狀態的設定條件係如下所示。
電漿電力：500~6000W直流電力：100~12000W偏壓電力：100~2000W
實際的情況係如前述，藉由適當地設定上述三個條件，即可實現區域A2內的條件(動作點)。將條件設定在區域A2以外的部分時，削入凹部12將無法充分地形成，無法形成所謂的擊穿(punch through)構造。
此外，就其他的製程條件而言，Ar氣體的流量係在50至1000sccm左右的範圍內，製程壓力係在0.001Torr(0.1Pa)至0.1Torr(13.3Pa)左右的範圍內。
關於基底膜形成步驟，係說明形成TaN膜作為基底膜10A的情形。亦可形成Ta膜作為基底膜10A來取代。此時，由於在基底膜10A的Ta膜上形成有Ta膜10B，故由成膜條件不同之Ta膜彼此的兩層構造形成阻障層10。
又，上述實施型態係於第4C圖所示的步驟中，將動作點設定在第3圖中的點X1，沒有沉積Ta膜，而形成削入凹部12，但是並不限定於此。例如，就第2實施型態而言，沒有進行第4A至第4G所示之流程圖中第4C圖所示的步驟，而是從第4B圖所示的步驟直接轉移到第4D圖所示的步驟，在形成削入凹部12的同時，也沉積Ta膜10B。也就是說，第2實施形態中，在第4B圖的步驟進行後，並沒有進行第4C圖所示的第1成膜步驟，而是直接進行第4D圖所示的第2成膜步驟。
第5A圖至第5F圖係用以說明上述本發明方法之第2實施型態的流程圖。第5A圖至第5F圖中，在與第4A圖至第4G圖所示之構成部分相同的構成部分，附註相同的參考符號。在此，第5A圖至第5B圖係分別對應於第4A圖至第4B圖，第5C圖至第5F圖係分別對應於第4D圖至第4G圖。本實施型態係從第5B圖所示的TaN成膜步驟，直接轉移到第5C圖所示的第2成膜步驟，而沒有進行第1成膜步驟。此時，由於沒有進行第1成膜步驟，所以對應其程度，削入凹部12的深度變淺，然而，相反地，依據沒有進行第1成膜步驟的程度，可縮短處理時間。
此處，就利用本發明方法與習知方法所形成的削入凹部，進行評估。並說明該評估結果。
第6A圖係表示利用習知方法形成之削入凹部的電子顯微鏡照片，第6B圖係表示利用本發明方法形成之削入凹部的電子顯微鏡照片。為了使容易理解，各照片一併記載有其模式圖。此外，在此，評估形成一層階梯狀的凹部，而非兩層的階梯狀。
第6A圖所示之習知方法的情況，會在凹部5的上端開口部形成沉積突起物18，所以並不理想。相對於此，可確認第6B圖所示之本發明方法的情況，在凹部5的上端開口部沒有產生沉積突起物18，而可以良好的形態形成削入凹部12。
繼之，就形成於凹部5之底部之削入凹部12之縱橫尺寸比的依存性進行評估。說明該評估結果。
第7圖係表示凹部(包含連通孔)的縱橫尺寸比、與凹部的底部之銅蝕刻速度的關係之曲線圖。此處也僅評估形成一層階梯狀的凹部，而非兩層的階梯狀。第7圖中，特性A係表示習知方法的情形，特性B係表示本發明方法的情形。
具體而言，在習知方法的情況下，對於具有各種縱橫尺寸比的複數凹部，在晶圓表面電漿濺鍍大致60nm的阻障層，然後，施行預定時間的Ar蝕刻。測定此時形成之削入凹部的深度，作為銅的蝕刻速度。另一方面，在本發明方法的情況中，對於具有各種縱橫尺寸比的複數凹部，在晶圓表面電漿濺鍍大致4nm的基底膜，然後，利用與上述習知方法之情形相同的預定時間，實施本發明之特徵的第1成膜步驟(參照第4C圖)。測定此時形成之削入凹部的深度，作為銅的蝕刻速度。
從第7圖清楚地知道，在特性A、B之任一者中，縱橫尺寸比較小時，相較於縱橫尺寸比較大的情況，其凹部底部的成膜量會增加。依此，銅的蝕刻速度會減少。又，在特性A所示之習知方法的情況中，得知隨著縱橫尺寸比增加，銅的蝕刻速度也會跟著改變，因此，削入凹部12的深度會依據縱橫尺寸比的不同而改變。此乃不理想的情形。相對於此，在特性B所示之本發明方法的情況中，得知當縱橫尺寸為2以下時，銅的蝕刻速度會大幅改變，但是，當縱橫尺寸為2以上時，銅的蝕刻速度則大致一定。
在此，一般的凹部5中，縱橫尺寸比多為2以上。因此，根據本發明方法，可確認與縱橫尺寸比無關，可將削入凹部12的深度大致均勻化，且可獲得良好的結果。如上所述，削入凹部12的深度不會受到凹部5之形狀的影響，所以不會依存於凹部的寬度，可經常形成相同深度的削入凹部。
此外，上述實施型態中，係在第4D圖所示的步驟形成Ta膜10B後，在第4E圖所示的步驟形成薄膜14，但是並不限定於此。例如，亦可在上述兩步驟間，實施非活性氣體例如Ar氣體所形成的蝕刻步驟，且改善削入凹部12的剖面形狀。該剖面積之改善結果的例子係如第8圖所示。第8圖係表示削入凹部12的放大剖面圖。第8圖的例子係在第4D圖所示之Ta膜10B的形成步驟後，實施使用例如Ar氣體的電漿蝕刻步驟，使削入凹部12的底部更加擴大，而形成剖面倒梯形，將與凹部12之埋設材料的接觸面積或密接度加以改良，以將接觸電阻變得更小。此時，必須僅削刨作為配線層2的Cu材料，而不銷刨Ta膜10B，然而，這可藉由調整偏壓電力來進行。
第9圖係表示Ta膜及Cu材料的蝕刻速度相對於偏壓電力之依存性的一例之曲線圖。從第9圖清楚地知道，偏壓電力為40瓦特以上時，Cu材料開始蝕刻，又，當偏壓電力為100瓦特以上時，Ta膜開始蝕刻。因此，可確認在第9圖的情況下，藉由將偏壓電力設定在40至100瓦特之範圍內的區域Y，即可選擇性地只蝕刻Cu材料，而不削刨Ta膜。此外，第9圖所示的特性直線係依存於其它的電漿電力等的大小，而朝左右方向移動，且區域Y也跟著於左右方向變動。
再者，亦可採用如次的樣態作為第3實施型態。亦即，先前的第1實施型態中，第4C圖所示的第1成膜步驟及第4D圖所示的第2成膜步驟皆有進行，但是，第3實施型態中，在第4C圖所示的第1成膜步驟進行後，並沒有進行第4D圖所示的第2成膜步驟，而是直接進行第4E圖所示的步驟。
第10A圖至第10F圖係用以說明上述本發明方法之第3實施型態的流程圖。第10A圖至第10F圖中，在與第4A圖至第4G圖所示之構成部分相同的構成部分，附註相同的參考符號。在此，第10A圖至第10C圖係分別對應於第4A圖至第4C圖對應，第10D圖至第10C圖係分別對應於第4E圖至第4F圖。
本實施型態係從第10C圖所示的第1成膜步驟直接轉移到第10D圖所示之薄膜14的形成步驟，所以可以想像，阻障層10係由TaN膜所構成的基底層10A單層。然而，實際上，在第10C圖所示的步驟中，於溝渠6的側壁或連通孔8的側壁沉積非常少的Ta膜(未圖示)。其理由係如第2圖所示，側壁幾乎沒有被濺鍍蝕刻，另一方面，係因微量的Ta、Ta＋ 沉積在側壁之故。因此，本實施形態的情況下，阻障層10係為TaN膜所構成的基底膜10、與在該基底膜10上如上所述般部分些微地形成的Ta膜(未圖示)所形成的兩層構造。因此，於之後的步驟在該阻障層10上形成由Cu所構成的薄膜14時，可高度地維持阻障層10與薄膜14的密接性。
又，本實施型態中，對應省略第4D圖所示之第2成膜步驟的程度，可縮短處理時間。
此外，第3實施型態中，雖使用TaN膜作為基底膜10A，但是並不限定於此。亦可使用Ta膜作為基底膜10A，並以其作為阻障層10。此時，阻障層10係Ta膜單層。接著，於之後的步驟，在該Ta膜所構成的阻障層10上形成由Cu所構成的薄膜14時，可高度地維持阻障層10與薄膜14的密接性。
再者，亦可採用如次的樣態，作為第4實施型態。亦即，在先前的第1實施型態中，於第4D圖所示的第2成膜步驟中，將偏壓電力設定在第3圖中的區域A3，以金屬粒子所產生之成膜量稍為大於非活性氣體之電漿所產生之蝕刻量的方式設定條件，但是，在第4實施型態中，將偏壓電力設定在區域A1，於非活性氣體之電漿所產生的蝕刻沒有實質進行的範圍，金屬粒子可被最大限度吸引的方式來設定條件，藉以進行補助成膜步驟。
第11A圖至第11G圖係用以說明本發明之第4實施型態的流程圖。
然而，由於區域A1的成膜速度與其他區域相比較大很多，所以補助成膜步驟係以在非常短的時間進行，使所沉積之Ta膜的膜厚非常小為佳。以區域A1的條件進行Ta膜的成膜，不僅在晶圓的上面或凹部的側面，在削入凹部12的底部亦沉積少許的Ta膜10B。此時，該步驟的處理時間係以沉積於削入凹部12之底部的膜厚H2通常為1nm左右的方式設定，最大亦設定成3nm以下。其理由係因與銅相比較，可使電阻較大之Ta膜的厚度變小，一邊高度維持與下層的密接性，一邊促進低電阻化之故。
由於第11D圖所示的補助成膜步驟係以第3圖中的區域A1為動作點，故偏壓電力變低，對離子的吸引也對應其程度地變小，因此，晶圓表面沒有被濺鍍，可抑制晶圓所承受之濺鍍所產生的破壞。
又，如上所述，由於削入凹部12的底部之Ta膜的膜厚H2係1nm左右(最大為3nm左右)，所以該部分對於電性電阻產生不良影響也較少，對於下層之Cu層的密接性也幾乎不會劣化，可予以高度維持。換言之，由於上述Ta膜的膜厚H2的厚度非常薄，所以對於基底之銅配線層2的密接性良好，再者，可將該部分的電性電阻抑制得較小。
此外，上述各實施型態，係在凹部5的一部分形成有連通孔8。亦即，就形成所謂兩層階梯狀的凹部5加以說明。然而，本發明並不限定於此種樣態。例如，凹部5本身成為貫穿孔或導孔的連通孔8，在所謂一層的凹部也可適用本發明
上述各實施型態的各數值，只表示一例，當然並不限定於此等實施型態。又，上述各實施型態，係說明整體為阻障膜/薄膜的積層構造，TaN/Ta/Cu、Ta/Ta/Cu的積層構造，但是，並不限定於此種積層構造。例如，TiN/Ti/Cu積層構造、TaN/Ru/Cu積層構造、Ti/Cu積層構造，再者，TiN/Ti/Ru、Ti/Ru、TaN/Ru、TaN/Ta/Ru的各積層構造，當然也可適用本發明方法。
此外，各高頻電源的頻率也不限定於13.56MHz，亦可為其他的頻率例如27.0MHz。此外，電漿用非活性氣體並不限定於Ar氣體，亦可使用其他的非活性氣體例如He或Ne等。
再者，此處，係以半導體晶圓為例說明被處理體，但是並不限定於此，LCD基板、玻璃基板、陶瓷基板等亦可適用本發明。
16、102、116．．．配線層
5、15．．．凹部
6、106．．．溝渠
8、108．．．連通孔
10．．．阻障膜
10A．．．基底膜
10B．．．金屬膜、Ta膜
12、112．．．削入凹部
14、114．．．薄膜
32．．．成膜裝置
34．．．處理容器
36．．．底部
38．．．排氣口
40．．．節流閥
42．．．真空泵
44．．．載置台
46．．．靜電夾
48．．．支柱
50．．．金屬伸縮軟管
52．．．冷媒循環路徑
54．．．支持銷
56．．．銷插通孔
58．．．閘閥
60．．．配線
62．．．偏壓電源
64．．．透過板
66．．．密封構件
68．．．處理空間
70．．．電漿產生源
72．．．感應線圈部
74．．．高頻電源
76．．．擋板
78．．．金屬靶
80．．．可變直流電源
82．．．保護罩
84．．．氣體導入口
86．．．氣體控制部
88．．．裝置控制部
104．．．絕緣層
第1圖係表示本發明之成膜裝置之一實施型態的概略剖面圖。
第2圖係表示濺鍍蝕刻之角度依存性的曲線圖(graph)。
第3圖係表示偏壓電力與晶圓上面之成膜量的關係之曲線圖(graph)。
第4A圖至第4G圖係用以說明本發明方法之第1實施型態的流程圖。
第5A圖至第5F圖係用以說明本發明方法之第2實施型態的流程圖。
第6A圖係表示利用本發明方法所形成之削入凹部的電子顯微鏡照片，第6B圖係表示利用習知方法所形成之削入凹部的電子顯微鏡照片。
第7圖係表示凹部(包含連通孔)的縱橫尺寸比與凹部之底部的銅蝕刻速度的關係之曲線圖(graph)。
第8圖係表示削入凹部的放大剖面圖。
第9圖係表示Ta膜及Cu材料相對於偏壓電力之蝕刻速度的依存性之一例的曲線圖。
第10A圖至第10F圖係用以說明本發明方法之第3實施型態的流程圖。
第11A圖至第11G圖係用以說明本發明方法之第4實施型態的流程圖。
第12A圖至第12C圖係表示將形成於半導體晶圓上的連通孔埋設前的狀態之圖。
第13A圖至第13E圖係用以說明連通孔之埋設步驟的圖。
第14A圖至第14B圖係用以比較寬度不同的凹部(溝渠)之圖。
2．．．配線層
4．．．絕緣層
5．．．凹部
6．．．溝渠
8．．．連通孔
10．．．阻障膜
10A．．．基底膜
10B．．．金屬膜、Ta膜
12．．．削入凹部
14．．．薄膜
16．．．配線層
W．．．半導體晶圓

Claims (10)

  1. 一種金屬膜的成膜方法，其特徵為具備下列步驟：準備表面形成有凹部同時於該凹部之底部具有配線層之被處理體的步驟；在包含上述凹部內的表面之上述被處理體的表面形成基底膜的步驟；在抽成真空的處理容器內，藉由將非活性氣體電漿化而形成的電漿，使金屬靶離子化，而產生含有金屬離子的金屬粒子之步驟；和對載置於上述處理容器內的載置台上的上述被處理體施加偏壓電力，將上述電漿及上述金屬粒子吸引到該被處理體，將上述凹部的底部之上述基底膜與上述配線層削刨而形成削入凹部，同時在包含上述凹部內的表面之上述被處理體的表面整體，成膜金屬膜的步驟；成膜上述金屬膜的步驟具有：第1成膜步驟，係在上述凹部以外之上述被處理體的表面，以金屬膜之成膜量與非活性氣體之電漿所產生之蝕刻量實質上相同的方式設定條件；和第2成膜步驟，係在上述凹部以外之上述被處理體的表面，以金屬膜之成膜量稍為大於非活性氣體之電漿所產生之蝕刻量的方式設定條件。
  2. 一種金屬膜的成膜方法，其特徵為具備下列步驟：準備表面形成有凹部同時於該凹部之底部具有配線層之被處理體的步驟； 在包含上述凹部內的表面之上述被處理體的表面形成基底膜的步驟；在抽成真空的處理容器內，藉由將非活性氣體電漿化而形成的電漿，使金屬靶離子化，而產生含有金屬離子的金屬粒子之步驟；和對載置於上述處理容器內的載置台上的上述被處理體施加偏壓電力，將上述電漿及上述金屬粒子吸引到該被處理體，將上述凹部的底部之上述基底膜與上述配線層削刨而形成削入凹部，同時在包含上述凹部內的表面之上述被處理體的表面整體，成膜金屬膜的步驟；成膜上述金屬膜的步驟具有：第1成膜步驟，係在上述凹部以外之上述被處理體的表面，以金屬膜之成膜量與非活性氣體之電漿所產生之蝕刻量實質上相同的方式設定條件；和補助成膜步驟，係在上述凹部以外之上述被處理體的表面，以在不會產生非活性氣體之電漿所致之蝕刻的範圍內，上述金屬粒子可被最大限度吸引的方式設定條件。
  3. 如申請專利範圍第1項中之金屬膜的成膜方法，其中，成膜上述金屬膜的步驟具有：在上述凹部以外之上述被處理體的表面，以金屬膜之成膜量稍為大於非活性氣體之電漿所產生之蝕刻量的方式設定條件的第2成膜步驟。
  4. 如申請專利範圍第1至3項中任一項之金屬膜的成膜方法，其中，成膜上述金屬膜的步驟係藉由控制電漿化用電力、施加於金屬靶的直流電力及上述偏壓電力的至少 一部分來設定條件。
  5. 如申請專利範圍第4項之金屬膜的成膜方法，其中，上述電漿化用電力係控制在500至6000瓦特的範圍內，上述直流電力係控制在100至12000瓦特的範圍內，上述偏壓電力係控制在100至2000瓦特的範圍內。
  6. 如申請專利範圍第1項之金屬膜的成膜方法，其中，藉由上述基底膜和上述金屬膜形成兩層構造的阻障層。
  7. 如申請專利範圍第6項之金屬膜的成膜方法，其中，上述基底膜係TaN膜，上述金屬膜係Ta膜。
  8. 如申請專利範圍第6項之金屬膜的成膜方法，其中，上述基底膜係Ta膜，上述金屬膜係利用與上述基底膜不同的成膜條件成膜的Ta膜。
  9. 如申請專利範圍第1、2、3、6、7、8項中任一項之金屬膜的成膜方法，其中，在上述凹部設有作為導孔或貫穿孔的連通孔，且形成兩階段的階梯狀。
  10. 如申請專利範圍第1、2、3、6、7、8項中任一項之金屬膜的成膜方法，其中，上述凹部係作為導孔或貫穿孔的連通孔。
TW095123396A 2005-06-28 2006-06-28 Metal film forming method TWI430369B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005188107 2005-06-28
JP2005277044A JP4830421B2 (ja) 2005-06-28 2005-09-26 金属膜の成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
TW200715412A TW200715412A (en) 2007-04-16
TWI430369B true TWI430369B (zh) 2014-03-11

Family

ID=37595271

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095123396A TWI430369B (zh) 2005-06-28 2006-06-28 Metal film forming method

Country Status (6)

Country Link
US (1) US8029873B2 (zh)
JP (1) JP4830421B2 (zh)
KR (1) KR101291917B1 (zh)
CN (2) CN101213642B (zh)
TW (1) TWI430369B (zh)
WO (1) WO2007001022A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5194549B2 (ja) 2007-04-27 2013-05-08 富士通セミコンダクター株式会社 半導体装置の製造方法
TWI419280B (zh) * 2009-01-16 2013-12-11 Univ Nat Taiwan 防止金屬遷移的電子封裝件
JP5025679B2 (ja) * 2009-03-27 2012-09-12 株式会社東芝 半導体装置
JP2011119330A (ja) * 2009-12-01 2011-06-16 Renesas Electronics Corp 半導体集積回路装置の製造方法
US8847321B2 (en) * 2010-03-05 2014-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Cascode CMOS structure
US8252680B2 (en) * 2010-09-24 2012-08-28 Intel Corporation Methods and architectures for bottomless interconnect vias
US9125333B2 (en) * 2011-07-15 2015-09-01 Tessera, Inc. Electrical barrier layers
JP5569561B2 (ja) * 2012-06-18 2014-08-13 富士通セミコンダクター株式会社 半導体装置の製造方法
CN103489900B (zh) * 2013-09-04 2016-05-04 京东方科技集团股份有限公司 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
JP5817856B2 (ja) * 2014-01-27 2015-11-18 富士通セミコンダクター株式会社 半導体装置
JP6282474B2 (ja) * 2014-01-31 2018-02-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9795038B2 (en) * 2014-09-25 2017-10-17 Intel Corporation Electronic package design that facilitates shipping the electronic package
JP6472551B2 (ja) * 2018-01-24 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6640391B2 (ja) * 2019-01-22 2020-02-05 ルネサスエレクトロニクス株式会社 半導体装置
CN109652761B (zh) * 2019-01-30 2021-01-26 惠科股份有限公司 镀膜方法及镀膜装置
FI129628B (en) * 2019-09-25 2022-05-31 Beneq Oy Method and apparatus for processing a substrate surface

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935334A (en) * 1996-11-13 1999-08-10 Applied Materials, Inc. Substrate processing apparatus with bottom-mounted remote plasma system
JP3846970B2 (ja) * 1997-04-14 2006-11-15 キヤノンアネルバ株式会社 イオン化スパッタリング装置
JP2000077365A (ja) 1998-08-29 2000-03-14 Tokyo Electron Ltd 研磨スラリー及び研磨方法
JP3540302B2 (ja) * 2001-10-19 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP4242136B2 (ja) * 2002-10-31 2009-03-18 富士通マイクロエレクトロニクス株式会社 配線構造の形成方法
US6949461B2 (en) * 2002-12-11 2005-09-27 International Business Machines Corporation Method for depositing a metal layer on a semiconductor interconnect structure

Also Published As

Publication number Publication date
WO2007001022A1 (ja) 2007-01-04
CN101914752A (zh) 2010-12-15
CN101213642B (zh) 2010-09-29
JP4830421B2 (ja) 2011-12-07
CN101213642A (zh) 2008-07-02
JP2007043038A (ja) 2007-02-15
KR20080022221A (ko) 2008-03-10
US20090227104A1 (en) 2009-09-10
KR101291917B1 (ko) 2013-07-31
CN101914752B (zh) 2012-07-04
TW200715412A (en) 2007-04-16
US8029873B2 (en) 2011-10-04

Similar Documents

Publication Publication Date Title
TWI430369B (zh) Metal film forming method
KR100987835B1 (ko) 시드막의 성막 방법, 플라즈마 성막 장치 및 기억 매체
JP5023505B2 (ja) 成膜方法、プラズマ成膜装置及び記憶媒体
JP5392215B2 (ja) 成膜方法及び成膜装置
KR100887444B1 (ko) 플라즈마 스퍼터링에 의한 성막방법 및 성막장치
TWI378153B (zh)
JP2006148075A (ja) 成膜方法及びプラズマ成膜装置
KR20160068668A (ko) Cu 배선의 형성 방법 및 성막 시스템, 기억 매체
JP2008041700A (ja) 成膜方法、成膜装置及び記憶媒体
JP2012169590A (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
KR101031677B1 (ko) 성막 방법, 성막 장치 및 기억 매체
US9406558B2 (en) Cu wiring fabrication method and storage medium
WO2009096095A1 (ja) 薄膜の形成方法、プラズマ成膜装置及び記憶媒体
KR101357531B1 (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체
JP2008098284A (ja) バリヤ層、この形成方法及びプラズマ成膜装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees