JPH06163723A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH06163723A
JPH06163723A JP4317005A JP31700592A JPH06163723A JP H06163723 A JPH06163723 A JP H06163723A JP 4317005 A JP4317005 A JP 4317005A JP 31700592 A JP31700592 A JP 31700592A JP H06163723 A JPH06163723 A JP H06163723A
Authority
JP
Japan
Prior art keywords
film
forming
bpsg
insulating film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4317005A
Other languages
English (en)
Other versions
JP2809018B2 (ja
Inventor
Yukinobu Murao
幸信 村尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4317005A priority Critical patent/JP2809018B2/ja
Priority to EP93119027A priority patent/EP0599317B1/en
Priority to DE69323396T priority patent/DE69323396T2/de
Priority to KR93025442A priority patent/KR0119189B1/ko
Publication of JPH06163723A publication Critical patent/JPH06163723A/ja
Priority to US08/411,390 priority patent/US5518962A/en
Application granted granted Critical
Publication of JP2809018B2 publication Critical patent/JP2809018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

(57)【要約】 【目的】微細化された半導体素子を有する半導体装置に
適した層間絶縁膜を提供する。 【構成】半導体素子がノンドープのＣＶＤシリコン酸化
膜１１０により覆われ、この上にＢＰＳＧ膜１２０，オ
ゾン・テオスＮＳＧ膜１３０ａ，およびオゾン・テオス
ＮＳＧ膜１３１からなる層間絶縁膜が形成されている。
このＢＰＳＧ膜１２０の膜厚は５０ｎｍ以上，２００ｎ
ｍ以下であり、このＢＰＳＧ膜１２０は７００℃以上，
８００℃以下の温度で熱処理される。上記オゾン・テオ
スＮＳＧ膜１３０ａ，１３１も、それぞれ７００℃以
上，８００℃以下の温度で熱処理さる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に高融点導電体材料からなる下層配線
層とアルミニウム系金属膜からなる上層配線との間に設
けられる層間絶縁膜とその製造方法に関する。
【０００２】
【従来の技術】従来のアルミニウム系金属膜からなる上
層配線を有する半導体装置，例えばＭＯＳ半導体装置で
は、層間絶縁膜としてＢＰＳＧ膜が広く用いられてい
た。このようなＭＯＳ半導体装置の形成方法の要旨は以
下の通りである。シリコン基板表面に拡散層および多結
晶シリコン配線を含んでなる半導体素子が形成され、全
面にノンドープの絶縁膜が形成される。その後、全面に
ＢＰＳＧ膜が形成される。このノンドープの絶縁膜は、
このＢＰＳＧ膜からのリン，あるいはボロンが上記拡散
層に拡散されるのを防ぐためである。このＢＰＳＧ膜
は、例えば９００℃程度の窒素あるいはスチーム雰囲気
での熱処理によりリフローされ、表面がなめらかにな
る。ＢＰＳＧ膜をリフローするためには、８５０℃以上
の温度が必要である。このＢＰＳＧ膜とノンドープの絶
縁膜とに開口部が設けられ、アルミニウム系金属膜から
なる上層配線が形成される。層間絶縁膜としてＢＰＳＧ
膜が採用された主なる理由は、ゲッタリング性とこのリ
フロー性とにある。
【０００３】
【発明が解決しようとする課題】半導体素子の微細化が
進むと、ＢＰＳＧ膜のみで層間絶縁膜を形成する際に、
ＢＰＳＧ膜のリフローに関連した問題が生じる。
【０００４】半導体装置の断面図である図６とＢＰＳＧ
膜の段差被覆性を示すグラフである図７とを併せて参照
すると、成膜した段階でのＢＰＳＧ膜の段差被覆性に依
存すしてボイドが発生する。
【０００５】まず、Ｐ型シリコン基板２０１ａ上にシリ
コン酸化膜２１１ａが形成され、シリコン酸化膜２１１
ａ上に多結晶シリコンゲート電極２０６ａが形成され、
全面に膜厚ｂのＢＰＳＧ膜２２０が形成される場合につ
いて考察する〔図６（ａ）〕。このＢＰＳＧ膜２２０の
リン，およびボロンの濃度は、それぞれ５ｍｏｌ％であ
る。このときの多結晶シリコンゲート電極２０６ａの側
面に形成されたＢＰＳＧ膜２２０の最小膜厚がａである
とする。このとき、ａ／ｂは、段差被覆性を示すパラメ
ータとなる。このａ／ｂのＢＰＳＧ膜２２０膜厚ｂに対
する依存性は、図７のようになる。すなわち、ＢＰＳＧ
膜２２０の膜厚ｂが２００ｎｍ以下ならば、成膜段階で
の段差被覆性は極めて良好であるが、２００ｎｍより厚
いと成膜段階での段差被覆性は悪くなる。しかしなが
ら、ＢＰＳＧ膜２２０の膜厚ｂが２００ｎｍ以下である
と、多結晶シリコンゲート電極とアルミニウム系金属膜
からなる上層配線との間の浮遊容量が大きくなり、好ま
しくない。
【０００６】次に、ＢＰＳＧ膜の膜厚が２００ｎｍより
厚い場合について述べる。Ｐ型シリコン基板２０１ｂ上
にシリコン酸化膜２１１ｂが形成され、シリコン酸化膜
２１１ｂ上に間隔０．５μｍを持って複数の多結晶シリ
コンゲート電極２０６ｂが形成され、全面に例えば膜厚
２５０ｎｍのＢＰＳＧ膜２２１が形成される〔図６
（ｂ）〕。ＢＰＳＧ膜２２１のリン，およびボロンの濃
度は、ＢＰＳＧ膜２２０のリン，およびボロンの濃度と
同じである。この場合、（段差被覆性が良好ならば成膜
段階でＢＰＳＧ膜２２１表面は概略平坦であるが）図７
に示した結果から明かなように、ＢＰＳＧ膜２２１は成
膜段階でボイド２１５が発生する。
【０００７】このボイド２１５は、ＢＰＳＧ膜２２１が
リフローされる段階で消滅する。このリフローは前述の
ように８５０℃以上の温度が必要である。しかしながら
８００℃より高い温度で熱処理を行なうと、ＭＯＳトラ
ンジスタのソース，ドレイン領域の接合の深さが増大
し、ショートチャネル効果が大きくなる。この現象は、
特にＰチャネルＭＯＳトランジスタで顕著である。この
ため、リフローしたＢＰＳＧ膜により層間絶縁膜を構成
することは、微細化された半導体素子を有する半導体装
置には適さなくなる。
【０００８】近年、段差被覆性の良好な絶縁膜として、
オゾン（Ｏ3 ）とテトラ・エトキシ・シラン（Ｓｉ（Ｏ
Ｃ2 Ｈ5 ）4 ：以後、テオスと記す）との化学気相反応
によるノンドープのシリコン酸化膜（以後、このシリコ
ン酸化膜をオゾン・テオスＮＳＧ膜と記す。ＮＳＧはＮ
ｏｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓの略）
が着目されている。
【０００９】このオゾン・テオスＮＳＧ膜のみで層間絶
縁膜を構成するには、別の問題点がある。その１つは、
このオゾン・テオスＮＳＧ膜自体にゲッタリング機能が
無いことである。さらにこのオゾン・テオスＮＳＧ膜
は、成膜段階での含水率が高く、熱処理が必要である。
この熱処理の際に、水分が半導体素子の側にも移動す
る。このことから、このオゾン・テオスＮＳＧ膜のみで
層間絶縁膜を構成すると、半導体素子の電気特性が劣化
するという問題がある。
【００１０】本発明の目的は、微細化された半導体素子
を有する半導体装置において、ゲッタリング機能を有
し，平坦性の優れた表面を有し，かつ半導体素子の電気
特性を劣化させない層間絶縁膜を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
高融点導電体材料からなる下層配線層とアルミニウム系
金属膜からなる上層配線との間の層間絶縁膜が、少なく
ともＢＰＳＧ膜および該ＢＰＳＧ膜上に積層されたオゾ
ンとテトラ・エトキシ・シランとの化学気相反応による
ノンドープのシリコン酸化膜を含む表面が平坦化された
層間絶縁膜を有する。好ましくは、前記ＢＰＳＧ膜の膜
厚が５０ｎｍ以上，２００ｎｍ以下である。
【００１２】また、本発明の半導体装置の製造方法は、
シリコン基板表面に拡散層，および多結晶シリコン配線
含んでなる半導体素子を形成し、全面にノンドープの絶
縁膜を形成する工程と、上記ノンドープの絶縁膜上に膜
厚が５０ｎｍ以上，２００ｎｍ以下のＢＰＳＧ膜を形成
し、第１の熱処理を行なう工程と、上記ＢＰＳＧ上にオ
ゾンとテトラ・エトキシ・シランとの化学気相反応によ
るノンドープのシリコン酸化膜を形成し、第２の熱処理
を行なう工程と、上記ノンドープのシリコン酸化膜の表
面にＳＯＧ膜を塗布焼成，もしくはフォトレジスト膜を
形成し、上記ＳＯＧ膜，もしくは上記フォトレジスト膜
が完全に除去されるまでエッチバックを行ない、上記ノ
ンドープのシリコン酸化膜の表面を平坦化する工程と、
上記拡散層，および上記多結晶シリコン配線にそれぞれ
に達する開口部を形成する工程と、アルミニウム系金属
膜からなる上層配線を形成する工程と、を有する。好ま
しくは、上記第１，並びに第２の熱処理が７００℃以
上，８００℃以下で行なわれる。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
【００１４】半導体装置の製造工程の断面図である図１
を参照すると、本発明の第１の実施例は、以下のように
形成される。
【００１５】まず、比抵抗１Ω・ｃｍ程度のＰ型シリコ
ン基板１０１ａ表面には、Ｐ型チャネルストッパー１０
２ａおよび膜厚５００ｎｍ程度のフィールド酸化膜１０
３ａからなる素子分離領域と、膜厚１５ｎｍ程度のゲー
ト酸化膜１０４ａとが形成され、ドーズ量３×１０12ｃ
ｍ-2程度のボロンのイオン注入によりチャネルドープ層
１０５が形成される。このゲート酸化膜１０４ａの所定
個所に開口部（図示せず）が形成される。次に、全面に
膜厚３００ｎｍ程度のＮ+ 型多結晶シリコン膜が形成さ
れ、このＮ+ 型多結晶シリコン膜が通常のフォトリソグ
ラフィとドライエッチングによりパターニングされてゲ
ート長（＝Ｌ）０．４μｍの多結晶シリコンゲート電極
１０６ａが形成される。次に、ドーズ量１×１０13ｃｍ
-2程度，エネルギー３０ｋｅＶ程度のリンのイオン注入
により、Ｐ型シリコン基板１０１ａ表面にＮ- 型拡散層
１０７が形成される。続いて、膜厚１５０ｎｍ程度のノ
ンドープのＣＶＤシリコン酸化膜１０８が、８００℃の
成膜温度で全面に形成される〔図１（ａ）〕。
【００１６】次に、上記ＣＶＤシリコン酸化膜１０８が
異方性ドライエッチングによりエッチバックされ、この
ＣＶＤシリコン酸化膜１０８からなるスペーサ１０８ａ
が上記多結晶シリコンゲート電極１０８ａの側面に形成
される。続いて、ドーズ量５×１０15ｃｍ-2程度，エネ
ルギー３０ｋｅＶ程度の砒素のイオン注入により、Ｐ型
シリコン基板１０１ａ表面にＮ+ 型拡散層１０９ａが形
成される。次に、全面に膜厚５０ｎｍ程度のノンドープ
のＣＶＤシリコン酸化膜１１０が形成される。このＣＶ
Ｄシリコン酸化膜１１０は、次に形成されるＢＰＳＧ膜
からのリン，あるいはボロンがシリコン基板１０１，も
しくはＮ- 型拡散層１０７，Ｎ+ 型拡散層１０９ａ等に
拡散するのを防ぐためである。
【００１７】次に、ＣＶＤ法により膜厚１００ｎｍ程度
のＢＰＳＧ膜１２０が形成される。このＢＰＳＧ膜１２
０のボロン濃度は約５ｍｏｌ％，リン濃度は約５ｍｏｌ
％である。このＢＰＳＧ膜１２０の膜厚は、５０ｎｍ以
上，２００ｎｍ以下であることが好ましい。ＢＰＳＧ膜
１２０の膜厚の上限は以下の理由による。図７に図示し
たように、膜厚が２００ｎｍ以下であるならばＢＰＳＧ
膜の段差被覆性が優れているが、膜厚が２００ｎｍより
厚くなるとＢＰＳＧ膜の段差被覆性が悪くなる。一方、
ＢＰＳＧ膜１２０の膜厚の下限は以下の理由による。こ
のＢＰＳＧ膜１２０は、ナトリウム等の外部不純物をゲ
ッタリングすることにより、半導体装置を保護するため
のパッシベーション膜として機能している。ＢＰＳＧ膜
がパッシベーション膜として機能するためには、５０ｎ
ｍ以上の膜厚が必要となる。
【００１８】続いて、このＢＰＳＧ膜１２０に、７００
℃以上，８００℃以下の温度による第１の熱処理が施さ
れる。第１の熱処理が８００℃以下の温度で行なわれる
のは、Ｎ+ 型拡散層１０９ａ等の接合の深さの増大を防
ぐためである。これにより、例えば、ＭＯＳトランジス
タのショートチャネル効果の増大が抑止される。また、
第１の熱処理が７００℃以上の温度で行なわれるのは、
成膜段階でのこのＢＰＳＧ膜１２０に含まれている水分
を除去するためである。なお、この第１の熱処理は、Ｂ
ＰＳＧ膜をリフローするためではない。
【００１９】次に、オゾン（Ｏ3 ）とテオス（Ｓｉ（Ｏ
Ｃ2 Ｈ5 ）4 ）との４００℃での化学気相反応（常圧Ｃ
ＶＤ法）により、全面に平均膜厚８００ｎｍ程度のオゾ
ン・テオスＮＳＧ膜１３０が形成される。オゾン：テオ
スの流量比は、１０：１である。成膜段階でのオゾン・
テオスＮＳＧ膜１３０の平坦性については、後述する。
続いて、７００℃以上，８００℃以下の温度による第２
の熱処理が施される。この第２の熱処理の温度範囲につ
いては、後述する。次に、全面にＳＯＧ膜１４０が塗布
される。このＳＯＧ膜１４０の膜厚は、厚い部分で３０
０ｎｍ程度である。ＳＯＧ膜１４０が１００℃でベーク
された後、４００℃の窒素（Ｎ2 ）雰囲気で熱処理され
る〔図１（ｂ）〕。
【００２０】次に、上記ＳＯＧ膜１４０が完全に除去さ
れるまでエッチバックが行なわれる。これにより、上記
オゾン・テオスＮＳＧ膜１３０は、平坦化された表面を
有するオゾン・テオスＮＳＧ膜１３０ａとなる〔図１
（ｃ）〕。なお、ＳＯＧ膜１４０の代りにフォトレジス
ト膜をオゾン・テオスＮＳＧ膜１３０上に形成してエッ
チバックを行なってもよい。
【００２１】次に上記多結晶シリコンゲート電極１０６
ａの所定位置，およびＮ+ 型拡散層１０９ａの所定位置
にそれぞれに達する開口部を形成してもよいが、このオ
ゾン・テオスＮＳＧ膜１３０ａの表面は、エッチバック
のため微細な凹凸が形成されている。この微細な凹凸を
緩和しておくことが好ましい。このため、再び全面に膜
厚２０ｎｍ程度のオゾン・テオスＮＳＧ膜１３１が形成
される。このオゾン・テオスＮＳＧ膜１３１の表面は成
膜段階で平坦である。続いて、上記第２の熱処理と同じ
条件での熱処理が施される。これにより、ＢＰＳＧ膜１
２０とオゾン・テオスＮＳＧ膜１３０とオゾン・テオス
ＮＳＧ膜１３１とが順次積層された構造の層間絶縁膜が
完成する〔図１（ｄ）〕。なお、上記オゾン・テオスＮ
ＳＧ膜１３１を形成する代りに、ＢＰＳＧ膜を形成し第
１の熱処理と同じ熱処理を行なうか、あるいは、ＳＯＧ
膜を塗布，焼成してもよい。
【００２２】その後、上記多結晶シリコンゲート電極１
０６ａの所定位置，およびＮ+ 型拡散層１０９ａの所定
位置にそれぞれに達する開口部（図示せず）が形成さ
れ、さらにアルミニウム系金属膜からなる上層配線（図
示せず）が形成され、本実施例による半導体装置が完成
する。
【００２３】次に、上記第１の実施例におけるオゾン・
テオスＮＳＧ膜の平坦性ついて図面を参照して説明す
る。半導体装置の断面図である図２を参照すると、Ｐ型
シリコン基板１０１ａａ上にシリコン酸化膜１１１ａａ
が形成され、シリコン酸化膜１１１ａａ上に１つの多結
晶シリコンゲート電極１０６ａａが形成される。次に、
例えば膜厚が８００ｎｍ程度のＢＰＳＧ膜に比較して充
分に厚い膜厚を有するオゾン・テオスＮＳＧ膜１３２
が、全面に形成される〔図２（ａ）〕。このオゾン・テ
オスＮＳＧ膜１３２は、膜厚が厚いにもかかわらず、Ｂ
ＰＳＧ膜（図６（ａ）参照）と異なり、成膜段階での段
差被覆性が極めて良好である。このため、Ｐ型シリコン
基板１０１ａｂ上にシリコン酸化膜１１１ａｂが形成さ
れ、シリコン酸化膜１１１ａｂ上に間隔０．５μｍを持
って複数の多結晶シリコンゲート電極１０６ａｂが形成
されたとき、全面に例えば膜厚８００ｎｍのオゾン・テ
オスＮＳＧ膜１３３が形成されても、ＢＰＳＧ膜で見ら
れたようなボイドの発生は起らず、成膜段階での段差被
覆性が極めて良好である〔図２（ｂ）〕。
【００２４】次に、上記第１の実施例における第２の熱
処理の温度限定について補足説明する。オゾン（Ｏ3 ）
とテオス（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）との化学気相反応に
おける反応生成物に水分（Ｈ2 Ｏ）が存在するため、前
述したように、オゾン・テオスＮＳＧ膜は成膜段階での
含水率が高い。このため、熱処理が必要となる。熱処理
温度に対するオゾン・テオスＮＳＧ膜の含水率比（４０
０℃で成膜した時の含水率に対する比）の変化を示す図
３を参照すると、７００℃以上の温度で熱処理する必要
がある（ＢＰＳＧ膜も同様の傾向がある）。このグラフ
は、ＯＨ基の赤外線吸収強度の測定による。第２の熱処
理が８００℃以下の温度で行なわれるのは、第１の熱処
理の上限と同様に、Ｎ+ 型拡散層１０９ａ等の接合の深
さの増大を防ぐためである。
【００２５】ＮチャネルＭＯＳトランジスタのしきい値
電圧ＶTHのゲート長Ｌ依存性を示すグラフである図４を
参照すると、上記第１の実施例によるＮチャネルＭＯＳ
トランジスタでは、ゲート長Ｌが０．４μｍ以上あれば
ショートチャネル効果は顕著でない。これに対して、従
来技術によると、ショートチャネル効果を抑制するに
は、０．７μｍ以上のゲート長Ｌが必要である。
【００２６】半導体装置の断面図である図５を参照する
と、本発明の第２の実施例は、下層配線層がＮ+ 型拡散
層１０９ｂおよびＮ+ 型の多結晶シリコン膜からなる多
結晶シリコンゲート電極１０６ｂとシリサイド配線１１
４とからなる。Ｐ型シリコン基板１０１ｂ表面にはＰ型
チャネルストッパー１０２ｂおよびフィールド酸化膜１
０３ｂからなる素子分離領域とゲート酸化膜１０４ｂと
が形成され、多結晶シリコンゲート電極１０６ｂはゲー
ト酸化膜１０４ｂ上に形成されている。多結晶シリコン
ゲート電極１０６ｂ，ゲート酸化膜１０４ｂ，およびフ
ィールド酸化膜１０３ｂはノンドープの第１層間絶縁膜
１１２に覆われている。この第１層間絶縁膜１１２に設
けられた開口部１１３を介して、上記シリサイド配線１
１４は上記Ｎ+ 型拡散層１０９ｂに接続されている。シ
リサイド配線１１４とアルミニウム系金属膜からなる上
層配線（図示せず）との間の第２の層間絶縁膜は、ＢＰ
ＳＧ膜１２１と表面が平坦化されたオゾン・テオスＮＳ
Ｇ膜１３４とＢＰＳＧ膜１２２とが順次積層されてな
る。これらＢＰＳＧ膜１２１およびオゾン・テオスＮＳ
Ｇ膜１３４の形成条件は、上記第１の実施例のＢＰＳＧ
膜１２０およびオゾン・テオスＮＳＧ膜１３０の形成条
件とそれぞれ同様である。
【００２７】上記第２の実施例は、シリサイド配線１１
４のような導電性の不純物の拡散に対して問題のない材
料からなる下層配線に対しては、ＢＰＳＧ膜１２１が直
接に接触することが可能となる。このため、この第２の
層間絶縁膜の表面の平坦性は保たれる。さらに、高融点
導電体材料からなる下層配線層が、導電性の不純物の拡
散に対して問題のない材料からなる複数の下層配線層を
含む場合でも、本実施例を適用することは可能である。
【００２８】
【発明の効果】以上説明したように本発明は、高融点導
電体材料からなる下層配線層とアルミニウム系金属膜か
らなる上層配線との間の層間絶縁膜が、少なくともＢＰ
ＳＧ膜およびＢＰＳＧ膜上に積層されたオゾン・テオス
ＮＳＧ膜を含む表面が平坦化された層間絶縁膜である。
このため、ＢＰＳＧ膜のリフローは不要となり、半導体
素子の微細化に対する制約が低減する。さらにこのＢＰ
ＳＧ膜がゲッタリング機能を有することから、層間絶縁
膜の構成にオゾン・テオスＮＳＧ膜を採用しても、半導
体素子の電気特性の劣化は回避される。
【図面の簡単な説明】
【図１】本発明の第１の実施例の製造工程の断面図であ
る。
【図２】上記第１の実施例の効果を説明するための断面
図である。
【図３】上記第１の実施例を説明するための図であり、
熱処理温度に対するオゾン・テオスＮＳＧ膜の含水率比
の変化を示すグラフである。
【図４】上記第１の実施例の効果を説明するための図で
あり、ＮチャネルＭＯＳトランジスタのしきい値電圧Ｖ
THのゲート長Ｌ依存性を示すグラフである。
【図５】本発明の第２の実施例の断面図である。
【図６】従来の半導体装置の問題点を説明するための断
面図である。
【図７】従来の半導体装置の問題点を説明するための図
であり、ＢＰＳＧ膜の段差被覆性を示すグラフである。
【符号の説明】
１０１ａ，１０１ａａ，１０１ａｂ，１０１ｂ，２０１
ａ，２０１ｂ Ｐ型シリコン基板 １０２ａ，１０２ｂ Ｐ型チャネルストッパー １０３ａ，１０３ｂ フィールド酸化膜 １０４ａ，１０４ｂ ゲート酸化膜 １０５ チャネルドープ層 １０６ａ，１０６ａａ，１０６ａｂ，１０６ｂ，２０６
ａ，２０６ｂ 多結晶シリコンゲート電極 １０７ Ｎ- 型拡散層 １０８，１１０ ＣＶＤシリコン酸化膜 １０８ａ スペーサ １０９ａ，１０９ｂ Ｎ+ 型拡散層 １１１ａａ，１１１ａｂ，２１１ａ，２１１ｂ シリ
コン酸化膜 １１２ 第１層間絶縁膜 １１３ 開口部 １１４ シリサイド配線 １２０，１２０，１２２，２２０，２２１ ＢＰＳＧ
膜 １３０，１３１，１３２，１３３ オゾン・テオスＮ
ＳＧ膜 １４０ ＳＯＧ膜 ２１５ ボイド

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 高融点導電体材料からなる下層配線層と
    アルミニウム系金属膜からなる上層配線との間の層間絶
    縁膜が、少なくともＢＰＳＧ膜および該ＢＰＳＧ膜上に
    積層されたオゾンとテトラ・エトキシ・シランとの化学
    気相反応によるノンドープのシリコン酸化膜を含む表面
    が平坦化された層間絶縁膜を有することを特徴とする半
    導体装置。
  2. 【請求項２】 前記ＢＰＳＧ膜の膜厚が５０ｎｍ以上，
    ２００ｎｍ以下であることを特徴とする請求項１記載の
    半導体装置。
  3. 【請求項３】 前記下層配線層がシリコン基板表面に設
    けられた拡散層を含むことと、前記拡散層と前記層間絶
    縁膜との間にノンドープの絶縁膜を有することとを併せ
    て特徴とする請求項１，あるいは請求項２記載の半導体
    装置。
  4. 【請求項４】 前記下層配線層がシリコン基板表面に設
    けられた拡散層並びに多結晶シリコン配線を含むこと
    と、前記拡散層並びに多結晶シリコン配線と前記層間絶
    縁膜との間にノンドープの絶縁膜を有することとを併せ
    て特徴とする請求項１，あるいは請求項２記載の半導体
    装置。
  5. 【請求項５】 シリコン基板表面に拡散層，および多結
    晶シリコン配線を含んでなる半導体素子を形成し、全面
    にノンドープの絶縁膜を形成する工程と、 前記ノンドープの絶縁膜上に膜厚が５０ｎｍ以上，２０
    ０ｎｍ以下のＢＰＳＧ膜を形成し、第１の熱処理を行な
    う工程と、 前記ＢＰＳＧ上にオゾンとテトラ・エトキシ・シランと
    の化学気相反応によるノンドープのシリコン酸化膜を形
    成し、第２の熱処理を行なう工程と、 前記ノンドープのシリコン酸化膜の表面にＳＯＧ膜を塗
    布焼成，もしくはフォトレジスト膜を形成し、前記ＳＯ
    Ｇ膜，もしくは前記フォトレジスト膜が完全に除去され
    るまでエッチバックを行ない、前記ノンドープのシリコ
    ン酸化膜の表面を平坦化する工程と、 前記拡散層，および前記多結晶シリコン配線にそれぞれ
    に達する開口部を形成する工程と、 アルミニウム系金属膜からなる上層配線を形成する工程
    と、を有することを特徴とする半導体装置の製造方法。
  6. 【請求項６】 前記第１，並びに前記第２の熱処理が７
    ００℃以上，８００℃以下で行なわれることを特徴とす
    る請求項５記載の半導体装置の製造方法。
  7. 【請求項７】 前記ノンドープの絶縁膜を形成した後、
    該ノンドープの絶縁膜に開口部を形成し、高融点金属を
    含む導電体膜からなる下層配線層を形成する工程を有す
    ることと、 前記拡散層，前記多結晶シリコン配線，および前記高融
    点金属を含む導電体膜からなる下層配線層にそれぞれに
    達する開口部を形成する工程を有することとを併せて特
    徴とする請求項５，あるいは請求項６記載の半導体装置
    の製造方法。
JP4317005A 1992-11-26 1992-11-26 半導体装置およびその製造方法 Expired - Fee Related JP2809018B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4317005A JP2809018B2 (ja) 1992-11-26 1992-11-26 半導体装置およびその製造方法
EP93119027A EP0599317B1 (en) 1992-11-26 1993-11-25 Method of forming a planarized interlayer insulating film formed of stacked BPSG film and ozone-teos NSG film in semiconductor device
DE69323396T DE69323396T2 (de) 1992-11-26 1993-11-25 Herstellungsverfahren einer planarisierten, isolierenden Zwischenschicht bestehend aus gestapelter BPSG- und Ozon-TEOS-NSO-Schicht in einer Halbleiter Vorrichtung
KR93025442A KR0119189B1 (en) 1992-11-26 1993-11-26 Planarized inter layer insulating film formed of stacked bpsg film and ozone-teos nsg film in semiconductor device and making method thereof
US08/411,390 US5518962A (en) 1992-11-26 1995-03-28 Planarized interlayer insulating film formed of stacked BPSG film and ozone-teos NSG film in semiconductor device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4317005A JP2809018B2 (ja) 1992-11-26 1992-11-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH06163723A true JPH06163723A (ja) 1994-06-10
JP2809018B2 JP2809018B2 (ja) 1998-10-08

Family

ID=18083353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4317005A Expired - Fee Related JP2809018B2 (ja) 1992-11-26 1992-11-26 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US5518962A (ja)
EP (1) EP0599317B1 (ja)
JP (1) JP2809018B2 (ja)
KR (1) KR0119189B1 (ja)
DE (1) DE69323396T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139360A (ja) * 1995-11-03 1997-05-27 Hyundai Electron Ind Co Ltd 半導体素子の金属配線形成方法
KR19990012398A (ko) * 1997-07-29 1999-02-25 윤종용 비트라인 쉬프트 방지를 위한 층간절연막 형성방법
JPH11297830A (ja) * 1998-03-16 1999-10-29 Samsung Electronics Co Ltd 半導体素子及びその製造方法
KR100315445B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US6352943B2 (en) 1998-05-20 2002-03-05 Semiconductor Process Laboratory Co., Ltd. Method of film formation and method for manufacturing semiconductor device
KR100416696B1 (ko) * 1996-10-01 2004-03-26 주식회사 하이닉스반도체 반도체소자의평탄화방법
JP2010267804A (ja) * 2009-05-14 2010-11-25 Rohm Co Ltd 半導体装置およびその製造方法

Families Citing this family (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW350832B (en) * 1994-08-24 1999-01-21 Ebara Corp Method for generating ozone and its use
US5559052A (en) * 1994-12-29 1996-09-24 Lucent Technologies Inc. Integrated circuit fabrication with interlevel dielectric
JPH08255795A (ja) * 1995-03-15 1996-10-01 Sony Corp 半導体製造方法および装置
US5563104A (en) * 1995-06-23 1996-10-08 Taiwan Semiconductor Manufacturing Company Ltd. Reduction of pattern sensitivity in ozone-teos deposition via a two-step (low and high temperature) process
US5804498A (en) * 1995-06-23 1998-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an underlayer to reduce pattern sensitivity of ozone-TEOS
JPH0964037A (ja) * 1995-08-23 1997-03-07 Mitsubishi Electric Corp 半導体装置の製造方法
US5665644A (en) * 1995-11-03 1997-09-09 Micron Technology, Inc. Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry
US7067442B1 (en) * 1995-12-26 2006-06-27 Micron Technology, Inc. Method to avoid threshold voltage shift in thicker dielectric films
US5679606A (en) * 1995-12-27 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. method of forming inter-metal-dielectric structure
KR100211540B1 (ko) * 1996-05-22 1999-08-02 김영환 반도체소자의 층간절연막 형성방법
US5869394A (en) * 1996-10-29 1999-02-09 Mosel Vitelic, Inc. Teos-ozone planarization process
US5773361A (en) * 1996-11-06 1998-06-30 International Business Machines Corporation Process of making a microcavity structure and applications thereof
JP3264196B2 (ja) * 1996-12-02 2002-03-11 ヤマハ株式会社 絶縁膜平坦化法
JP3024747B2 (ja) * 1997-03-05 2000-03-21 日本電気株式会社 半導体メモリの製造方法
US5913150A (en) * 1997-04-11 1999-06-15 Nec Corporation Method for manufacturing semiconductor device using spin on glass layer
JPH10335458A (ja) * 1997-05-30 1998-12-18 Nec Corp 半導体装置及びその製造方法
EP0893825A1 (en) * 1997-07-23 1999-01-27 STMicroelectronics S.r.l. Planarization method with a multilayer for integrated semiconductor electronic devices
EP0954017A3 (en) 1998-04-16 2000-08-09 STMicroelectronics, Inc. A semiconductor structure having an improved pre-metal dielectric stack
US6218268B1 (en) 1998-05-05 2001-04-17 Applied Materials, Inc. Two-step borophosphosilicate glass deposition process and related devices and apparatus
US6121098A (en) * 1998-06-30 2000-09-19 Infineon Technologies North America Corporation Semiconductor manufacturing method
US6090674A (en) * 1998-11-09 2000-07-18 Taiwan Semiconductor Manufacturing Company Method of forming a hole in the sub quarter micron range
US6734564B1 (en) 1999-01-04 2004-05-11 International Business Machines Corporation Specially shaped contact via and integrated circuit therewith
US6207989B1 (en) * 1999-03-16 2001-03-27 Vantis Corporation Non-volatile memory device having a high-reliability composite insulation layer
US6171948B1 (en) 1999-11-02 2001-01-09 Micron Technology, Inc. Method for filling structural gaps and intergrated circuitry
JP2001217247A (ja) * 2000-02-04 2001-08-10 Nec Corp 半導体装置およびその製造方法
US6294483B1 (en) 2000-05-09 2001-09-25 Taiwan Semiconductor Manufacturing Company Method for preventing delamination of APCVD BPSG films
US6489254B1 (en) 2000-08-29 2002-12-03 Atmel Corporation Method of forming pre-metal dielectric film on a semiconductor substrate including first layer of undoped oxide of high ozone:TEOS volume ratio and second layer of low ozone doped BPSG
JP3504250B2 (ja) * 2002-03-07 2004-03-08 沖電気工業株式会社 半導体素子の製造方法
KR100567531B1 (ko) * 2004-11-24 2006-04-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
US20060157776A1 (en) * 2005-01-20 2006-07-20 Cheng-Hung Chang System and method for contact module processing
US8435898B2 (en) * 2007-04-05 2013-05-07 Freescale Semiconductor, Inc. First inter-layer dielectric stack for non-volatile memory
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
JP6297783B2 (ja) * 2013-03-08 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299538B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9136273B1 (en) * 2014-03-21 2015-09-15 Applied Materials, Inc. Flash gate air gap
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
US9478434B2 (en) 2014-09-24 2016-10-25 Applied Materials, Inc. Chlorine-based hardmask removal
US9368364B2 (en) 2014-09-24 2016-06-14 Applied Materials, Inc. Silicon etch process with tunable selectivity to SiO2 and other materials
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US9299583B1 (en) 2014-12-05 2016-03-29 Applied Materials, Inc. Aluminum oxide selective etch
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US9343272B1 (en) 2015-01-08 2016-05-17 Applied Materials, Inc. Self-aligned process
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807016A (en) * 1985-07-15 1989-02-21 Texas Instruments Incorporated Dry etch of phosphosilicate glass with selectivity to undoped oxide
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
US4966865A (en) * 1987-02-05 1990-10-30 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
US4795722A (en) * 1987-02-05 1989-01-03 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
JP2518435B2 (ja) * 1990-01-29 1996-07-24 ヤマハ株式会社 多層配線形成法
US5132774A (en) * 1990-02-05 1992-07-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including interlayer insulating film
US5250468A (en) * 1990-02-05 1993-10-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device including interlaying insulating film
JPH0812847B2 (ja) * 1991-04-22 1996-02-07 株式会社半導体プロセス研究所 半導体製造装置及び半導体装置の製造方法
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
JP2689038B2 (ja) * 1991-12-04 1997-12-10 三菱電機株式会社 半導体装置およびその製造方法
US5278103A (en) * 1993-02-26 1994-01-11 Lsi Logic Corporation Method for the controlled formation of voids in doped glass dielectric films
US5403780A (en) * 1993-06-04 1995-04-04 Jain; Vivek Method enhancing planarization etchback margin, reliability, and stability of a semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139360A (ja) * 1995-11-03 1997-05-27 Hyundai Electron Ind Co Ltd 半導体素子の金属配線形成方法
KR100416696B1 (ko) * 1996-10-01 2004-03-26 주식회사 하이닉스반도체 반도체소자의평탄화방법
KR19990012398A (ko) * 1997-07-29 1999-02-25 윤종용 비트라인 쉬프트 방지를 위한 층간절연막 형성방법
JPH11297830A (ja) * 1998-03-16 1999-10-29 Samsung Electronics Co Ltd 半導体素子及びその製造方法
US6352943B2 (en) 1998-05-20 2002-03-05 Semiconductor Process Laboratory Co., Ltd. Method of film formation and method for manufacturing semiconductor device
KR100315445B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
JP2010267804A (ja) * 2009-05-14 2010-11-25 Rohm Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP0599317B1 (en) 1999-02-03
DE69323396T2 (de) 1999-09-09
US5518962A (en) 1996-05-21
KR0119189B1 (en) 1997-09-30
EP0599317A1 (en) 1994-06-01
JP2809018B2 (ja) 1998-10-08
DE69323396D1 (de) 1999-03-18

Similar Documents

Publication Publication Date Title
JP2809018B2 (ja) 半導体装置およびその製造方法
US5461254A (en) Method and resulting device for field inversion free multiple layer metallurgy VLSI processing
US5936300A (en) Semiconductor device with film covering
US7649218B2 (en) Lateral MOS transistor and method for manufacturing thereof
US6888183B1 (en) Manufacture method for semiconductor device with small variation in MOS threshold voltage
US6489661B2 (en) Method of manufacturing semiconductor device and semiconductor device
KR100298915B1 (ko) 반도체장치및그제조방법
US6806174B2 (en) Semiconductor devices and methods for fabricating the same
KR100688023B1 (ko) 반도체 소자의 제조 방법
JPH098135A (ja) 半導体装置の製造方法
JPH0454390B2 (ja)
JP3348264B2 (ja) 半導体集積回路装置とその製造方法
KR20040070794A (ko) Ｐｉｐ 커패시터를 갖는 반도체 소자의 제조 방법
US6169026B1 (en) Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer
KR100287178B1 (ko) 반도체소자의콘택홀형성방법
KR100529451B1 (ko) 반도체 소자 및 그 제조 방법
KR100273988B1 (ko) 커패시터제조방법(Method For Making a Capacitor)
JPH05251446A (ja) 半導体装置及びその製造方法
JPH05198690A (ja) 半導体装置の製造方法
JPH06291203A (ja) 半導体装置及びその製造方法
JPH06163522A (ja) 半導体装置の層間絶縁膜
JP2000208507A (ja) 絶縁膜の形成方法および半導体装置の製造方法
JPH02211633A (ja) 半導体装置及びその製造方法
JPH11204738A (ja) 半導体装置の製造方法
KR19980060885A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980630

LAPS Cancellation because of no payment of annual fees