JP2817680B2

JP2817680B2 - 半導体装置の製造方法

Info

Publication number: JP2817680B2
Application number: JP7267190A
Authority: JP
Inventors: 賢一小柳
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-10-16
Filing date: 1995-10-16
Publication date: 1998-10-30
Anticipated expiration: 2015-10-16
Also published as: JPH09116002A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関して、特に多層配線構造を有する半導体装置の
層間絶縁膜の形成方法に関するものである。

【０００２】

【従来の技術】半導体素子の微細化にともない、半導体
装置の構成には多層配線の採用が必須となっている。多
層配線を有する半導体装置の層間絶縁膜としては、配線
間の寄生容量を低減するため、酸化シリコン系の絶縁膜
が主流となっている。また、層間絶縁膜表面に大きな段
差を有する場合には、上層配線の形成時にフォトリソグ
ラフィー技術において、フォーカスマージンの不足から
微細なレジストパターンが形成できない。また、かりに
レジストパターンが形成できたとしても大きな段差のた
めに上層配線の断線を引き起こす可能性が高くなる。こ
のため、層間絶縁膜の表面が滑らかであることが要求さ
れる。

【０００３】層間絶縁膜形成の従来技術としてスピンオ
ングラス膜を用いた方法がよく知られている。スピンオ
ングラス膜を用いた場合の層間絶縁膜の形成方法を、従
来例１として図９を用いて説明する。図９（ａ）に示す
ように、半導体基板１上に公知の方法によりアルミニウ
ム配線２を形成する。

【０００４】次にテトラエトキシオルソシリケート（以
下ＴＥＯＳと記す）と酸素を材料として、プラズマ化学
気相成長法によりプラズマＣＶＤ酸化シリコン膜８を形
成して図９（ｂ）に示す構造を得る。その後スピンオン
グラスを塗布し、２００℃程度で熱処理して溶剤を揮発
させ、さらに４００℃程度で焼成することで無機スピン
オングラス膜９を形成して図９（ｃ）に示す構造を得
る。このとき用いられるスピンオングラス材料は、一般
には有機溶液に分散させた水酸化シリコン（シラノー
ル：Ｓｉ（ＯＨ）₄）が用いられる。

【０００５】下層配線の主材料がアルミニウム等の金属
からなる場合には、金属の融点が低いことから高々４５
０℃の熱処理しか行えず、形成される無機スピンオング
ラス膜は十分な緻密化は行われない。その結果、熱処理
を行っても膜中には多量のシラノール結合（Ｓｉ−ＯＨ
結合）が含まれ、このシラノール結合に大気中の水分が
水素結合により吸着する傾向があり、スピンオングラス
膜は強い吸湿性を示す。この水分は非常に多く、かつ容
易に脱離する。

【０００６】ビアホール側壁にこのスピンオングラス膜
が露出していると、下層配線と上層配線を電気的に接続
するためのタングステン等による金属配線を形成する際
に、このスピンオングラス膜から水分の脱離が起こり、
下層配線上にアルミナが形成されるため、配線抵抗が増
加する。特に１μｍ以下の径のビアホールでこの現象は
顕著に表れる。

【０００７】この対策として、１μｍ以下の系のビアホ
ールに対しては一般的にはビアホル側壁にスピンオング
ラス膜が露出しないように、ドライエッチング技術を用
いた全面エッチバック法により、下層配線上のスピンオ
ングラス膜を全て除去する方法が用いられている。この
方法により図１０（ａ）に示す構造を得る。その後、Ｔ
ＥＯＳと酸素を材料として、プラズマ化学気相成長法に
よりプラズマＣＶＤ酸化シリコン膜８を形成して、図１
０（ｂ）に示す３層からなる層間絶縁膜構造が完成す
る。従来例１に示した方法で形成された層間絶縁膜に
は、下層配線上には存在しないものの、配線間には多量
の水分を含むスピンオングラス膜が存在する。近年、Ｍ
ＯＳＦＥＴの微細化が進むにつれて、ソースとドレイン
間の電界が増加し、その結果ホットキャリアによるデバ
イス特性の劣化がみられ、信頼性の上で大きな問題とな
ってきている。層間絶縁膜中に含まれている多量の水が
トランジスタのゲート酸化膜まで拡散すると、ゲート酸
化膜中にホットキャリアを捕獲する準位やシリコン基板
とゲート酸化膜との界面に界面準位を形成するため、ホ
ットキャリアによるデバイスの劣化を加速する原因とな
る。ＭＯＳＦＥＴを形成した半導体基板上に、従来例１
で示した方法により層間絶縁膜を形成したときのホット
キャリア耐性寿命を測定した。その結果、電源電圧３．
３Ｖ時の寿命は約１年と予測された。実用上１０年以上
の寿命が必要と考えられることから、この層間絶縁膜構
造では信頼性が不十分であることがわかる。この対策と
して特開平５−１９８６９０に示されている層間絶縁膜
形成方法が考えられる。この方法を従来例２として図１
１乃至図１２（ａ）〜図１２（ｂ）を用いて説明する。

【０００８】図１１に示すように、半導体基板１上に公
知の方法によりアルミニウム配線２を形成した後、ＥＣ
ＲプラズマＣＶＤ法によりＥＣＲプラズマＣＶＤ酸化シ
リコン膜１１を形成して図１２（ａ）に示す構造を得
る。次に、オゾンによるＴＥＯＳの分解反応を利用する
常圧ＣＶＤ法（以下オゾンＴＥＯＳ−ＣＶＤ法と称す）
によりオゾンＴＥＯＳ−ＣＶＤ酸化シリコン膜１２を形
成して図１２（ｂ）に示す構造を得る。その後、ＥＣＲ
プラズマＣＶＤ法によるＥＣＲプラズマＣＶＤ酸化シリ
コン膜１１０を形成して、図１２（ｃ）に示す層間膜構
造を得る。

【０００９】オゾンＴＥＯＳ−ＣＶＤ法により形成した
酸化シリコン膜１２も従来例１で用いたスピンオングラ
ス膜と同様に、膜中の水分量が非常に多い。従って、こ
の酸化シリコン膜１２を層間絶縁膜として使用した場合
も、スピンオングラス膜を用いた従来例１と同様にホッ
トキャリアによるデバイス特性の劣化が生ずる可能性が
ある。しかしそれは、従来例２に示すようにＥＣＲプラ
ズマＣＶＤ酸化シリコン膜１１を形成することで改善さ
れる。特開平５−１９８６９０号によると、アルミニウ
ム配線上にオゾンＴＥＯＳ−ＣＶＤ酸化シリコン膜を１
μｍ成膜して、その上にＥＣＲプラズマ酸化シリコン膜
を０．１μｍ成膜したときのホットキャリア耐性寿命が
６２日であったのに対して、アルミニウム配線上にＥＣ
ＲプラズマＣＶＤ酸化シリコン膜を０．３μｍ成膜した
後にオゾンＴＥＯＳ−ＣＶＤ酸化シリコン膜を１μｍ成
膜したときのホットキャリア寿命は５０年であり、実用
上十分なものである。この寿命が改善される原因は、Ｅ
ＣＲプラズマＣＶＤ法による酸化シリコン膜がＭＯＳＦ
ＥＴヘの水分の透過を防いでいるためと考えられる。Ｅ
ＣＲプラズマＣＶＤ法により形成される酸化シリコン膜
が水分の透過を防ぐ理由については、１９９３年のブイ
エルエスアイマルチレベルインターコネクシヨン
コンファレンス（ＶＬＳＩＭｕｌｔｉｌｅｖｅｌＩｎ
ｔｅｒｃｏｎｅｃｔｉｏｎＣｏｎｆｅｒｅｎｃｅ）に
おいて町田等によって報告されている。

【００１０】この報告によると、ＥＣＲプラズマＣＶＤ
により形成される酸化シリコン膜が水分を透過しない原
因は、ＥＣＲプラズマＣＶＤ酸化シリコン膜中に含まれ
る未結合のＳｉのボンドや多量のＳｉ−Ｈ結合に起因し
ている。これは、後述の化学式１、化学式２、化学式３
に示すように酸化シリコン膜中に存在するＳｉの未結合
のボンドやＳｉ−Ｈ結合が水を捕獲して、ＳｉＯ₂結合
を形成するためと考えられる。

【００１１】従って、オゾンＴＥＯＳ−ＣＶＤによる酸
化シリコン膜からの水分を完全に防ぐためには、ＥＣＲ
プラズマＣＶＤ酸化シリコン膜中に、未結合のＳｉのボ
ンドやＳｉ−Ｈ結合が多量に含まれている必要がある。
ＥＣＲプラズマＣＶＤ酸化シリコン膜中のＳｉの未結合
のボンドは、酸化シリコン膜中の水と比較して、１００
倍以下しか存在しない。一方、Ｓｉ−Ｈ結合は、ＥＣＲ
プラズマＣＶＤ酸化シリコン膜中に、オゾンＴＥＯＳ−
ＣＶＤ酸化シリコン膜中の水の量以上に多量に含むこと
ができる。

【００１２】そこで、成膜材料である酸素とモノシラン
の流量比によって、ＥＣＲプラズマＣＶＤ法により形成
される酸化シリコン膜中のＳｉ−Ｈ結合の濃度を制御す
ることが考えられる。成膜中のモノシランに対する酸素
の流量比を小さくすることで、形成されるＥＣＲプラズ
マＣＶＤ酸化シリコン膜１１中のＳｉ−Ｈ結合を増やす
ことができ、これによりオゾンＴＥＯＳ−ＣＶＤ酸化シ
リコン膜１２からのＭＯＳＦＥＴヘの水分の透過を防ぐ
ことができる。

【００１３】化学式１Ｓｉ−Ｈ十Ｈ₂Ｏ→Ｓｉ−ＯＨ十Ｈ₂↑ 化学式２Ｓｉ^・十Ｈ₂Ｏ→Ｓｉ−ＯＨ十Ｈ₂↑ 化学式３´ Ｓｉ−ＯＨ十Ｓｉ−ＯＨ→Ｓｉ−Ｏ−Ｓｉ十Ｈ₂Ｏ↑

【００１４】

【発明が解決しようとする課題】上述した従来例２の方
法で形成した層間絶縁膜は、横方向の配線間のリーク電
流が発生する。その理由は、半導体基板上に絶縁膜を介
して図９に示すパターンのアルミニウム配線を形成した
後、従来例２に示す層間絶縁膜構造を形成して試料と
し、横方向の配線間におけるリーク電流を測定すること
が可能である。このときのアルミニウム配線の配線の高
さは０．６μｍ、配線間隔は０．５μｍ、配線幅は０．
７μｍとした。また、このとき成膜したＥＣＲプラズマ
ＣＶＤ法による酸化シリコン膜１１の成膜時のモノシラ
ンに対する酸素の流量比は１．５０とした。また、配線
上のＥＣＲプラズマＣＶＤ法による酸化シリコン膜の膜
厚は０．３μｍ、オゾンＴＥＯＳ−ＣＶＤ法による酸化
シリコン膜１２は１μｍ、その上のＥＣＲプラズマＣＶ
Ｄ法による酸化シリコン膜１１０（図１２（ｃ））の膜
厚は０．１μｍとした。この方法で従来例２の層間膜構
造の横方向のリーク電流を測定したところ、図１４に示
すように大きなリーク電流特性となった。

【００１５】この原因を調ベるために、図１５に示すＭ
ＯＳダイオード構造を形成してＥＣＲプラズマＣＶＤ酸
化シリコン膜のリーク電流を測定した。このときのＥＣ
ＲプラズマＣＶＤ酸化シリコン膜の膜厚は０．２μｍ、
金属電極の面積を０．０１ｃｍ²として、成膜時のモノ
シランと酸素の流量比を変えて成膜した。その時のリー
ク電流の測定結果を図１６に示す。図１６によると、モ
ノシランに対する酸素の流量比が小さくなると、ＥＣＲ
プラズマＣＶＤ酸化シリコン膜中に、より多くのＳｉ−
Ｈ基を含むようになり、結果としてリーク電流が増加す
ることがわかった。これは、成膜時のモノシランに対す
る酸素の流量比を小さくするとＳｉ−Ｈ基だけでなく、
Ｓｉ−Ｈ基の１００分の１程度と少ないもののＳｉの未
結合のボンドも増加するため、このＳｉの未結合のボン
ドがリーク電流を発生させていると考えられる。従っ
て、配線の横方向のリーク電流が大きかったのは、図１
２（ｃ）に示す１３の経路で、第１のＥＣＲプラズマＣ
ＶＤ酸化シリコン膜１１を通して電流がリ一クしたもの
と考えられる。このリーク電流を低減するためには、成
膜時のモノシランに対する酸素の流量比を大きくして、
ＥＣＲプラズマＣＶＤ酸化シリコン膜１１中のＳｉ−Ｈ
基が少ない条件で成膜する必要があることが図１６より
分かるが、逆に耐透水性が悪くなるためホットキャリア
に対する耐性が劣化する。従って、耐透水性に優れてい
て、リーク電流の少ないＥＣＲプラズマＣＶＤ酸化シリ
コン膜を形成することはできないことがわかる。

【００１６】配線間のリーフ電流を低減する方法として
特開平１ー３０８０５２号や、特開平４ー２９３１９号
のようにリーク電流の大きな絶縁膜上に、リーク電流の
小さな絶縁膜を形成する方法がある。しかし、これらの
方法では異相間、つまり、上層配線と下層配線間のリー
ク電流を低減することは可能となるが、同層間、つま
り、図１２（ｃ）にしめす１３の経路で流れるリーク電
流を低減することはできない。

【００１７】本発明の目的は、トランジスタの寿命の劣
化の原因となる水分の透過を防ぐことができ、かつ配線
間のリーク電流を増加することのない層間絶縁膜を形成
する半導体装置の製造方法を提供することにある。

【００１８】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁膜を介して半導体基板表面に複数の配線
を形成するとき下層になる下層配線の上部絶縁層を複数
の酸化シリコン膜の重畳により形成する半導体装置の製
造方法において、高密度プラズマを用いた化学気相成長
法により半導体基板に高周波電力を印加しながらＳ_i−
Ｈ基の含有量が予め決められた第１の値より少ない第１
の酸化シリコン膜を配線層上に直接形成する工程と、前
記第１の酸化シリコン膜よりも酸化シリコン膜中のＳｉ
−Ｈ基の含有量が前記第１の値よりも多い成膜条件で、
半導体基板に高周波電力を印加しながら高密度プラズマ
を用いた化学気相成長法により第２の酸化シリコン膜を
第１の酸化シリコン膜上に形成する工程と、スピンオン
グラス法、もしくは熱化学気相成長法により第３の酸化
シリコン膜を前記第２の酸化シリコン膜上に形成する工
程を有する。

【００１９】また、上記工程に加えて、前記第３の酸化
シリコン表面をエッチングして、下層配線上から第３の
酸化シリコン膜を除去する工程を含む製造方法、前記第
３の酸化シリコン膜を成膜した後、もしくは前記第３の
酸化シリコン膜表面をエッチングして、下層配線上から
第３の酸化シリコン膜を除去した後に、プラズマ化学気
相成長法により第４の酸化シリコン膜を形成する工程を
含む製造方法、前記高密度プラズマを生成する工程が、
電子サイクロトロン共鳴、ヘリコン波、及び誘導結合の
いずれかを用いることを含む製造方法、および、前記高
密度プラズマを用いた化学気相成長法の成膜材料として
モノシランと酸素、もしくはモノシランと酸素とアルゴ
ンを用いることを含む半導体装置の製造方法も本発明に
含まれ、特に、前記第１の酸化シリコン膜中の水素濃度
が１．０×１０²1ｃｍ^-3 よりも小さく、前記第２の酸
化シリコン膜中の水素濃度が１．０×１０²¹ｃｍ^-3 以
上であることが望ましい条件である。

【００２０】

【発明の実施の形態】図１に、赤外分光法により求めた
ＥＣＲプラズマＣＶＤ酸化シリコン膜中の水素濃度のモ
ノシランと酸素の流量比依存性である。図に示すように
成膜時のモノシランと酸素の流量比を変えることで、Ｅ
ＣＲプラズマＣＶＤ酸化シリコン膜中の水素濃度を制御
することが可能となる。

【００２１】図２に、シリコン基板上に酸化シリコン膜
を介して図１３に示した櫛形アルミニウム配線パターン
を形成した上に、ＥＣＲプラズマＣＶＤ法により酸化シ
リコン膜を形成した場合のリーク電流を示す。このとき
のＥＣＲプラズマＣＶＤ法による酸化シリコン膜は０．
２μｍとし、モノシランと酸素の流量比を変化させて成
膜し、その値を横軸として示した。図２に示すように酸
素流量が少ないほどリーク電流が大きくなる。それは形
成される酸化シリコン膜が十分にＳｉ−Ｏ結合が形成で
きずに、酸化シリコン膜中に多量の水素が含まれるだけ
でなく、多量に未結合のボンドが存在するためと考えら
れる。従って、リーク電流を少なくするためには、酸化
膜中の未結合のボンドを無くする必要があり、そのため
にはモノシランに対する酸素の流量比を大きくすること
が有効である。

【００２２】図２では酸素とＳｉＨ₄の流量を変えるこ
とでリーク電流を低減したが、他の成膜条件によってリ
ーク電流を低減することも可能である。その時は、形成
される酸化シリコン膜中の未結合のボンドを少なくする
ことでリーク電流を低減することができ、同様の効果を
得ることができる。

【００２３】シリコン基板上に公知の方法でＭＯＳトラ
ンジスタを形成し、続いて、ＥＣＲプラズマＣＶＤ法に
より酸化シリコン膜を０．２μｍ形成し、その後、水蒸
気雰囲気中で４００℃で３０分間熱処理することによ
り、ＭＯＳトランジスタのホットキャリア耐性寿命を評
価した。図３にその結果から予測した寿命を示す。横軸
は成膜時のモノシランに対する酸素の流量比である。図
中に示した破線は１０年を示している。モノシランに対
する酸素の流量比を１．５以上にすると寿命が１０年以
下となり十分な信頼性を得ることができない。これはＥ
ＣＲプラズマＣＶＤ酸化シリコン膜中のＳｉ−Ｈ基が少
ないために、熱処理雰囲気から取り込まれる水分が酸化
シリコン膜を透過し、ＭＯＳＦＥＴのゲート酸化膜付近
に取り込まれるためであると考えられる。逆に１．５以
下にするとＥＣＲプラズマＣＶＤ酸化シリコン膜中にＳ
ｉ−Ｈ基が多量に含まれ、水分の透過を防ぐために、Ｍ
ＯＳＦＥＴの寿命が長くなる。

【００２４】図３ではモノシランに対する酸素の流量比
を小さくすることによって寿命を長くできたが、他の成
膜条件によって寿命を長くすることも可能である。その
時は形成される酸化シリコン膜中のＳｉ−Ｈ基を多くす
るような成膜条件を設定することで、寿命を長くするこ
とができ、同様の効果を得ることができる。

【００２５】本発明の目的である、トランジスタの寿命
を劣化させずにかつ配線間のリーク電流を抑えた層間絶
縁膜は、図４に示すように、まず、Ｓｉ−Ｈ基の少ない
酸化シリコン膜を形成した後に、引き続きＳｉ−Ｈ基の
多い酸化シリコン膜を形成することで実現することがで
きる。Ｓｉ−Ｈ基の少ない条件でＥＣＲプラズマＣＶＤ
酸化シリコン膜は、十分にＳｉＯ₂結合ができている。
従って、横方向の配線間のリーク電流は少ない。また、
Ｓｉ−Ｈ基の多い条件でＥＣＲプラズマＣＶＤ法により
成膜した酸化シリコン膜は、耐透水性に優れているた
め、トランジスタの寿命を劣化させることはなく、また
配線に直接接していないため、この酸化シリコン膜が配
線間のリーク電流を増加させることはない。

【００２６】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００２７】図５、図６は、本発明の第１の実施例を説
明するための半導体装置の製造過程の断面図である。図
５（ａ）に示すように、半導体基板１上に公知の方法に
より、アルミニウム配線２を形成する。次に、ＥＣＲプ
ラズマＣＶＤ法によりＳｉ−Ｈ基の少ない第１の酸化シ
リコン膜３を０．２μｍ成膜して、図５（ｂ）に示す構
造を得る。このＳｉ−Ｈ基の少ない第１の酸化シリコン
膜３を成膜する際の、モノシランの流量に対する酸素の
流量比は２．０とした。また、材料にはＡｒを同時に導
入し、基板には１３．５６ＭＨＺのＲＦパワーを印加し
ながら成膜した。

【００２８】続いて、第１の酸化シリコン膜３を成膜し
たものと同一の装置により、ＥＣＲプラズマＣＶＤ法に
よりＳｉ−Ｈ基の多い第２の酸化シリコン膜４を０．２
μｍ成膜して、図５（ｃ）の構造を得る。このときの第
２の酸化シリコン膜４を成膜する際の、モノシランの流
量比に対する酸素の流量比は１．２５とした。

【００２９】また、このときの材料にはＡｒを同時に導
入し、基板には１３．５６ＭＨＺのＲＦパワーを印加し
ながら成膜した。

【００３０】本実施例では、第１の酸化シリコン膜３と
第２の酸化シリコン膜４は同一の装置内で成膜したが、
別の装置によって成膜することも可能である。

【００３１】次に、スピンオングラス材料を塗布し、窒
素雰囲気中で１５０℃の温度により熱処理して溶剤を揮
発させ、さらに窒素雰囲気中で４００℃の温度により熱
処理することで第３の酸化シリコン膜５を形成して図６
（ａ）に示す層間絶縁膜構造を得る。

【００３２】図６（ａ）に示す構造の第３の酸化シリコ
ン膜５上にＴＥＯＳと酸素を原料としてプラズマ化学気
相成長法により第４の酸化シリコン膜６を形成しても良
い。この場合、この層間絶縁膜上に配線を形成したとき
の、配線間のリーク電流を低減することが可能となる。
上記の方法で形成した層間絶縁膜は配線間のリーク電流
が少なく、かつトランジスタのホットキャリア耐性の劣
化が小さい。

【００３３】第１の実施例に示す層間絶縁膜構造は、１
μｍ以上の径のビアホールを有する半導体装置に使用し
た方がよい。何故なら、ビアホール側壁にスピンオング
ラス膜が露出するので、１μｍ以下の径のビアホールの
場合には、ビアホール形成時に、スピンオングラス膜か
らの水分により接続不良を起こす可能性があるからであ
る。

【００３４】従来例１に示した第３の酸化シリコン膜５
として、スピンオングラス膜の代わりにオゾンによるＴ
ＥＯＳの分解反応を利用する常圧ＣＶＤ（オゾンＴＥＯ
Ｓ−ＣＶＤ）法により形成されるオゾンＴＥＯＳ−ＣＶ
Ｄ酸化シリコン膜を用いることもできる。この酸化シリ
コン膜はスピンオングラス膜よりも膜中水分量が少ない
ので、スピンオングラス膜よりも小さな径のビアホール
を形成することが可能となる。

【００３５】次に、本発明の第２の実施例について説明
する。

【００３６】図７、図８は、本発明の半導体装置の製造
方法の第２の実施例を説明するための半導体装置の製造
過程の断面図である。図７（ａ）に示すように、半導体
基板１上に公知の方法により、アルミニウム配線２を形
成する。次に、ＥＣＲプラズマＣＶＤ法によりＳｉ−Ｈ
基の少ない第１の酸化シリコン膜３を０．２μｍ成膜し
て、図７（ｂ）に示す構造を得る。このＳｉ−Ｈ基の少
ない酸化シリコン膜３を成膜する際の、モノシランの流
量に対する酸素の流量比は２．０とした。また、材料に
はＡｒを同時に導入し、基板には１３．５６ＭＨＺのＲ
Ｆパワーを印加しながら成膜した。引き続き第１の酸化
シリコン膜３を成膜したものと同一の装置により、ＥＣ
ＲプラズマＣＶＤ法によりＳｉ−Ｈ基の多い第２の酸化
シリコン膜４を０．２μｍ成膜して、図７（ｃ）の構造
を得ることができた。このときの酸化シリコン膜４を成
膜する際の、モノシランの流量に対する酸素の流量比は
１．２５とした。また、このとき材料にはＡｒを同時に
導入し、基板には１３．５６ＭＨＺのＲＦパワーを印加
しながら成膜した。本実施例では、第１の酸化シリコン
膜３と第２の酸化シリコン膜４は同一の装置内で成膜し
たが、別の装置によって成膜することも可能である。

【００３７】次に、スピンオングラス材料を塗布し、窒
素雰囲気中で１５０℃の温度により熱処理して溶剤を揮
発させ、さらに窒素雰囲気中で４００℃の温度により熱
処理することで第３の酸化シリコン膜５を形成して図８
（ａ）に示す構造を得る。次に、エッチバック法により
アルミニウム配線２上にスピンオングラス法により形成
した第３の酸化シリコン膜が残らないように、エッチバ
ックをして図８（ｂ）に示す構造を得る。さらに、シリ
コン基板上に第４の酸化シリコン膜６を、ＴＥＯＳと酸
素を材料とするプラズマ化学気相成長法により形成して
図８（ｃ）に示す層間絶縁膜構造を得る。

【００３８】この方法で形成した層間絶縁膜は、第１の
実施例と同様に配線間のリーク電流が少なく、かつ、ト
ランジスタのホットキャリア耐性の劣化が小さい。

【００３９】また、この第２の実施例で形成された層間
絶縁膜は、下層配線上に膜中水分量が多いスピンオング
ラス膜が残らないため、層間絶縁膜形成後にその上層に
配線を形成する際に必要となる下層配線との電気的な接
続のためのビアホール側壁にスピンオングラス膜が露出
すること無く、従って１μｍ以下の径のビアホールを形
成しても配線の電気的不良を発生することはない。

【００４０】

【発明の効果】以上説明したように本発明は、金属配線
上にＳｉ−Ｈ基の少ない第１の酸化シリコン膜を成膜
し、その上にＳｉ−Ｈ基の多い酸化シリコン膜を成膜す
ることにより、同相配線間のリーク電流が小さく、かつ
耐透水性のよい層間絶縁膜を得ることができ、これによ
り、トランジスタのホットキャリアによる特性劣化を最
小限に抑えられる効果がある。

【図面の簡単な説明】

【図１】酸化シリコン膜中の水素濃度の酸素／モノシラ
ン流量比に対する関係を示す図である。

【図２】リーク電流と酸素／モノシラン流量比との関係
を示す図である。

【図３】ホットキャリア寿命と酸素／モノシラン流量比
との関係を示す図である。

【図４】本発明の基本概念を説明するための半導体装置
の断面図である。

【図５】本発明の半導体装置の製造方法の第１の実施例
を説明するための半導体装置の工程順断面図で、（ａ）
は配線工程結果の、（ｂ）は第１の酸化シリコン膜成膜
工程結果の、（ｃ）は第２の酸化シリコン膜の成膜工程
結果の断面図である。

【図６】図５に示す第１の実施例の工程に引き続く工程
順断面図で、（ａ）は第３の酸化シリコン膜成膜工程結
果の、（ｂ）は第４の酸化シリコン膜成膜工程結果の工
程断面図である。

【図７】本発明の第２の実施例の半導体装置の工程順断
面図で、（ａ）は配線工程結果の、（ｂ）は第１のシリ
コン酸化膜成膜工程結果の、〔ｃ〕は第２のシリコン膜
の成膜工程結果の工程断面図である。

【図８】図７に示す第２の実施例の工程に引き続く工程
順断面図で、（ａ）は第３の酸化シリコン膜成膜工程結
果の、（ｂ）は第３の酸化シリコン膜をエッチバックし
た工程結果の、〔ｃ〕は第４の酸化シリコン膜の成膜工
程結果の工程断面図である。

【図９】第１の従来例の半導体装置の製造工程工程順断
面図で、（ａ）は配線工程結果の、（ｂ）はプラズマＣ
ＶＤ酸化シリコン膜成膜工程結果の、（ｃ）スピンオン
グラス膜成膜工程結果の工程断面図である。

【図１０】図９に示す工程に引き続く工程順断面図で、
（ａ）はスピンオングラスのエッチバック工程結果の、
（ｂ）は第３の酸化シリコン膜の成膜工程結果の工程断
面図である。

【図１１】第２の従来例の半導体装置の配線工程結果の
製造工程順断面図である。

【図１２】図１１に示す製造工程に引き続く工程の工程
順断面図で、（ａ）はＥＰＣプラズマＣＶＤ酸化シリコ
ン膜１１成膜工程結果の、（ｂ）はオゾン−ＴＥＯＳＵ
ＣＶＤ酸化シリコン膜１２成膜工程結果の、（ｃ）はオ
ゾン−ＴＥＯＳＣＶＤ酸化シリコン膜の上に成膜するＥ
ＣＲプラズマＣＶＤ酸化シリコン膜１１０成膜工程結果
の工程断面図である。

【図１３】横方向配線間リーク電流側定パターンを示す
図である。

【図１４】横方向配線間リーク電流を示す図である。

【図１５】縦方向リーク電流の測定試料の断面図であ
る。

【図１６】縦方向リーク電流のＯ₂／Ｓ_iＨ₄流量比別電
圧変化ダイヤグラムである。

【符号の説明】

１半導体基板２アルミニウム配線３Ｓｉ−Ｈ基の少ない第１の酸化シリコン膜４Ｓｉ−Ｈ基の多い第２の酸化シリコン膜５第３の酸化シリコン膜６第４の酸化シリコン膜７エッチバックされたスピンオングラス膜８プラズマＣＶＤ酸化シリコン膜９スピンオングラス膜１０エッチバックされたスピンオングラス膜１１ＥＣＲプラズマＣＶＤ酸化シ１Ｊコン膜１２オゾンＴＥ。Ｓ−ＣＶＤ酸化シリコン膜１３リーク電流伝搬経路１４シリコン基板１５ＥＣＲプラズマＣＶＤ酸化シリコン膜１６アルミニウム電極８０プラズマＣＶＤ酸化シリコン膜１１０ＥＣＲプラズマＣＶＤ酸化シ１Ｊコン膜

Claims

(57)【特許請求の範囲】

【請求項１】絶縁膜を介して半導体基板表面に複数の
配線を形成するとき下層になる下層配線の上部絶縁層を
複数の酸化シリコン膜の重畳により形成する半導体装置
の製造方法において、高密度プラズマを用いた化学気相成長法により半導体基
板に高周波電力を印加しながらＳ_i−Ｈ基の含有量が予
め決められた第１の値より少ない第１の酸化シリコン膜
を配線層上に直接形成する工程と、前記第１の酸化シリコン膜よりも酸化シリコン膜中のＳ
ｉ−Ｈ基の含有量が前記第１の値よりも多い成膜条件
で、半導体基板に高周波電力を印加しながら高密度プラ
ズマを用いた化学気相成長法により第２の酸化シリコン
膜を第１の酸化シリコン膜上に形成する工程と、スピンオングラス法、もしくは熱化学気相成長法により
第３の酸化シリコン膜を前記第２の酸化シリコン膜上に
形成する工程を有することを特徴とする半導体装置の製
造方法。
【請求項２】前記第３の酸化シリコン表面をエッチン
グして、下層配線上から第３の酸化シリコン膜を除去す
る工程を有する請求項１記載の半導体装置の製造方法。
【請求項３】前記第３の酸化シリコン膜を成膜した
後、もしくは前記第３の酸化シリコン膜表面をエッチン
グして、下層配線上から第３の酸化シリコン膜を除去し
た後に、プラズマ化学気相成長法により第４の酸化シリ
コン膜を形成する工程を有する請求項１もしくは請求項
２記載の半導体装置の製造方法。
【請求項４】前記高密度プラズマを生成する工程が、
電子サイクロトロン共鳴、ヘリコン波、及び誘導結合の
いずれかを用いる請求項１乃至請求項３のいずれか１項
に記載の半導体装置の製造方法。
【請求項５】前記高密度プラズマを用いた化学気相成
長法の成膜材料としてモノシランと酸素、もしくはモノ
シランと酸素とアルゴンを用いる請求項４記載の半導体
装置の製造方法。
【請求項６】前記第１の酸化シリコン膜中の水素濃度
が１．０×１０²1ｃｍ^-3 よりも小さく、前記第２の酸化シリコン膜中の水素濃度が１．０×１
０²¹ｃｍ^-3 以上であることを特徴とする請求項５記載
の半導体装置の製造方法。