KR100265326B1 - 스텝커버리지와 불순물 개선을 위한 산화막 증착방법 - Google Patents

스텝커버리지와 불순물 개선을 위한 산화막 증착방법 Download PDF

Info

Publication number
KR100265326B1
KR100265326B1 KR1019930030842A KR930030842A KR100265326B1 KR 100265326 B1 KR100265326 B1 KR 100265326B1 KR 1019930030842 A KR1019930030842 A KR 1019930030842A KR 930030842 A KR930030842 A KR 930030842A KR 100265326 B1 KR100265326 B1 KR 100265326B1
Authority
KR
South Korea
Prior art keywords
gas
oxide film
apcvd
hydride
teos
Prior art date
Application number
KR1019930030842A
Other languages
English (en)
Other versions
KR950021213A (ko
Inventor
전영호
여태정
손기근
고재완
구영모
김세경
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019930030842A priority Critical patent/KR100265326B1/ko
Publication of KR950021213A publication Critical patent/KR950021213A/ko
Application granted granted Critical
Publication of KR100265326B1 publication Critical patent/KR100265326B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조공정 중 전도층간 절연, 평탄화 및 소자보호를 목적으로 사용되는 절연막의 스텝 커버리지 특성 개선방법에 관한 것으로, 특히 산화막을 증착코자 하는 막의 표면에서 수소계 가스의 흡착작용(adsorption)을 방해하는 차단가스로 TEOS가스를 주입하는 것을 특징으로 함으로써 본 발명은 종래 상압 CVD방법에 의한 층간 절연막 형성공정의 단점인 스텝 커버리지의 취약함을 개선, 향상시킴으로서 초고집적 반도체 소자의 제조를 가능케하고 기존 상압 CVD장비의 초고집적 반도체 소자의 양산에 계속 사용할 수 있게 함으로서 반도체 소자의 제조단가를 저감시킬 수 있을뿐 아니라 공정 진행중의 파티클 발생 소지를 줄여 반도체 소자의 제조 수율을 향상시킬 수 있다.

Description

스텝 커버리지와 불순물 개선을 위한 산화막 증착방법
제1도는 종래의 상압 CVD방식에 의한 절연막 형성시 가스주입 개략도.
제2도는 제1도의 종래 방법에 따라 형성된 산화막의 스텝커버리지 특성을 나타내는 도면.
제3도는 본 발명에 따른 상압 CVD방식에 의한 산화막 형성시 가스주입 개략도.
제4도는 제3도의 본 발명에 따라 형성된 산화막의 스텝 커버리지 특성을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 하부절연막 2 : 전도막
3, 30 : APCVD 산화막 5 : 웨이퍼
6 : 가스주입관 a : 스페이서 폭
b : 전도막의 높이 c : 절연막의 상부 두께
d : 절연막의 측면 두께
본 발명은 반도체 소자 제조공정 중 전도층간 절연, 평탄화 및 소자보호를 목적으로 사용되는 BPSG, PSG, USG 등의 산화막을 형성하는 방법에 관한 것으로, 특히 상압화학기상증착(APCVD : Atmospheric Pressure Chemical Vapor Deposition)에 의해 스텝 커버리기 특성이 개선된 산화막 형성방법에 관한 것이다.
고집적 반도체소자 제조시 층간 절연, 평탄화 및 소자 보호를 목적으로 사용하고 있는 산화막은 동상 APCVD방식으로도 형성하고 있는 바(이하 이 산화막을 "APCVD산화막"이라 칭한다), 종래의 APCVD 산화막 형성방법을 첨부된 도면을 참조하여 개략적으로 설명하면 다음과 같다.
도면 종래의 상압 CVD방식에 의한 절연막 형성시 가스주입 개략도, 제2도는 제1도의 방법에 따라 형성된 산화막의 스텝 커버리지 특성을 나타내며, 도면부호 1은 하부절연막, 2는 전도막, 3은 APCVD 산화막, 5는 웨이퍼, 6은 가스주입관, a는 스페이서 폭, b는 전도막의 높이, c는 산화막의 상부 두께, d는 산화막의 측면 두께를 각각 나타낸다.
APCVD 산화막 증착시 사용하는 소오스가스(Source Gas)는 SiH4계 가스가 많이 이용되는 바, 도면에서 PH3, B2H6는 BPSG산화막을 형성하기 위한 도핑소스가스이다. 한편, 이러한 수소화물가스(hydride gas)는 폭발적 반응성을 갖기 때문에 기판표면과의 반응성이 지나치게 높고, 이로 인해 가스의 평균자유행로(Mean Free path)가 짧다. 따라서 표면에서의 평균자유행로가 좌우하는 산화막의 스텝 커버리지(As-Dep Step Coverage)가 0.8㎛ 디자인룰의 패턴상에서 40내지 50퍼센트 정도로 낮아 하프-마이크론(Half-micron)급 이하의 초고집적 반도체소자 제조공정에서는 이러한 SiH4개 소오스를 이용한 APCVD산화막이 여러 측면에서 사용상의 제한을 받게 된다.
첫째는, 스텝 커버리지(제2도의 d/c)가 취약하다는 점인데, 이는 현재 APCVD방식에서 가스원으로 사용하는 수소화물가스(Hydride Gas)가 폭발적 반응 특성을 갖고 있어, 가스가 막의 일부로 안정화되기까지의 메카니즘이 극히 짧은 시간내에 분해 및 반응이 완료되는 과정으로 형성된다. 따라서 고집적화와 함께 디자인 룰이 엄격해 짐에 따라 도전체 라인간 간격은 줄어들고 종횡비(Aspect Ratio, 제2도의 b/a)는 커짐으로써 짧은 평균자유행로 특성의 APCVD방식으로는 도전체 라인 사이에 보이드(Void)없이 절연체 역할을 할 수 있는 충분한 두께의 산화막을 증착하기가 점차 어려워질뿐 아니라 소자의 신뢰성 및 제조 수율에 영향을 주게 된다.
또한 열약한 스텝 커버리지는 소정의 평탄화 정도를 달성하기 위해서는 보다 높은 온도의 열공정을 필요로 하기 때문에 단채널(Short-Channel)을 필요로 하는 초고집직 소자를 제조하는데 또한 장애의 요소가 되고 있다.
둘째로, 파티클(particle) 발생 소지가 크다.
SiH4, PH3, B2H6의 수소화물 가스의 반응은 극히 짧은 시간내에 가입자의 분해 및 반응이 일어나는 폭발적 반응 특성을 갖고 있어 반응계에 공급되는 가스의 상당부분이 산화막을 증착하고자 하는 기판표면에 도달하기전 호모지니어스 리액센 메카니즘(Homogeneous Reaction Mechanism)에 의해 미리 반응을 하게 되고, 이는 공정중에 발생하는 파티클 발생의 가장 큰 원인이 된다.
이때 발생되는 파티클은 소자의 제조 수율 저하를 초래하며 반도체 소자의 초고집적화에 따라 이에 의한 수율 저하는 더욱 심각해진다.
상기한 바와 같은 문제점을 헤결하기 위하여 안출된 본 발명은 SiH4계의 가스를 포함하는 수소화물 가스(Hydride Gas)를 주가스원으로 사용하면서도 하프-마이크론급의 디자인룰을 갖는 고집접소자에서도 양호한 스텝 커버리지(As-Dep. step coverage)를 갖는데 적합한 APCVD산화막 형성방법을 제공하는데 그 목적이 있다. 상기 목적을 달성하기 위한 본 발명의 APCVD산화막 형성방법은 스텝커버리지가 개선된 산화막 증착방법에 있어서, SiH4계 가스를 포함하는 수소화물가스를 주소오스가스(main source gas)로 사용하되, 기판의 표면에서 가스원(gas species)의 흡착작용(adsorption)이 저하되도록 TEOS가스를 첨가하여 상압화학기상증착(APCVD) 방식으로 산화막을 증착하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 침부된 도면을 참조하여 설명하기로 한다.
제3도는 본 발명의 바람직한 실시예에 따른 APCVD산화막 형성시 가스주입 개략도이고, 제4도는 제3도의 방법에 따라 형성된 APCVD산화막의 스텝 커버리지 특성을 나타내는 도면으로서, 도면부호 1은 하부절연막, 2는 전도막, 30은 APCVD 산화막, 5는 웨이퍼, 6은 가스주입관, a는 스페이서 폭, b는 전도막의 높이, c는 절연막의 상부 두께, d는 절연막의 측면 두께를 각각 나타낸다.
종래의 수소화물가스(예컨대 SiH4, PH3및 B2H6)를 사용한 APCVD산화막 증착 방법과 달리 본 발명은 SiH4계 가스를 포함하는 수소화물가스를 주소스가스(main source gas)로 사용하면서 액상(liquid) TEOS(tetra-ethyl-ortho-silicate), 즉 Si(OC2H5)4를 소량 첨가하어 APCVD방식으로 산화막을 증착하는 것이다.
제3도에는 본 발명의 일예로써 BPSG산화막을 증착하기 위한 APCVD장비의 가스주입구(Gas Injector)를 개략적으로 나타낸 것이다.
도면에 도시된 바와 같이 가스주입구(6)를 통해 TEOS가스와 수소화물가스(SiH4, PH3및 B2H6)를 혼합가스 형태로 기판 표면에 공급하고 아울러 산소(O2) 및 질소(N2) 가스를 공급하게 되는데, 이때 TEOS가스는 산화막을 증착코자 하는 막의 표면에서 가스원(gas species)의 흡착작용(adsorption)을 방해하는 차단막(Blocking Sites) 역할을 함으로서 결과적으로 수소화물 가스의 가스 패이즈 리액션(Gas Phase Reaction)을 지연시켜 수소화물 가스원(hydride gas species)의 표 면 마이그레이션(surface migration) 증대효과를 가져온다.
따라서 제4도에 도시된 바와 같은 개선된 스텝 커버리지(d/c)를 얻을 수 있다.
또한, TEOS를 소량 첨가하므로써 생성되는 중간체(활성화 후 표면 흡착전 입자의 상태)는 파티클 생성의 주요 메카니즘인 가스 패이즈 리액션(Gas Phase Reaction)을 억제한다.
상기와 같이 이루어지는 본 발명은 종레의 APCVD 방법에 의한 산화막 형성공정의 단점인 스텝 커버리지의 취약함을 개선, 향상시킴으로서 초고집적 반도체 소자의 제조를 가능하게 하고, 기존의 APCVD장비를 초고집적 반도체 소자의 양산에 계속 사용할 수 있게 함으로서 반도체 소자의 제조단가를 저감시킬 수 있을뿐 아니라, 공정 진행중의 파티클 발생 소지를 줄여 반도체 소자의 제조수율을 향상시킬 수 있다.
한편, 본 실시예에서는 BPSG막을 증착하는 경우를 예로써 설명하였으나, SiH4계의 수소화물가스를 주소오스가스로 사용하는 모든 APCVD산화막에 적용할 수 있다.
이렇듯, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (2)

  1. (정정) 스텝커버리지가 개선된 산화막 증착방법에 있어서, SiH4계 가스를 포함하는 수소화물가스를 주소오스가스(main source gas)로 사용하되, 기판의 표면에서 가스원(gas species)의 흡착작용(adsorption)이 저하되도록 TEOS가스를 첨가하여 상압화학기상증착(APCVD) 방식으로 산화막을 증착하는 것을 특징으로 하는 산화 증착방법.
  2. (정정) 제1항에 있어서, 상기 수소화물가스는 SiH4, PH3, 및 B2H6를 포함하는 것을 특징으로 하는 산화막 증착방법.
KR1019930030842A 1993-12-29 1993-12-29 스텝커버리지와 불순물 개선을 위한 산화막 증착방법 KR100265326B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930030842A KR100265326B1 (ko) 1993-12-29 1993-12-29 스텝커버리지와 불순물 개선을 위한 산화막 증착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930030842A KR100265326B1 (ko) 1993-12-29 1993-12-29 스텝커버리지와 불순물 개선을 위한 산화막 증착방법

Publications (2)

Publication Number Publication Date
KR950021213A KR950021213A (ko) 1995-07-26
KR100265326B1 true KR100265326B1 (ko) 2000-09-15

Family

ID=19373812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030842A KR100265326B1 (ko) 1993-12-29 1993-12-29 스텝커버리지와 불순물 개선을 위한 산화막 증착방법

Country Status (1)

Country Link
KR (1) KR100265326B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468264B2 (en) 2016-07-04 2019-11-05 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930024119A (ko) * 1992-05-01 1993-12-22 황철주 인-시튜(in-situ) 비피에스지(bpsg) 필름증착 및 평탄화 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950003231B1 (ko) * 1992-05-01 1995-04-06 황철주 인-시튜(in-situ) 비피에스지(bpsg) 필름증착 및 평탄화방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930024119A (ko) * 1992-05-01 1993-12-22 황철주 인-시튜(in-situ) 비피에스지(bpsg) 필름증착 및 평탄화 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468264B2 (en) 2016-07-04 2019-11-05 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Also Published As

Publication number Publication date
KR950021213A (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
US5389570A (en) Method of forming boron doped silicon layer and semiconductor
KR940009599B1 (ko) 반도체 장치의 층간 절연막 형성방법
KR100448714B1 (ko) 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법
US7772643B2 (en) Methods of fabricating semiconductor device having a metal gate pattern
US20190051826A1 (en) Semiconductor device structures including silicon-containing dielectric materials
US6018184A (en) Semiconductor structure useful in a self-aligned contact having multiple insulation layers of non-uniform thickness
US20050148201A1 (en) Method for forming a low-k dielectric layer for a semiconductor device
US4557950A (en) Process for deposition of borophosphosilicate glass
EP0624660A1 (en) Plasma Enhanced Chemical Vapour Deposition (PECVD) Process for forming Borophosphosilicate Glass (BPSG) with low flow temperature
US5382550A (en) Method of depositing SiO2 on a semiconductor substrate
US5652187A (en) Method for fabricating doped interlayer-dielectric film of semiconductor device using a plasma treatment
US6746952B2 (en) Diffusion barrier layer for semiconductor wafer fabrication
US20020127883A1 (en) Bis (tertiarybutylamino) silane and ozone based doped and undoped oxides
KR19980070461A (ko) 반도체 장치 제조방법
KR100265326B1 (ko) 스텝커버리지와 불순물 개선을 위한 산화막 증착방법
KR100342294B1 (ko) 저열수지 간극 충전을 위한 불소 혼입된 보로포스포실리케이트 유리
US5583078A (en) Method for fabricating a planar dielectric
US6090725A (en) Method for preventing bubble defects in BPSG film
KR20000055544A (ko) 실리콘 옥시나이트라이드 보호층을 갖는 반도체 장치 및 그 제조 방법
US20060030162A1 (en) Method to avoid threshold voltage shift in thicker dielectric films
KR100259166B1 (ko) 반도체 소자의 제조방법
US6429149B1 (en) Low temperature LPCVD PSG/BPSG process
KR100345663B1 (ko) 반도체소자의층간절연막평탄화방법
KR100365762B1 (ko) 반도체소자의콘택스페이서형성방법
KR100310462B1 (ko) 비피에스지(bpsg)막평탄화를개선하기위한반도체소자제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee