KR100310462B1 - 비피에스지(bpsg)막평탄화를개선하기위한반도체소자제조방법 - Google Patents
비피에스지(bpsg)막평탄화를개선하기위한반도체소자제조방법 Download PDFInfo
- Publication number
- KR100310462B1 KR100310462B1 KR1019940030089A KR19940030089A KR100310462B1 KR 100310462 B1 KR100310462 B1 KR 100310462B1 KR 1019940030089 A KR1019940030089 A KR 1019940030089A KR 19940030089 A KR19940030089 A KR 19940030089A KR 100310462 B1 KR100310462 B1 KR 100310462B1
- Authority
- KR
- South Korea
- Prior art keywords
- bpsg
- film
- bpsg film
- ozone
- bpsg layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 15
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 239000003054 catalyst Substances 0.000 claims description 4
- 238000000354 decomposition reaction Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 13
- 230000007547 defect Effects 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 abstract description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 abstract description 4
- 239000007789 gas Substances 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 토포로지를 갖는 기판 상에 오존을 이용한 BPSG막과 플라즈마를 이용한 BPSG막을 연속적으로 형성하는 단계 ; 상기 BPSG막을 소정가스에서 온도를 가하여 플로우 시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 평탄화 BPSG막 형성 방법에 관한 것으로, 일차로 오존을 이용한 BPSG막을 형성하고 이차로 플라자마를 이용한 BPSG막을 형성함으로써 오존 BPSG막이 수분을 흡수하는 것을 막을 수 있고, 플로우 공정시 붕소 및 인이 표면으로 나오는 것을 억제하여 결함의 발생을 방지하며, 또한 낮은 온도에서의 플로우 공정을 진행할 수 있어 기형성되어 있던 소오스/드레인(16)의 얇은 접합 형성을 가능하게하여 채널지역의 측면 확산을 감소시킴으로써 단채널 효과를 방지한다.
Description
제1a도 내지 제1c도는 본 발명의 일실시예에 따른 평탄화 BPSG막 형성공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 필드 산화막
13 : 게이트산화막 14 : 게이트 전극
15 : 스페이서 산화막 16 : 소오스/드레인
17 : 층간 산화막 18 : 오존을 이용한 BPSG막
19 : 플라즈마를 이용한 BPSG막 20 : 금속 배선막
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 상,하부 전도막 간의 층간절연막으로 사용되는 BPSG(Borophospho Silicate Glass)막의 평탄화를 개선하기 위한 방법에 관한 것이다.
점차 소자가 고집적화 되어감에 따라 기판의 토포로지(topology) 심화는 더욱 커지게 되어 기판의 평탄화 공정은 필수적이라 할 수 있다.
잘 알려진 바와 같이, 폴리실리콘층 사이의 평탄화는 BPSG막이 사용되었는데, 그 평탄화 정도는 BPSG층 내부의 붕소(B) 및 인(P)의 농도를 결정하는 B2O3, P2O5의 농도, BPSG 플로우 공정의 온도, BPSG막의 두께 및 BPSG막을 형성시 사용되는 막의 증착 방법에 따라 결정된다.
여기서, 붕소 및 인의 농도증가는 결정의 결함문제, 플로우 온도의 증가는 트랜지스터의 접합깊이를 깊게 만들어 단채널 효과를 일으키는 문제, 두게의 증가는 단차비의 증가로 이후에 형성되는 마스크 패턴의 디파인(define) 및 금속막의 층덮힘 불량 등의 문제점을 야기시킨다.
한편, BPSG막은 화학기상증착(CVD) 방법으로 증착되는 바, 소스 가스로는 TEOS[Si(OC2H5)4], TMB[(CH3O)3B] 및 TMP[(CH3O)3P]를 사용하거나, SiH4, PH3, B2H6및 O2를 사용한다.
이때 소스 가스를 플라즈마화하여 증착하는 PECVD에 의한 BPSG막(이하 "PECVD-BPSG막"라 칭한다) 형성방법과, 오존(O3)을 소스 가스의 분해 촉매로 사용하는 BPSG막(이하 "오존-BPSG막"이라 한다)형성 방법이 각기 사용되고 있다.
PECVD-BPSG막은 수직적인 층덮힘 속도가 빨라 보이드(void)의 형성 및 평탄화에 근본적인 문제점을 가지고 있으며, 오존-BPSG막은 보이드 및 평탄화는 우수하나, 막 자체내에 수분성분이 다량 포함되어 있고 또한 흡습성이 강하여 평탄화를 위한 열공정인 플로우(flow)시 결함이 다량 발생하는 문제점이 있다.
본 발명은 일차로 평탄화가 뛰어난 오존-BPSG막을 형성하고, 이차로 흡습성이 약하고 결함이 발생이 적은 PECVD-BPSG막을 형성하여, 결함이 적으면서 평탄화가 뛰어난 BPSG막을 형성하기 위한 반도체소자 제조방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체소자 제조방법은, 평탄화가 개선된 BPSG막 형성을 위한 반도체소자 제조방법에 있어서, 토포로지를 갖는 기판 상에 오존을 소스가스의 분해 촉매로 사용한 화학기상증착법으로 제1BPSG막(오존-BPSG)을 증착하는 단계 ; 상기 제1BPSG막 상에 플라즈마화학기상증착법으로 제2BPSG막(PECVD-BPSG)을 증착하는 단계; 및 상기 제1 및 제2BPSG막을 750~850℃의 저온에서 플로우 시키는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
첨부된 도면 제1a도 내지 제1c도는 본 발명의 일실시예에 따른 반도체소자 제조 공정을 나타내는 단면도이다.
먼저, 제1a도는 필드산화막(12), 게이트산화막(13), 게이트전극(14), 스페이서 산화막(15), 소오스/드레인(16)으로 이루어지는 일반적인 트랜지스터 구조를 갖는 기판(11)상에 층간 산화막(17)을 형성한 상태의 단면도이다.
이어서, 제1b도와 같이 상기 층간산화막(17)상에 오존-BPSG막(18)을 약 4000Å 형성 한 후, PECVD-BPSG막(19)을 1500Å 형성한다. 이때 오존-BPSG막(18)을 PECVD-BPSG막(19)보다 더 두껍게 형성한 것은 평탄화에 역점을 두었기 때문이다.
앞서 언급하였듯이, 오존-BPSG막(18)은 오존을 소스가스의 분해 촉매로 사용한 화학기상증착법에 의해 증착된 BPSG막으로서, 평탄화가 매우 우수하지만 수분 흡수성이 강하며 후속 플로우 공정시 다량의 붕소와 인이 표면으로 확산되어 나오는 약점이 있고, PECVD-BPSG막(19)은 소스 가스가 플라즈마화되어 증착된 BPSG막으로서, 평탄화에 약점이 있지만 수분 흡수를 방지하는 강점이 있다.
계속해서, 제1c도에 도시된 바와 같이 O2및 H2O 가스 분위기와 750~850℃의 저온에서 BPSG막(18,19)의 플로우 공정을 통해 평탄화 과정을 거친 후 폴리실리콘막 또는 금속 배선막(20)을 형성한다.
상기와 같이 일차로 오존-BPSG막을 형성하고 그 상부에 이차로 PECVD-BPSG막을 형성하게되면, 오존-BPSG막이 수분을 흡수하는 것과, 플로우 공정시 오존-BPSG막으로부터 붕소(B) 및 인(P)이 웨이퍼 표면으로 확산되어 나오는 것을 억제하여 결함의 발생을 방지한다.
그리고 또한 낮은 온도(750~850℃)에서의 플로우 공정은 기 형성되어 있던 소오스/드레인(16)의 얇은 접합 형성을 가능하게 하여 채널지역의 측면 확산을 감소시킴으로써 단채널 효과를 방지한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Claims (3)
- 평탄화가 개선된 BPSG막 형성을 위한 반도체소자 제조방법에 있어서,토포로지를 갖는 기판 상에 오존을 소스가스의 분해 촉매로 사용한 화학기상 증착법으로 제1BPSG막을 증착하는 단계 :상기 제1BPSG막 상에 플라즈마화학기상증착법(PECVD)으로 제2BPSG막을 증착하는 단계 ; 및상기 제1 및 제2 BPSG막을 750~850℃의 저온에서 플로우 시키는 단계를 포함하여 이루어진 반도체소자 제조방법.
- 제1항에 있어서,상기 제1BPSG막을 상기 제2BPSG막의 두게보다 더 두껍게 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서,상기 제1 및 제2 BPSG막의 플로우는 O2및 H2O 가스 분위기에서 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940030089A KR100310462B1 (ko) | 1994-11-16 | 1994-11-16 | 비피에스지(bpsg)막평탄화를개선하기위한반도체소자제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940030089A KR100310462B1 (ko) | 1994-11-16 | 1994-11-16 | 비피에스지(bpsg)막평탄화를개선하기위한반도체소자제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960019573A KR960019573A (ko) | 1996-06-17 |
| KR100310462B1 true KR100310462B1 (ko) | 2001-12-15 |
Family
ID=37530929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940030089A KR100310462B1 (ko) | 1994-11-16 | 1994-11-16 | 비피에스지(bpsg)막평탄화를개선하기위한반도체소자제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100310462B1 (ko) |
-
1994
- 1994-11-16 KR KR1019940030089A patent/KR100310462B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960019573A (ko) | 1996-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970009867B1 (ko) | 반도체 소자의 텅스텐 실리사이드 형성방법 | |
| US5409743A (en) | PECVD process for forming BPSG with low flow temperature | |
| US5168343A (en) | Semiconductor integrated circuit device having improved trench isolation | |
| US7109132B2 (en) | High density plasma chemical vapor deposition process | |
| KR100214073B1 (ko) | 비피에스지막 형성방법 | |
| KR100310462B1 (ko) | 비피에스지(bpsg)막평탄화를개선하기위한반도체소자제조방법 | |
| KR100298915B1 (ko) | 반도체장치및그제조방법 | |
| US5583078A (en) | Method for fabricating a planar dielectric | |
| KR100228348B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100399903B1 (ko) | 반도체 소자 제조시의 층간 평탄화방법 | |
| KR100353827B1 (ko) | 반도체소자의 층간절연막 형성 방법 | |
| KR100265326B1 (ko) | 스텝커버리지와 불순물 개선을 위한 산화막 증착방법 | |
| KR0119965B1 (ko) | 반도체 소자의 산화막 형성방법 | |
| KR100212014B1 (ko) | 반도체 소자의 비피에스지막 형성방법 | |
| KR100365762B1 (ko) | 반도체소자의콘택스페이서형성방법 | |
| KR100814257B1 (ko) | 반도체 소자 제조 방법 | |
| KR100256232B1 (ko) | 반도체소자의층간절연막형성방법 | |
| KR0172777B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR19990002649A (ko) | 반도체 소자의 제조 방법 | |
| KR100275110B1 (ko) | 텅스텐폴리사이드형성방법 | |
| KR100237748B1 (ko) | 반도체 장치의 층간 절연막 형성방법 | |
| KR100475897B1 (ko) | 반도체소자의제조방법 | |
| KR19990003529A (ko) | 반도체 소자 및 그 제조방법 | |
| KR19980046012A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| Tsai et al. | Investigation on the flow properties of BPSG films |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |