KR100417645B1 - 반도체소자의층간절연막형성방법 - Google Patents

반도체소자의층간절연막형성방법 Download PDF

Info

Publication number
KR100417645B1
KR100417645B1 KR1019960075153A KR19960075153A KR100417645B1 KR 100417645 B1 KR100417645 B1 KR 100417645B1 KR 1019960075153 A KR1019960075153 A KR 1019960075153A KR 19960075153 A KR19960075153 A KR 19960075153A KR 100417645 B1 KR100417645 B1 KR 100417645B1
Authority
KR
South Korea
Prior art keywords
bpsg
film
forming
interlayer insulating
interlayer dielectric
Prior art date
Application number
KR1019960075153A
Other languages
English (en)
Other versions
KR19980055916A (ko
Inventor
정진수
최재광
배용성
진병주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960075153A priority Critical patent/KR100417645B1/ko
Publication of KR19980055916A publication Critical patent/KR19980055916A/ko
Application granted granted Critical
Publication of KR100417645B1 publication Critical patent/KR100417645B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 층간 절연막 형성방법을 제공하는 것으로, 소정의 공정을 마친 실리콘기판의 전체 상부면에 층간 절연막 및 BPSG막을 동일 반응로 내에서 순차적으로 형성한 후 동일 반응로 내에서 BPSG막상에 산화막을 10 내지 20Å의 두께로 형성한다.

Description

반도체 소자의 층간 절연막 형성방법
본 발명은 소정의 제조공정을 마친 실리콘기판상에 층간 절연막, BPSG막 및 산화막을 동일 반응로 내에서 형성할 수 있는 반도체 소자의 층간 절면막 형성방법에 관한 것이다.
일반적으로 반도체 소자의 제조공정중 층간 절연 및 단차 완화를 위하여 층간절염막 및 BPSG(Borophospho Silicate Glass)약을 사용하게 되는데, BPSG막은 증착시에 붕소(B)나 인(P)을 함유하는 반응물을 첨가하여 증착된 SiO2-B2O3-P2O5혼합 산화막으로서 금속배선 이전의 배선 층간 절연막으로 사용된다.
BPSG막의 증착법은 사용 반응물에 따라 SiH4계 BPSG 및 TEOS계 BPSG가 있으며 리플로우(Refow) 공전후의 평탄도의 조정은 BPSG내의 붕소 혹은 인 농도나 리플로우 온도의 조절을 통해 이루어지며 붕소 혹은 인의 농도가 높을수록, 리플로우 온도가 높을수록 평탄도는 우수해진다.
종래에는 소정의 제조공정을 마친 실리콘 기판상에 세정 공정을 실시한 후 저압화학 기상 증작장비(LPCVD)에서 층간 절연막을 형성하고, 상압화학 기상 증착장비 (APCVD)에서 BPSG막을 형성한다. 그러나 이와 같은 종래 방법에 의해 형성되는 층간 절연막 및 BPSG막은 다음과 같은 문제점이 있다.
먼저, 층간 절연막을 형성하기 위해서는 대략 5시간 정도 소요되고, BPSG막을 형성하기 위해서는 대략 4시간 정도 소요된다. 따라서 총 소요되는 시간은 웨이퍼 이동시간까지 합산하면 9시간 이상이 걸리게 된다.
다음으로 실리콘기판상에 층간 절연막을 형성하고 그 위에 BPSG막을 형성하기 위하여 장비에서 장비로 이동시 실리콘 기판 상에 이동성 파티클(Particle)이 달라붙개된다.
마지막으로 BPSG막 형성후 이 BPSG막의 특성상 불안정성 등으로 인하여결점(Defect)이 발생된다.
따라서 본 발명은 소정의 제조공정을 마친 실리콘기판상에 층간 절연막 및 BPSG막을 동일 반응로 내에서 형성한 후 BPSG막상에 얇은 산화막을 형성시켜 공정시간 단축 및 파티클을 최소화 시키고 BPSG막상에 발생되는 결점을 방지할 수 있는 반도체 소자의 층간 절연막 형성방법을 제공하는 것을 그 목적으로 한다.
상술한 목적을 실현하기 위한 본 발명에 따른 반도체 소자의 층간 절연막 형성방법은 소정의 공정을 마친 실리콘기판의 전체 상부면에 층간 절연막 및 BPSG막을 동일 반응로 내에서 순차적으로 형성하는 단계와, 상기 단계로부터 동일 반응로 내에서 BPSG막상에 산화막을 10 내지 20Å의 두께로 형성하는 단계로 이루어진다.
도 1A 내지 1C는 본 발명에 따른 반도체 소자의 층간 절연막 형성방법을 설명하기 위한 소자의 단면도.
도 2는 본 발명에 따른 증착장비의 내부 구성을 도시한 구성도.
<도면의 주요부분에 대한 기호설명>
1 : 실리콘기판 2 : 필드산화막
3 : 게이트 전극 4 : 스페이서
5 : 소스/드레인 접합영역 6 : 층간 절면막
7 : BPSG막 8 : 산화막
11 : 웨이퍼 12 내지 16 : 제 1 내지 제 4 인젝터
20 : 증착장비
이하, 본 발명에 따른 층간 절연막 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1A 내지 1C는 층간 절연막 형성방법을 설명하기 위한 소자의 단면도로서,도 1A는 필드산화막(2)이 형성된 실리콘기판(1)상에 게이트 전극(3)을 형성하고, 게이트 전극(3)의 측벽에 스페이서(4)를 형성한 후 소스/드레인 접합영역(5)를 형성한 상태를 도시한다.
도 1B는 동일 반응로 내에서 실리콘기판(1)의 전체 상부면에 층간 절연막(6) 및 BPSG막(7)을 순차적으로 형성한 상태를 도시한다. 층간 절연막(6)은 800 내지 1200Å의 두께로 형성되며, BPSG막(7)를 4500 내지 5500Å의 두께로 형성된다.
도 1C는 BPSG막(7)상에 산화막(8)을 형성한 상태를 도시한다. 산화막(8)은 동일 반응로 내에서 10 내지 20Å의 두께로 형성되며, 이 산화막(8)은 BPSG막(7)의 대기노출에 대한 보호막 역할을 하므로써 BPSG막(7)상에 발생되는 결점을 방지한다.
그리고, 상기와 같은 인시류 방식에 의한 층간 절연막(6), BPSG막(7) 및 산화막(8) 형성시 소요되는 시간은 대략 4시간 정도로 공정시간이 대폭 단축된다.
도 2은 증착장비(20)의 내부 구성을 도시한 구성도로서, 소정의 공정을 마친 웨이퍼(11)상에 층간 절연막 및 BPSG막을 순차적으로 증착하기 위한 방법을 하기 다수개의 [표 1] 와 함께 설명하면 다음과 같다.
[표 1]
상기 [표 1] 은 층간 절연막을 형성한 실험 데이터이다.
[표 2]
상기 [표 2] 는 BPSG막을 형성한 실험 데이터이다.
[표 3]
상기 [표 3] 은 층간 절연막 및 BPSG막을 형성한 실험 데이터이다.
즉, TEOS만 공급되는 제1 인젝터(12) 내에서 층간 절연막(6)를 형성한 후 TEOS, TMP 및 TMB가 다량 유입되는 제 2 내지 제 3 인젝터(13 내지 15) 내에서 1차 증착하고, TEOS, TMP 및 TMB가 극소량 유입되는 제4 인젝터(16)내에서 2차 증착함으로써 BPSG(7)막을 형성한다. 그리고 상기 공급가스에서 TEOS는 Tetra -Ethyl-OrthoSilicate의 약자이고, TMP는 Tetra-Methyl-Phosphorus의 약자이며 TMB는 Tetra-Methyl-Boron의 약자이다.
상술한 바와 같이 본 발명에 의하면 소정의 제조공정을 마친 실리콘 기판 상에 층간 절연막 및 BPSG막을 동일 반응로 내에서 형성한 후 BPSG막상에 얇은 산화막을 형성시켜 공정시간 단축 및 파티클을 최소화 시키고 BPSG막상에 발생되는 결점을 방지할 수 있는 탁월한 효과가 있다.

Claims (3)

  1. 반도체 소자의 층간 절연막 형성방법에 있어서,
    소정의 공정을 마친 실리콘 기판의 전체 상부면에 층간 절연막을 반응로 내에서 형성하는 단계;
    상기 반응로 내에 TMP 가스와 TMB가스를 다량 주입하여 1차 증착하고, 상기 TMP 가스와 상기 TMB가스를 극소량으로 주입하여 2차 증착하여 상기 층간 절연막상에 BPSG막을 형성하는 단계; 및
    상기 반응로 내에서 상기 BPSG막 상에 상기 BPSG 보호막인 산화막을 수십Å의 두께로 형성하는 단계를 포함하는 반도체소자의 층간 절연막 형성방법.
  2. 제 1 항에 있어서,
    상기 층간 절면막은 800 내지 1200Å의 두께로 형성되며, 상기 BPSG막은 4500 내지 5500Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
  3. 제 1 항에 있어서,
    상기 산화막은 10 내지 20Å의 두께로 형성되는 것을 특징으로 하는 반도체소자의 층간 절연막 형성방법.
KR1019960075153A 1996-12-28 1996-12-28 반도체소자의층간절연막형성방법 KR100417645B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960075153A KR100417645B1 (ko) 1996-12-28 1996-12-28 반도체소자의층간절연막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960075153A KR100417645B1 (ko) 1996-12-28 1996-12-28 반도체소자의층간절연막형성방법

Publications (2)

Publication Number Publication Date
KR19980055916A KR19980055916A (ko) 1998-09-25
KR100417645B1 true KR100417645B1 (ko) 2004-04-13

Family

ID=37319168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960075153A KR100417645B1 (ko) 1996-12-28 1996-12-28 반도체소자의층간절연막형성방법

Country Status (1)

Country Link
KR (1) KR100417645B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63236317A (ja) * 1987-03-25 1988-10-03 Toshiba Corp 半導体装置の製造方法
KR930024119A (ko) * 1992-05-01 1993-12-22 황철주 인-시튜(in-situ) 비피에스지(bpsg) 필름증착 및 평탄화 방법
KR960002650A (ko) * 1994-06-27 1996-01-26 김주용 층간 절연막 형성 방법
KR960012362A (ko) * 1994-09-08 1996-04-20 김주용 불순물 함유 절연막 형성방법
KR960026277A (ko) * 1994-12-29 1996-07-22 김주용 반도체 소자의 비피에스지(bpsg) 막 형성방법
KR960039285A (ko) * 1995-04-06 1996-11-25 문정환 반도체 소자 제조방법
JPH08330550A (ja) * 1995-05-31 1996-12-13 Ricoh Co Ltd 不揮発性半導体メモリ装置とその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950003231B1 (ko) * 1992-05-01 1995-04-06 황철주 인-시튜(in-situ) 비피에스지(bpsg) 필름증착 및 평탄화방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63236317A (ja) * 1987-03-25 1988-10-03 Toshiba Corp 半導体装置の製造方法
KR930024119A (ko) * 1992-05-01 1993-12-22 황철주 인-시튜(in-situ) 비피에스지(bpsg) 필름증착 및 평탄화 방법
KR960002650A (ko) * 1994-06-27 1996-01-26 김주용 층간 절연막 형성 방법
KR960012362A (ko) * 1994-09-08 1996-04-20 김주용 불순물 함유 절연막 형성방법
KR960026277A (ko) * 1994-12-29 1996-07-22 김주용 반도체 소자의 비피에스지(bpsg) 막 형성방법
KR960039285A (ko) * 1995-04-06 1996-11-25 문정환 반도체 소자 제조방법
JPH08330550A (ja) * 1995-05-31 1996-12-13 Ricoh Co Ltd 不揮発性半導体メモリ装置とその製造方法

Also Published As

Publication number Publication date
KR19980055916A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
TWI471454B (zh) 非化學計量化學氣相沈積法介電質薄膜表面鈍化用於薄膜粗糙度控制之方法
US5336640A (en) Method of manufacturing a semiconductor device having an insulating layer composed of a BPSG film and a plasma-CVD silicon nitride film
US5610105A (en) Densification in an intermetal dielectric film
US6225228B1 (en) Silicon oxide co-deposition/etching process
KR100274601B1 (ko) 반도체장치의식각마스크형성방법
JPS60245231A (ja) 硼燐珪酸塩ガラスの蒸着方法
KR100417645B1 (ko) 반도체소자의층간절연막형성방법
US6727160B1 (en) Method of forming a shallow trench isolation structure
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
Obeng et al. Dielectric materials for advanced VLSI and ULSI technologies
KR100228348B1 (ko) 반도체 장치 및 그 제조방법
KR970007968B1 (ko) 반도체 소자의 층간 절연막 형성방법
JP3154730B2 (ja) 薄膜処理方法及び装置
KR100315010B1 (ko) 반도체소자의층간절연막형성방법
KR100351982B1 (ko) 반도체 장치의 절연막 제조방법
KR19990055216A (ko) 반도체 장치의 층간절연막 형성 방법
KR0132381B1 (ko) 화학기상증착법에 의한 산화막 형성방법
KR100392896B1 (ko) 반도체 금속 배선 형성 방법
KR100452311B1 (ko) 반도체소자의층간절연막및그의제조방법
KR100399972B1 (ko) 반도체장치의소자분리막형성방법
JP2001244264A (ja) 半導体素子の層間絶縁膜形成方法
KR100399929B1 (ko) 반도체소자의층간절연막형성방법
KR100256232B1 (ko) 반도체소자의층간절연막형성방법
KR100237748B1 (ko) 반도체 장치의 층간 절연막 형성방법
JPH0669361A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee