JPH0883846A - 半導体装置の層間絶縁膜構造およびその形成方法 - Google Patents
半導体装置の層間絶縁膜構造およびその形成方法Info
- Publication number
- JPH0883846A JPH0883846A JP24332194A JP24332194A JPH0883846A JP H0883846 A JPH0883846 A JP H0883846A JP 24332194 A JP24332194 A JP 24332194A JP 24332194 A JP24332194 A JP 24332194A JP H0883846 A JPH0883846 A JP H0883846A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- silicon oxide
- bpsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ポリシリコンとアルミニウム配線をＢＰＳＧ
膜で絶縁する際のトランジスタ特性、信頼性低下を防止
する。 【構成】 ＣＶＤ法などによって基板１の表面にＢＰＳ
Ｇ膜７を成膜するに先立ち、基板表面に不純物を含まな
いＮＳＧ膜６を形成する。ＢＰＳＧ膜７形成後は、リフ
ロー処理によって基板表面を平坦化した後、同じチャン
バ内でＲＴＮを行い、ＳｉＮ膜８をＢＰＳＧ膜７上に被
覆させる。ＮＳＧ膜６によってリフロー時の不純物の基
板、ポリシリコン２内への拡散がブロックでき、ＳｉＮ
膜８によって、ＢＰＳＧ膜７への水分吸着が防止され、
トランジスタ特性の低下が防止される。また、リフロー
とＲＴＮを同じチャンバ内で連続することによりプロセ
ス間の水分吸着を低減することができる。
膜で絶縁する際のトランジスタ特性、信頼性低下を防止
する。 【構成】 ＣＶＤ法などによって基板１の表面にＢＰＳ
Ｇ膜７を成膜するに先立ち、基板表面に不純物を含まな
いＮＳＧ膜６を形成する。ＢＰＳＧ膜７形成後は、リフ
ロー処理によって基板表面を平坦化した後、同じチャン
バ内でＲＴＮを行い、ＳｉＮ膜８をＢＰＳＧ膜７上に被
覆させる。ＮＳＧ膜６によってリフロー時の不純物の基
板、ポリシリコン２内への拡散がブロックでき、ＳｉＮ
膜８によって、ＢＰＳＧ膜７への水分吸着が防止され、
トランジスタ特性の低下が防止される。また、リフロー
とＲＴＮを同じチャンバ内で連続することによりプロセ
ス間の水分吸着を低減することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の多結晶シリ
コン（ポリシリコン）とアルミニウムとの間の層間絶縁
膜構造およびその形成方法に関する。
コン（ポリシリコン）とアルミニウムとの間の層間絶縁
膜構造およびその形成方法に関する。
【０００２】
【従来の技術】例えば、ＭＯＳ−ＦＥＴなどに代表され
るような半導体装置においては、基板表面に形成される
ゲート電極として、低抵抗のポリシリコンが用いられて
おり、更に、このポリシリコンとアルミニウム配線との
間には、ＰＳＧ（リン／ケイ酸ガラス）など、いわゆる
不純物を含んだ酸化シリコンが層間絶縁膜として広く用
いられている。なお、このＰＳＧは、成膜後、リフロー
処理される。これは、ＬＳＩ素子の集積化に伴って、ポ
リシリコン周囲の複雑な段差構造を緩和する目的で行わ
れるものであり、具体的には、例えばＣＶＤ法で堆積し
たＰＳＧに対し、１０００℃の高温熱処理することによ
り、ＰＳＧの流動性を利用して絶縁膜表面を平坦化する
ものである。
るような半導体装置においては、基板表面に形成される
ゲート電極として、低抵抗のポリシリコンが用いられて
おり、更に、このポリシリコンとアルミニウム配線との
間には、ＰＳＧ（リン／ケイ酸ガラス）など、いわゆる
不純物を含んだ酸化シリコンが層間絶縁膜として広く用
いられている。なお、このＰＳＧは、成膜後、リフロー
処理される。これは、ＬＳＩ素子の集積化に伴って、ポ
リシリコン周囲の複雑な段差構造を緩和する目的で行わ
れるものであり、具体的には、例えばＣＶＤ法で堆積し
たＰＳＧに対し、１０００℃の高温熱処理することによ
り、ＰＳＧの流動性を利用して絶縁膜表面を平坦化する
ものである。
【０００３】ところで、近年のリフロー処理は、プロセ
スの微細化やスピードアップ化という観点からリフロー
温度、すなわちガラスの軟化点を下げることが必須とな
ってきている。このため、現在ではＰＳＧよりはむし
ろ、これにボロンを混入させて軟化点を下げたＢＰＳＧ
（ホウ素・リン／ケイ酸ガラス）が広く用いられる傾向
があり、更にＢＰＳＧにおいてもその不純物濃度を高く
して出来るだけリフロー温度を低下させる試みが為され
ている。
スの微細化やスピードアップ化という観点からリフロー
温度、すなわちガラスの軟化点を下げることが必須とな
ってきている。このため、現在ではＰＳＧよりはむし
ろ、これにボロンを混入させて軟化点を下げたＢＰＳＧ
（ホウ素・リン／ケイ酸ガラス）が広く用いられる傾向
があり、更にＢＰＳＧにおいてもその不純物濃度を高く
して出来るだけリフロー温度を低下させる試みが為され
ている。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな不純物濃度の増加傾向には次のような問題がある。
すなわち、その第１には、図３に示すように、この層間
絶縁膜が高不純物濃度で成膜されるために、リフロー
時、膜中の不純物（Ｐ，Ｂなど）が基板内に拡散し、更
にＭＯＳデバイスのゲート酸化膜を貫通してトランジス
タの不良を招く恐れがある。
うな不純物濃度の増加傾向には次のような問題がある。
すなわち、その第１には、図３に示すように、この層間
絶縁膜が高不純物濃度で成膜されるために、リフロー
時、膜中の不純物（Ｐ，Ｂなど）が基板内に拡散し、更
にＭＯＳデバイスのゲート酸化膜を貫通してトランジス
タの不良を招く恐れがある。
【０００５】また、更には絶縁膜が高不純物濃度である
ために、その表面に空気中の水分を吸着し易く、ＭＯＳ
デバイス自体の特性を劣化させたり、信頼性を低下させ
る問題がある。
ために、その表面に空気中の水分を吸着し易く、ＭＯＳ
デバイス自体の特性を劣化させたり、信頼性を低下させ
る問題がある。
【０００６】なお、この水分吸着に関しては、上述した
ケース以外にも、例えば図４に示すように、アルミニウ
ム配線４１間の層間絶縁膜として、配線４１上にＢＰＳ
Ｇ膜４２を成膜した後、その上にＯ3／ＴＥＯＳ・ＮＳ
Ｇ（ノンドープ型ＳｉＯ2）膜４３を形成する場合にお
いても問題を生じる。すなわち、この場合、ＢＰＳＧ膜
４２表面へ水分が付着することで、ＮＳＧ膜４３の堆積
速度に変動が生じ、図示するように、ＮＳＧ膜厚が大き
くばらつくことにもなる。
ケース以外にも、例えば図４に示すように、アルミニウ
ム配線４１間の層間絶縁膜として、配線４１上にＢＰＳ
Ｇ膜４２を成膜した後、その上にＯ3／ＴＥＯＳ・ＮＳ
Ｇ（ノンドープ型ＳｉＯ2）膜４３を形成する場合にお
いても問題を生じる。すなわち、この場合、ＢＰＳＧ膜
４２表面へ水分が付着することで、ＮＳＧ膜４３の堆積
速度に変動が生じ、図示するように、ＮＳＧ膜厚が大き
くばらつくことにもなる。
【０００７】なお、上述したこれらの問題点は、ＢＰＳ
ＧをＳｉＨ4／Ｏ2系ではなくＯ3／ＴＥＯＳ系より成膜
した場合に、より顕著になる。
ＧをＳｉＨ4／Ｏ2系ではなくＯ3／ＴＥＯＳ系より成膜
した場合に、より顕著になる。
【０００８】本発明は、このような問題点に鑑み、ポリ
シリコンとアルミニウム配線を絶縁するにあたり、その
層間絶縁膜を高不純物濃度化するに伴うトランジスタの
性能低下や信頼性の低下を無くすことを目的とするもの
である。
シリコンとアルミニウム配線を絶縁するにあたり、その
層間絶縁膜を高不純物濃度化するに伴うトランジスタの
性能低下や信頼性の低下を無くすことを目的とするもの
である。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、半導体基板上の多結晶シリコンと
アルミニウムを、不純物を含む酸化シリコン膜で絶縁す
るようにした半導体装置において、前記酸化シリコン膜
と多結晶シリコンとの間、および酸化シリコン膜と前記
半導体基板との間に、不純物を含まない絶縁膜を形成す
るとともに、前記酸化シリコン膜上にシリコン窒化膜を
被覆させたことを特徴とする層間絶縁膜構造が提供され
る。
め、本発明によれば、半導体基板上の多結晶シリコンと
アルミニウムを、不純物を含む酸化シリコン膜で絶縁す
るようにした半導体装置において、前記酸化シリコン膜
と多結晶シリコンとの間、および酸化シリコン膜と前記
半導体基板との間に、不純物を含まない絶縁膜を形成す
るとともに、前記酸化シリコン膜上にシリコン窒化膜を
被覆させたことを特徴とする層間絶縁膜構造が提供され
る。
【００１０】また本発明では、この層間絶縁膜を形成す
る方法として、前記絶縁膜および酸化シリコン膜の形成
後、酸化シリコン膜に対しリフローを行い、続いて前記
リフロー処理と同一の装置内で前記シリコン窒化膜を形
成することを特徴とする層間絶縁膜形成方法も提供され
る。
る方法として、前記絶縁膜および酸化シリコン膜の形成
後、酸化シリコン膜に対しリフローを行い、続いて前記
リフロー処理と同一の装置内で前記シリコン窒化膜を形
成することを特徴とする層間絶縁膜形成方法も提供され
る。
【００１１】
【作用】不純物を含む酸化シリコン膜と多結晶シリコン
との間、および酸化シリコン膜と半導体基板との間に、
不純物を含まない絶縁膜を形成することで、酸化シリコ
ン膜から多結晶シリコン、半導体基板への不純物の拡散
が絶縁膜でブロックされる。また、酸化シリコン膜上に
シリコン窒化膜を形成しているため、酸化シリコン膜へ
の水分の吸着が防止される。
との間、および酸化シリコン膜と半導体基板との間に、
不純物を含まない絶縁膜を形成することで、酸化シリコ
ン膜から多結晶シリコン、半導体基板への不純物の拡散
が絶縁膜でブロックされる。また、酸化シリコン膜上に
シリコン窒化膜を形成しているため、酸化シリコン膜へ
の水分の吸着が防止される。
【００１２】また、この層間絶縁膜を形成する方法で
は、酸化シリコン膜に対するリフロー処理とシリコン窒
化膜の形成を、同一の装置内で行うようにしたため、リ
フロー処理表面を大気に曝すことなく保護膜を形成する
ことができ、酸化シリコン膜への水分吸着を無くすこと
ができる。
は、酸化シリコン膜に対するリフロー処理とシリコン窒
化膜の形成を、同一の装置内で行うようにしたため、リ
フロー処理表面を大気に曝すことなく保護膜を形成する
ことができ、酸化シリコン膜への水分吸着を無くすこと
ができる。
【００１３】
【実施例】図面を参照しながら本発明による半導体装置
の層間絶縁膜構造およびその形成方法を以下、説明す
る。
の層間絶縁膜構造およびその形成方法を以下、説明す
る。
【００１４】図１は、本発明による層間絶縁膜構造を示
し、図２はこの絶縁膜構造を採用したＭＯＳ−ＦＥＴ
（モス型電界効果トランジスタ）の形成過程を順に示し
た図である。これらの図において、１はＰ型シリコン基
板、２はＭＯＳ−ＦＥＴのゲート電極を構成するポリシ
リコン、３は素子分離用の酸化膜（ＬＯＣＯＳ）であ
る。通常のＭＯＳ−ＦＥＴの形成方法と同様に、ＬＯＣ
ＯＳ３の間の基板１の表面上には、厚さ数１００オング
ストローム程度のシリコン酸化膜４が形成され、更にポ
リシリコン２の側壁には同様にシリコン酸化膜からなる
サイドウォール５が形成される。
し、図２はこの絶縁膜構造を採用したＭＯＳ−ＦＥＴ
（モス型電界効果トランジスタ）の形成過程を順に示し
た図である。これらの図において、１はＰ型シリコン基
板、２はＭＯＳ−ＦＥＴのゲート電極を構成するポリシ
リコン、３は素子分離用の酸化膜（ＬＯＣＯＳ）であ
る。通常のＭＯＳ−ＦＥＴの形成方法と同様に、ＬＯＣ
ＯＳ３の間の基板１の表面上には、厚さ数１００オング
ストローム程度のシリコン酸化膜４が形成され、更にポ
リシリコン２の側壁には同様にシリコン酸化膜からなる
サイドウォール５が形成される。
【００１５】本実施例によれば、このようにして形成さ
れたＭＯＳ−ＦＥＴに対し、例えばＮＳＧ（ノンドープ
型ＳｉＯ2）膜６を１００ｎｍ、さらにＢＰＳＧ（ホウ
素・リン／ケイ酸ガラス）膜７を４００ｎｍ程度の厚さ
でそれぞれ堆積させる（図２（ａ）の状態）。
れたＭＯＳ−ＦＥＴに対し、例えばＮＳＧ（ノンドープ
型ＳｉＯ2）膜６を１００ｎｍ、さらにＢＰＳＧ（ホウ
素・リン／ケイ酸ガラス）膜７を４００ｎｍ程度の厚さ
でそれぞれ堆積させる（図２（ａ）の状態）。
【００１６】なお、これら膜厚値および膜厚比は、ＭＯ
Ｓ−ＦＥＴ表面の凹凸を決め、リフロー後の形状に影響
を与えるためリフロー条件およびＢＰＳＧの不純物濃度
を考慮して決定されるべきである。また、ＮＳＧ膜６、
ＢＰＳＧ膜７の形成方法は、ＡＰＣＶＤ（常圧ＣＶ
Ｄ）、ＬＰＣＶＤ（減圧ＣＶＤ）、ＰＥＣＶＤ（プラズ
マＣＶＤ）のいずれでも良く、それぞれ単独のＣＶＤ装
置で成膜しても、あるいは同一装置で連続して成膜して
も良い。更に、ソースも、通常のＳｉＨ4／Ｏ2系、Ｏ3
／ＴＥＯＳ系などいずれの反応性ガスを用いても良い。
Ｓ−ＦＥＴ表面の凹凸を決め、リフロー後の形状に影響
を与えるためリフロー条件およびＢＰＳＧの不純物濃度
を考慮して決定されるべきである。また、ＮＳＧ膜６、
ＢＰＳＧ膜７の形成方法は、ＡＰＣＶＤ（常圧ＣＶ
Ｄ）、ＬＰＣＶＤ（減圧ＣＶＤ）、ＰＥＣＶＤ（プラズ
マＣＶＤ）のいずれでも良く、それぞれ単独のＣＶＤ装
置で成膜しても、あるいは同一装置で連続して成膜して
も良い。更に、ソースも、通常のＳｉＨ4／Ｏ2系、Ｏ3
／ＴＥＯＳ系などいずれの反応性ガスを用いても良い。
【００１７】次に、このようにして成膜されたＢＰＳＧ
膜７に対し、例えばランプアニーラ（ランプ式焼鈍装
置）を用いてリフロー処理し、更に同じチャンバー内で
ＮＨ3（アンモニア）ガスを用いてＲＴＮ（急速熱窒化
処理）を行い、平滑化されたＢＰＳＧ膜上にＳｉＮ（シ
リコンナイトライド）層、またはＳｉＯＮ（シリコンオ
キシナイトライド）層を例えば約３〜５ｎｍ程度形成す
る。
膜７に対し、例えばランプアニーラ（ランプ式焼鈍装
置）を用いてリフロー処理し、更に同じチャンバー内で
ＮＨ3（アンモニア）ガスを用いてＲＴＮ（急速熱窒化
処理）を行い、平滑化されたＢＰＳＧ膜上にＳｉＮ（シ
リコンナイトライド）層、またはＳｉＯＮ（シリコンオ
キシナイトライド）層を例えば約３〜５ｎｍ程度形成す
る。
【００１８】ここで、リフロー処理と続く窒化処理を同
じチャンバー内で連続成膜した理由は、リフロー処理
後、一端大気に曝してしまうと、ＢＰＳＧ膜７の表面に
水分が吸着してしまい、その後の窒化膜形成やトランジ
スタ特性に悪影響を与えてしまうからである。なお、こ
の工程は拡散炉を使用したリフローとＳｉＮ膜（または
ＳｉＯＮ膜）の連続処理でも同じ効果が得られる。図２
（ｂ）はＢＰＳＧ膜７にＳｉＮ膜８を形成した、トラン
ジスタ表面状態を示している。
じチャンバー内で連続成膜した理由は、リフロー処理
後、一端大気に曝してしまうと、ＢＰＳＧ膜７の表面に
水分が吸着してしまい、その後の窒化膜形成やトランジ
スタ特性に悪影響を与えてしまうからである。なお、こ
の工程は拡散炉を使用したリフローとＳｉＮ膜（または
ＳｉＯＮ膜）の連続処理でも同じ効果が得られる。図２
（ｂ）はＢＰＳＧ膜７にＳｉＮ膜８を形成した、トラン
ジスタ表面状態を示している。
【００１９】以上のようにしてＢＰＳＧ膜７を窒化処理
したならば、次にレジストパターニング、エッチングな
どによってソース部、ドレイン部にコンタクトホール
９、アルミニウム配線１０等を形成し、最終的に図２
（ｃ）に示すような半導体装置を得る。
したならば、次にレジストパターニング、エッチングな
どによってソース部、ドレイン部にコンタクトホール
９、アルミニウム配線１０等を形成し、最終的に図２
（ｃ）に示すような半導体装置を得る。
【００２０】次に、以上の半導体装置の各部作用を説明
する。一般に、ＰＳＧ膜やＢＰＳＧ膜は大気中の水分を
吸い易く、膜中の不純物濃度が高くなるほどその吸着傾
向は高まる。そして吸着した水分は、これら膜中でホッ
トキャリアとなり、ＭＯＳ−ＦＥＴのスレッショルド電
圧Ｖｔｈの変動や、信頼性低下の原因となる。
する。一般に、ＰＳＧ膜やＢＰＳＧ膜は大気中の水分を
吸い易く、膜中の不純物濃度が高くなるほどその吸着傾
向は高まる。そして吸着した水分は、これら膜中でホッ
トキャリアとなり、ＭＯＳ−ＦＥＴのスレッショルド電
圧Ｖｔｈの変動や、信頼性低下の原因となる。
【００２１】また、ＰＳＧやＢＰＳＧ中の不純物濃度が
高くなると、リフロー中に不純物が基板中に拡散する傾
向が高まり、トランジスタ不良の原因となってしまう。
高くなると、リフロー中に不純物が基板中に拡散する傾
向が高まり、トランジスタ不良の原因となってしまう。
【００２２】このように問題に対し本実施例によれば、
ＢＰＳＧ膜７の最上層に、耐透水性の高いＳｉＮ膜８を
形成しているため、、ＢＰＳＧ膜７への水分の吸着が防
止される。また、本実施例によれば、ＢＰＳＧ膜７に対
するリフロー処理と、ＳｉＮ膜８の形成を、連続して同
一の装置内で行うようにしたため、リフロー処理直後の
ＢＰＳＧ表面を直接大気に曝すことがないため、ＢＰＳ
Ｇ膜７に含まれる水分を最小限にとどめることができ
る。
ＢＰＳＧ膜７の最上層に、耐透水性の高いＳｉＮ膜８を
形成しているため、、ＢＰＳＧ膜７への水分の吸着が防
止される。また、本実施例によれば、ＢＰＳＧ膜７に対
するリフロー処理と、ＳｉＮ膜８の形成を、連続して同
一の装置内で行うようにしたため、リフロー処理直後の
ＢＰＳＧ表面を直接大気に曝すことがないため、ＢＰＳ
Ｇ膜７に含まれる水分を最小限にとどめることができ
る。
【００２３】さらに、本実施例では、不純物を多く含む
ＢＰＳＧ膜７の下地層として、不純物を全く含まないＮ
ＳＧ膜６を形成しているため、リフロー時の基板１への
不純物の拡散がここでブロックされ、トランジスタを性
状を変えることがない。
ＢＰＳＧ膜７の下地層として、不純物を全く含まないＮ
ＳＧ膜６を形成しているため、リフロー時の基板１への
不純物の拡散がここでブロックされ、トランジスタを性
状を変えることがない。
【００２４】以上、本発明の層間絶縁膜構造をＭＯＳ−
ＦＥＴに例示して説明したが、このシールドコンセプト
は他の半導体装置に対しても適用可能である。例えばア
ルミニウム配線上にＢＰＳＧ膜を成膜した後、Ｏ3／Ｔ
ＥＯＳ・ＮＳＧなどを形成するような場合にも、これま
では、ＢＰＳＧ膜の水分吸着作用によってＮＳＧ膜厚が
アルミニウム配線上と他の部分とで異なるというような
問題があった。しかしながら、ＢＰＳＧ膜形成後、その
上にＳｉＮ膜を形成した後、ＮＳＧ膜を成膜すれば、Ｂ
ＰＳＧ膜への水分吸着が抑制され、膜厚バラツキを低減
することが可能となる。
ＦＥＴに例示して説明したが、このシールドコンセプト
は他の半導体装置に対しても適用可能である。例えばア
ルミニウム配線上にＢＰＳＧ膜を成膜した後、Ｏ3／Ｔ
ＥＯＳ・ＮＳＧなどを形成するような場合にも、これま
では、ＢＰＳＧ膜の水分吸着作用によってＮＳＧ膜厚が
アルミニウム配線上と他の部分とで異なるというような
問題があった。しかしながら、ＢＰＳＧ膜形成後、その
上にＳｉＮ膜を形成した後、ＮＳＧ膜を成膜すれば、Ｂ
ＰＳＧ膜への水分吸着が抑制され、膜厚バラツキを低減
することが可能となる。
【００２５】また、ＢＰＳＧ以外の他の被覆対象として
は、高濃度のＰＳＧやＢＳＧなども可能である。尚、Ｐ
ＳＧの場合、これまで、吸着した水分との反応によりＨ
3ＰＯ4（リン酸）が形成され、アルミニウム配線が腐食
されるという問題があったが、ＳｉＮ膜の形成によって
同時に解決できるメリットがある。
は、高濃度のＰＳＧやＢＳＧなども可能である。尚、Ｐ
ＳＧの場合、これまで、吸着した水分との反応によりＨ
3ＰＯ4（リン酸）が形成され、アルミニウム配線が腐食
されるという問題があったが、ＳｉＮ膜の形成によって
同時に解決できるメリットがある。
【００２６】また、上述した形成例では、リフロー後、
コンタクトホール９を形成したが、コンタクトホール形
成後、リフローを行い、その後ＲＴＮによってＳｉＮ膜
を形成する場合でも、コンタクトホール部でのＳｉＮを
除去する工程を追加すれば、前述したのと同様の効果が
得られ、さらにアルミニウム配線のカバレッジを改善す
ることも可能である
コンタクトホール９を形成したが、コンタクトホール形
成後、リフローを行い、その後ＲＴＮによってＳｉＮ膜
を形成する場合でも、コンタクトホール部でのＳｉＮを
除去する工程を追加すれば、前述したのと同様の効果が
得られ、さらにアルミニウム配線のカバレッジを改善す
ることも可能である
【００２７】
【発明の効果】以上説明したように、本発明によれば、
不純物を含む酸化シリコン膜と多結晶シリコンとの間、
および酸化シリコン膜と半導体基板との間に、不純物を
含まない絶縁膜を形成することで、その後の高温処理の
際の不純物の拡散を無くすことができトランジスタ不良
の発生を防止できる。
不純物を含む酸化シリコン膜と多結晶シリコンとの間、
および酸化シリコン膜と半導体基板との間に、不純物を
含まない絶縁膜を形成することで、その後の高温処理の
際の不純物の拡散を無くすことができトランジスタ不良
の発生を防止できる。
【００２８】また、酸化シリコン膜上へのシリコン窒化
膜の形成により、酸化シリコン膜への水分の吸着が防止
されトランジスタ特性劣化や信頼性低下がない。
膜の形成により、酸化シリコン膜への水分の吸着が防止
されトランジスタ特性劣化や信頼性低下がない。
【００２９】また、このような酸化シリコン膜の不純物
高濃度化に伴う諸問題が解決できることで、リフロー温
度の低温化が達成でき、半導体装置製造プロセスを微細
化、迅速化が可能となる。
高濃度化に伴う諸問題が解決できることで、リフロー温
度の低温化が達成でき、半導体装置製造プロセスを微細
化、迅速化が可能となる。
【図１】本発明の実施例による半導体装置の層間絶縁膜
構造の断面図である。
構造の断面図である。
【図２】本発明による層間絶縁膜構造の形成過程を示す
図である。
図である。
【図３】従来のＭＯＳ−ＦＥＴの構造を示した断面図で
ある。
ある。
【図４】ＢＰＳＧ膜上にＯ3／ＴＥＯＳ・ＮＳＧを形成
した従来の半導体装置を示す断面である。
した従来の半導体装置を示す断面である。
１…Ｐ型シリコン基板 ２…ポリシリコン ３…素子分離用酸化膜（ＬＯＣＯＳ） ４…シリコン酸化膜 ５…サイドウォール ６…ＮＳＧ膜（絶縁膜） ７…ＢＰＳＧ膜 ８…ＳｉＮ膜 ９…コンタクトホール １０…アルミニウム配線
Claims (8)
- 【請求項１】 半導体基板上の多結晶シリコンとアルミ
ニウムを、不純物を含む酸化シリコン膜で絶縁するよう
にした半導体装置の層間絶縁膜構造において、 前記酸化シリコン膜と多結晶シリコンとの間、および酸
化シリコン膜と前記半導体基板との間に、不純物を含ま
ない絶縁膜を形成するとともに、前記酸化シリコン膜上
にシリコン窒化膜を被覆させたことを特徴とする半導体
装置の層間絶縁膜構造。 - 【請求項２】 前記酸化シリコン膜は、ＢＰＳＧ、ＢＳ
Ｇ、ＰＳＧの内のいずれかである請求項１に記載の層間
絶縁膜構造。 - 【請求項３】 前記絶縁膜はＮＳＧからなる請求項２に
記載の層間絶縁膜構造。 - 【請求項４】 前記シリコン窒化膜は、ＳｉＮまたはＳ
ｉＯＮである請求項３に記載の層間絶縁膜構造。 - 【請求項５】 請求項１に記載の半導体装置の層間絶縁
膜構造を形成する方法において、 前記絶縁膜および酸化シリコン膜の形成後、酸化シリコ
ン膜に対しリフローを行い、続いて前記リフロー処理と
同一の装置内で前記シリコン窒化膜を形成することを特
徴とする層間絶縁膜形成方法。 - 【請求項６】 前記酸化シリコン膜は、ＢＰＳＧ、ＢＳ
Ｇ、ＰＳＧの内のいずれかである請求項５に記載の層間
絶縁膜形成方法。 - 【請求項７】 前記絶縁膜はＮＳＧからなる請求項６に
記載の層間絶縁膜形成方法。 - 【請求項８】 前記シリコン窒化膜は、ＳｉＮまたはＳ
ｉＯＮである請求項７に記載の層間絶縁膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24332194A JPH0883846A (ja) | 1994-09-12 | 1994-09-12 | 半導体装置の層間絶縁膜構造およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24332194A JPH0883846A (ja) | 1994-09-12 | 1994-09-12 | 半導体装置の層間絶縁膜構造およびその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0883846A true JPH0883846A (ja) | 1996-03-26 |
Family
ID=17102097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24332194A Pending JPH0883846A (ja) | 1994-09-12 | 1994-09-12 | 半導体装置の層間絶縁膜構造およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0883846A (ja) |
-
1994
- 1994-09-12 JP JP24332194A patent/JPH0883846A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2809018B2 (ja) | 半導体装置およびその製造方法 | |
| US7115926B1 (en) | Capacitor constructions, DRAM constructions, and semiconductive material assemblies | |
| US6503826B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6462371B1 (en) | Films doped with carbon for use in integrated circuit technology | |
| US20020001970A1 (en) | Semiconductor structure useful in a self-aligned contact etch and method for making same | |
| US20050179069A1 (en) | Semiconductor device and method of manufacturing same | |
| JP2937140B2 (ja) | 半導体装置の製造方法 | |
| US6541373B2 (en) | Manufacture method for semiconductor with small variation in MOS threshold voltage | |
| JPH08255791A (ja) | 半導体装置の層間絶縁膜の形成方法 | |
| JPH0883846A (ja) | 半導体装置の層間絶縁膜構造およびその形成方法 | |
| US20020037638A1 (en) | Semiconductor device and method for forming the same | |
| US6900118B2 (en) | Method for preventing contact defects in interlayer dielectric layer | |
| KR100596277B1 (ko) | 반도체 소자 및 그의 절연막 형성 방법 | |
| US6169026B1 (en) | Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer | |
| JPH06151416A (ja) | 半導体装置及びその製造方法 | |
| US20110195552A1 (en) | Method for manufacturing semiconductor device | |
| KR100197986B1 (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| JPH0737878A (ja) | 半導体装置の製造方法 | |
| JP2880892B2 (ja) | 半導体装置の製造方法 | |
| JP2735553B2 (ja) | 半導体装置 | |
| KR19980037185A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| JP2000208507A (ja) | 絶縁膜の形成方法および半導体装置の製造方法 | |
| JP2000323679A (ja) | 半導体装置およびその製造方法 | |
| JP2005079255A (ja) | 半導体装置の製造方法 | |
| JPH09148572A (ja) | 半導体装置の製造方法及び半導体装置 |