KR100266530B1 - 반도체장치및그제조방법 - Google Patents

반도체장치및그제조방법 Download PDF

Info

Publication number
KR100266530B1
KR100266530B1 KR1019970051517A KR19970051517A KR100266530B1 KR 100266530 B1 KR100266530 B1 KR 100266530B1 KR 1019970051517 A KR1019970051517 A KR 1019970051517A KR 19970051517 A KR19970051517 A KR 19970051517A KR 100266530 B1 KR100266530 B1 KR 100266530B1
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
film
ozone
semiconductor device
Prior art date
Application number
KR1019970051517A
Other languages
English (en)
Other versions
KR19980032638A (ko
Inventor
가리야아쯔시
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980032638A publication Critical patent/KR19980032638A/ko
Application granted granted Critical
Publication of KR100266530B1 publication Critical patent/KR100266530B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG

Abstract

상부 배선층과 하부 배선층 사이에 배치된 층간 절연막을 포함하는 반도체 장치가 개시되는데, 상기 층간 절연막은 상부와 하부 절연막(3, 2)을 포함하는 2층 구조를 가지며, 상기 상부 절연막(3)은 하부 절연막(2)의 오존 농도보다 높은 오존(O3) 농도를 갖는 것을 특징으로 한다. 상기 반도체 장치는 리플로 공정에 의해 충분히 평탄화된 층간 절연막을 가지며, 층간 절연막의 표면에서 불순물의 석출을 방지하는 것을 가능하게 한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 반도체 장치와 그 제조 방법에 관한 것으로, 특히 다층 배선을 갖는 반도체 장치에 적합한 층간 절연막의 개선에 관한 것이다.
최근, 반도체 장치의 집적도는 크게 증가되고 있다. 이와 같은 집적도의 증가에 따라, 반도체 장치는 증가하는 배선층의 수를 포함하는 다층 배선 구조를 갖도록 설계된다. 반도체 장치는 누설 전류의 방지를 위해 배선층 부근 또는 그 사이에 절연막을 갖도록 설계된다. 특히, 배선층 사이에 형성된 절연막을 층간 절연막이라 칭한다. 상술된 바와 같이, 배선층(들)이 형성되어 있는 반도체 기판의 표면의 단차는, 반도체 장치의 배선층이 증가하는 층 수를 갖는 다층 배선 구조를 갖도록 설계됨에 따라 증가되는 상황하에서, 이와 같은 표면 단차는 층간 절연막을 사용하여 평탄화되는 것이 필수불가결한 것이다.
반도체 기판의 표면에 형성된 단차를 평탄화하기 위해, 다음의 방법이 반도체 제조 분야에서 현재 널리 사용된다.
우선, 알루미늄으로 된 배선 패턴이 실리콘 기판과 같은 반도체 기판에 형성되고, 다음에 오존(O3) 테트라 에틸 오소 실리케이트(tetra etyl ortho silicate : TEOS) 붕소 인 실리케이트 글라스(boron phospho silicate glass : BPSG)로 된 막이 정상 압력의 화학적 기상 증착(chemical vapor deposition : CVD)에 의해 전 반도체 기판 위에 형성된다. 다음에, 반도체 기판은 O3TEOS BPSG막을 리플로(reflow)하기 위해 질소(N2) 분위기에서 예를 들면, 800℃ 내지 900℃로 어닐링된다.
O3TEOS BPSG막을 형성하는 종래의 방법중 하나가 도 1a 내지 도 1c에 도시된다.
우선, 도 1a에 도시된 바와 같이, 폴리실리콘막(11)이 실리콘 기판(10)에 형성되고 패터닝된다. 다음에, 상대적으로 저농도의 붕소(B)와 인(P)을 함유하는 O3TEOS BPSG로 된 막(12)이 정상 압력의 CVD에 의해 패터닝된 폴리실리콘막(11)과 실리콘 기판(10) 위에 형성된다.
다음에, 도 1b에 도시된 바와 같이, 상대적으로 고농도의 붕소(B)와 인(P)을 함유하는 O3TEOS BPSG로 된 막(13)이 O3TEOS BPSG막(12) 위에 형성된다.
다음에, 도 1c에 도시된 바와 같이, 실리콘 기판(10)은 O3TEOS BPSG막(12와 13)을 리플로하기 위해, 800℃ 내지 900℃에서 질소(N2) 분위기에 노출시킴으로써 열처리된다.
일본 무심사 특허 공보 제4-94539호는 반도체 기판의 표면 단차를 평탄화하는 다른 방법을 제시하고 있다. 제시된 방법에서, 우선 기판의 표면은 거기에 고주파 플라즈마를 조사함으로써 재형성된다. 다음에, 유기 실란(SiH4)을 함유하는 혼합 가스, 인과 붕소, 및 오존과 같은 불순물을 함유하는 가스를 사용함으로써 정상 또는 낮춰진 압력하에서 기판에 PSG막, BSG막, 및 BPSG막이 형성된다.
일본 무심사 특허 공보 제5-259297호는 반도체 기판의 표면 단차를 평탄화하는 또 다른 방법을 제시하고 있다. 이러한 방법에서, 층간 절연막을 형성하기 전에, 층간 절연막 아래에만 배치될 질소 함유층이 형성된다.
그러나, 상술된 종래 방법은 다음과 같은 문제가 있다.
보다 높은 농도의 붕소(B)와 인(P)을 함유하는, 정상 압력의 CVD에 의해 형성된 O3TEOS BPSG막은 기판의 표면 단차의 보다 우수한 평탄화를 제공하는 것으로 공지되어 있다. 반면에, O3TEOS BPSG막이 고농도의 붕소(B)와 인(P)을 함유한다면, 붕소와 인 입자가 O3TEOS BPSG막의 표면에서 석출되는 현상이 발생한다. O3TEOS BPSG막의 표면에서 이와 같은 붕소와 인 입자의 석출은 후속 단계에 나쁜 영향을 미치며, 이는 수율의 감소를 초래한다. 다시 말해서, 상술된 종래의 방법은 붕소와 인 농도에 대해 좁은 마진(narrow margin)의 문제가 있다.
다시 말해서, 상기 종래 방법은 붕소와 인의 석출에 대한 낮은 한계 때문에 O3TEOS BPSG막이 고농도의 붕소와 인을 함유할 수 없다는 문제가 있으며, 이는 O3TEOS BPSG막이 리플로된 후에 충분히 평탄화될 수 없는 결과를 초래한다.
반대로, 만약 O3TEOS BPSG막이 리플로 공정에 의해 O3TEOS BPSG막을 충분히 평탄화하기 위해 보다 높은 농도의 붕소와 인을 함유하도록 설계되었다면, 붕소와 인 입자가 O3TEOS BPSG막의 표면에서 석출된다는 문제가 수반될 것이다.
상술한 바와 같은 종래 방법의 문제점에 비추어, 본 발명의 목적은 리플로 공정에 의해 층간 절연막을 충분히 평탄화하고 층간 절연막의 표면에서 불순물의 석출을 방지할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것이다.
하나의 특징에서, 상부 배선층과 하부 배선층 사이에 배치된 층간 절연막을 구비하는 반도체 장치가 제공되는데, 상기 층간 절연막은 상부와 하부 절연막을 포함하는 2층 구조를 갖는 층간 절연막이며, 여기서 상기 상부 절연막은 상기 하부 절연막의 오존 농도와는 다른 오존(O3) 농도를 갖는다.
예를 들면, 상부 절연막은 하부 절연막의 오존 농도보다 높은 오존(O3) 농도를 갖도록 설계된다. 예를 들면, 상부 절연막은 120 내지 140㎎/ℓ 범위(모두 포함)의 오존 농도를 가질 수 있고, 하부 절연막은 70 내지 100㎎/ℓ 범위(모두 포함)의 오존 농도를 가질 수 있다.
상부 배선층과 하부 배선층 사이에 배치된 층간 절연막을 구비한 반도체 장치가 제공되는데, 다수의 절연막을 포함하는 다층 구조를 가지며, 상기 절연막은 다른 절연막의 오존 농도와는 다른 오존(O3) 농도를 갖는 절연막을 포함한다.
다른 절연막에 배치된, 다층 구조의 절연막은 다른 절연막의 오존 농도보다 높은 오존 농도를 갖는 것이 바람직하다. 또한, 최상부 절연막은 모든 절연막중 가장 높은 오존 농도를 갖는 것이 바람직하다.
층간 절연막은 임의의 전기적 절연 물질로 구성될 수 있다. 층간 절연막은 O3테트라 에틸 오소 실리케이트(TEOS) 붕소 인 실리케이트 글래스(BPSG)로 구성되는 것이 바람직하다.
다른 특징에서, 층간 절연막은 상기 상부 절연막이 상부 및 하부 절연막을 포함하는 2층 구조를 갖도록 상부와 하부 배선층 사이에 층간 절연막을 형성하는 단계를 포함하는 반도체 장치를 제조하는 방법이 제공되는데, 하부 절연막의 오존 농도와는 다른 오존(O3) 농도를 갖는다.
예를 들면, 상부 절연막은 하부 절연막의 오존 농도보다 높은 오존(O3) 농도를 갖는다. 하부와 상부 절연막은 연속해서 형성되는 것이 바람직하다. 층간 절연막은 임의의 전기적 절연 물질로 구성될 수 있으나, 층간 절연막은 O3테트라 에틸 오소 실리케이트(TEOS) 붕소 인 실리케이트 글래스(BPSG)로 구성되는 것이 바람직하다.
층간 절연막이 다수의 절연막을 포함하는 다층 구조를 갖도록, 여기서 상부 절연막은 다른 것의 오존 농도와 차이가 있는 오존(O3) 농도를 가지며, 상부와 하부 배선층 사이에 층간 절연막을 형성하는 단계를 구비하는 반도체 장치를 제조하는 방법이 더 제공된다.
상술된 다층 구조에서, 다른 절연막에 배치된 절연막은 다른 절연막의 오존 농도보다 높은 오존 농도를 갖도록 형성되는 것이 바람직하다. 또한, 다수의 절연막은 연속해서 형성되는 것이 바람직하다.
상술된 바와 같이, 본 발명에 따르면, 상부와 하부 배선층 사이에 배치된 층간 절연막은, 다층 구조, 예를 들면, 2층 구조를 갖도록 설계된다. 층간 절연막을 구성하는 층은 오존에 대해 다른 농도를 갖는다. 예를 들면, 상부막은 2층 구조에서 하부막의 오존 농도보다 높은 오존 농도를 갖도록 설계된다. 따라서, 층간 절연층이 전체적으로 붕소(B)와 인(P)과 같은 고농도의 불순물을 가져 층간 절연막이 리플로 공정에 의해 충분히 평탄화될 수 있게 된다.
또한, 2층 구조인 층간 절연막에서 하부막의 오존 농도보다 높은 오존 농도를 갖도록 상부막을 설계함으로써, 상부막의 산화가 용이하도록 보다 많은 산소량을 가질 수 있어 안정한 막의 품질이 얻어지게 된다. 결국, 비록 층간 절연막이종래의 층간 절연막보다 높은 농도의 붕소와 인과 같은 불순물을 함유하더라도, 층간 절연막이 리플로된 후에 층간 절연막의 표면에서 불순물 입자의 석출을 방지하는 것이 가능하다.
도 1a 내지 도 1c는 반도체 장치를 제조하는 종래 방법의 개별적인 단계를 도시하는 반도체 장치의 단면도.
도 2a 내지 도 2c는 제1 및 제2 실시예에 따라 반도체 장치를 제조하는 방법의 개별적인 단계를 도시하는 반도체 장치의 단면도.
도 3a는 제1 실시예에서 붕소 농도와 오존 농도 사이의 관계를 도시한 그래프.
도 3b는 제1 실시예에서 인 농도와 오존 농도 사이의 관계를 도시한 그래프.
도 4a는 본 발명의 제1 실시예에 따른 방법에 의해 형성된 O3TEOS BPSG막의 표면에서의 붕소와 인의 석출을 관측한 결과를 도시한 도면.
도 4b는 종래 방법에 의해 형성된 O3TEOS BPSG막의 표면에서의 붕소와 인의 석출을 관측한 결과를 도시한 도면.
＜도면의 주요 부분에 대한 부호의 설명＞
1 : 폴리실리콘막
2 : 하부 층간 절연막
3 : 상부 층간 절연막
4 : 반도체 기판
제1 실시예가 도 2a 내지 도 2c를 참조하여 아래에 설명된다.
제1 실시예에서, 반도체 장치의 상부와 하부 배선층 사이에 형성된 층간 절연막을 평탄화하는데 사용되는 O3TEOS BPSG막은 상부와 하부막을 포함하는 2층 구조를 갖도록 설계된다. 상부막은 하부막의 오존 농도보다 높은 오존(O3) 농도를 갖도록 설계된다.
하부막의 오존 농도보다 높은 오존(O3) 농도를 갖도록 상부막을 설계하는 이유는 다음과 같다. 예를 들면, 만약 층간 절연막의 오존 농도가 전체적으로 70㎎/ℓ에서 130㎎/ℓ까지 증가되었다면, 막의 증착율은 스루풋 감소의 결과에 따라 약 10%만큼 감소될 것이다. 따라서, 2층 구조인 O3TEOS BPSG막에서 상부막만의 오존 농도를 증가시킴으로써 스루풋의 감소를 방지할 수 있을 것이다.
O3TEOS BPSG막을 제조하기 위한 단계가 도 2a 내지 도 2c를 참조하여 아래에 설명된다.
우선, 도 2a에 도시된 바와 같이, 폴리실리콘막(1)이 실리콘 기판(4)에 형성되고 패터닝된다. 다음에, 상대적으로 저농도의 오존(O3)을 함유하는 O3TEOS BPSG로 된 막(2)이 정상 압력의 화학적 기상 증착에 의해 임의의 반응성 챔버에서 패터닝된 폴리실리콘막(1)과 실리콘 기판(4) 위에 형성된다. 본 실시예에서, O3TEOS BPSG막(2)은 70㎎/ℓ 내지 100㎎/ℓ 범위의 오존 농도를 갖도록 설계된다. 패터닝된 폴리실리콘막(1)은 O3TEOS BPSG막(2)으로 완전히 덮혀진다. 폴리실리콘막(1) 위에 형성되고 상대적으로 저농도의 오존을 갖는 O3TEOS BPSG막(2)은 2층 구조인 층간 절연막에서 하부막일 것이다.
다음에, 도 2b에 도시된 바와 같이, 상대적으로 고농도의 오존(O3)을 함유하는 O3TEOS BPSG로 된 막(3)이 동일한 반응 챔버에서 전체 O3TEOS BPSG막(2) 위에 형성된다. 본 실시예에서, O3TEOS BPSG막(3)은 O3TEOS BPSG막(2)의 오존 농도보다 높은 120㎎/ℓ 내지 140㎎/ℓ 범위의 오존 농도를 갖도록 설계된다. O3TEOS BPSG막(2) 위에 형성되고 상대적으로 고농도의 오존을 갖는 O3TEOS BPSG막(3)은 2층 구조인 층간 절연막에서 상부막일 것이다.
다음에, 하부와 상부 O3TEOS BPSG막(2와 3)은 하부와 상부 O3TEOS BPSG막(2와 3)을 리플로하기 위해, 약 10분 동안 800℃ 내지 900℃에서 질소(N2) 분위기에 노출시킴으로써 열처리된다. 따라서, 도 2c에 도시된 바와 같이, 하부 배선층(1)과 상부 배선층(도시되지 않음) 사이에 배치될 층간 절연막을 형성하기 위해 상호 협동하는 하부와 상부 O3TEOS BPSG막(2와 3)이 평탄화된다.
제1 실시예에서 도 3a는 붕소 농도[mol %]와 오존 농도[㎎/ℓ] 사이의 관계를 도시하고, 도 3b는 인 농도[mol %]와 오존 농도[㎎/ℓ] 사이의 관계를 도시한다. 도 4a는 제1 실시예에 따른 상술된 방법에 의해 형성된 상부 O3TEOS BPSG막(3)의 표면에 붕소와 인의 석출을 관측한 결과를 도시하고, 도 4b는 종래 방법에 따라 형성된 O3TEOS BPSG막(13)(도 1c을 참조함)의 표면에서 붕소와 인의 석출을 관측한 결과를 도시한다. 도 4a와 도 4b에서, 흑점은 O3TEOS BPSG막(3과 13)의 표면에서 석출되어 있는 붕소와 인 입자를 가리킨다.
도 3a, 3b, 4a, 및 4b에 도시된 바와 같이, 하부 O3TEOS BPSG막(2)의 오존 농도보다 높은 오존 농도를 갖도록 2층 구조인 층간 절연막에 상부 O3TEOS BPSG막(3)을 설계하기 위해 제1 실시예에 따른 상술된 방법을 사용함으로써 종래의 층간 절연막의 농도보다 높은 농도의 붕소와 인을 함유하는 O3TEOS BPSG막을 형성하는 것이 가능하다. 하부와 상부 O3TEOS BPSG막(2와 3)으로 구성된 층간 절연막은 리플로 공정에 의해 충분히 평탄화될 수 있고, 비록 층간 절연막이 리플로 공정에서 질소 분위기에 노출되었더라도 층간 절연막의 표면에서 붕소와 인의 석출이 방지될 수 있는 것으로 확인되었다.
상술된 바와 같이, 상술된 제1 실시예에 따르면, 상부와 하부 배선층 사이에 배치된 층간 절연막은 하부와 상부막으로 구성된 2층 구조를 갖도록 설계된다. 상부막은 2층 구조에서 하부막의 오존 농도보다 높은 오존 농도를 갖도록 설계된다. 따라서, 종래의 층간 절연막의 농도보다 높은 붕소(B)와 인(P) 농도를 가져, 층간 절연층은 전체적으로 층간 절연막이 리플로 공정에 의해 충분히 평탄화될 수 있게 한다.
또한, 하부막의 오존 농도보다 높은 오존 농도를 갖도록 상부막을 설계함으로써, 상부막이 보다 많은 산소량을 가질 수 있어 산화를 용이하게 하여 안정한 막 품질이 얻어지게 된다. 결국, 비록 종래의 층간 절연막보다 높은 농도의 붕소와 인을 함유하는 층간 절연막이 사용되었더라도, 종래의 층간 절연막과는 달리, 층간 절연막이 리플로된 후에 층간 절연막의 표면에서 붕소와 인 입자의 석출을 방지하는 것이 가능할 것이다.
제2 실시예가 다시 도 2a 내지 도 2c를 참조하여 아래에 설명된다.
제2 실시예에서, 반도체 장치의 상부와 하부 배선층 사이에 형성된 층간 절연막의 평탄화를 위해 사용된 O3TEOS BPSG막은 상부와 하부막을 포함한 2층 구조를 갖도록 설계된다. 상부막은 하부막의 오존 농도보다 높은 오존(O3) 농도를 갖도록 설계된다. 추가로, 하부와 상부막은 연속해서 형성된다. 제2 실시예는 기본적으로 제1 실시예와 같으나, 하부와 상부막이 연속해서 형성된다는 점만이 제1 실시예와 차이가 있다.
제2 실시예에서 O3TEOS BPSG막을 제조하기 위한 단계가 도 2a 내지 도 2c를 다시 참조하여 아래에 설명된다.
우선, 도 2a에 도시된 바와 같이, 폴리실리콘막(1)이 실리콘 기판(4)에 형성되고 패터닝된다. 다음에, 상대적으로 저농도의 오존(O3)을 함유하는 O3TEOS BPSG로 된 막(2)과 상대적으로 고농도의 오존(O3)을 함유하는 O3TEOS BPSG로 만든 막(3)이 정상 압력의 화학적 기상 증착에 의해 임의의 반응성 챔버에서 패터닝된 폴리실리콘막(1)과 실리콘 기판(4) 위에 연속해서 형성된다. 본 실시예에서, 하부 O3TEOS BPSG막(2)은 70㎎/ℓ 내지 100㎎/ℓ 범위의 오존 농도를 갖도록 설계되고, 상부 O3TEOS BPSG막(3)은 120㎎/ℓ 내지 140㎎/ℓ 범위의 오존 농도를 갖도록 설계된다. 하부 배선층으로서 패터닝된 폴리실리콘막(1)은 하부와 상부 O3TEOS BPSG막(2와 3)으로 구성된 층간 절연막으로 완전히 덮혀진다.
다음에, 하부와 상부 O3TEOS BPSG막(2와 3)은 하부와 상부 O3TEOS BPSG막(2와 3)을 리플로하기 위해, 약 10분 동안 800℃ 내지 900℃에서 질소(N2) 분위기에 노출시킴으로써 열처리된다. 따라서, 도 2c에 도시된 바와 같이, 하부 배선층(1)과 상부 배선층(도시되지 않음) 사이에 배치될 층간 절연막을 형성하도록 상호 협동하는 하부와 상부 O3TEOS BPSG막(2와 3)은 평탄화된다.
다시 말해서, 상대적으로 저농도의 오존(O3)을 함유하는 O3TEOS BPSG막(2)과 상대적으로 고농도의 오존(O3)을 함유하는 O3TEOS BPSG막(3)이 연속해서 형성되더라도, 상술된 제1 실시예와 유사하게, 종래의 층간 절연막의 농도보다 높은 농도의 붕소와 인을 함유하는 O3TEOS BPSG막을 형성하는 것이 가능하다. 하부와 상부 O3TEOS BPSG막(2와 3)으로 구성된 층간 절연막은 리플로 공정에 의해 충분히 평탄화될 수 있고, 비록 층간 절연막이 리플로 공정에서 질소 분위기에 노출되었더라도 층간 절연막의 표면에서 붕소와 인의 석출이 방지될 수 있는 것으로 확인되었다.
상술된 바와 같이, 상술된 제1 실시예에 따르면, 상부와 하부 배선층 사이에 배치된 층간 절연막은 하부와 상부막으로 구성된 2층 구조를 갖도록 설계된다. 상부막은 2층 구조의 하부막의 오존 농도보다 높은 오존 농도를 갖도록 설계된다. 따라서, 제1 실시예와 유사하게, 층간 절연층이 종래의 층간 절연막 보다 높은 붕소(B)와 인(P) 농도를 가져, 전체적으로 층간 절연막이 리플로 공정에 의해 충분히 평탄화될 수 있게 된다.
또한, 하부막(2)의 오존 농도보다 높은 오존 농도를 갖도록 상부막(3)을 설계함으로써, 상부막(3)의 산화가 용이하도록 보다 높은 산소량을 가질 수 있어, 안정한 막 품질이 얻어진다. 상부막은 산화를 촉진하기 위해 보다 많은 산소량을 가질 수 있다. 결국, 비록 종래의 층간 절연막보다 높은 농도의 붕소와 인을 함유하는 층간 절연막이 사용되었더라도, 종래의 층간 절연막과는 달리, 층간 절연막이 리플로된 후에 층간 절연막의 표면에서 붕소와 인 입자의 석출을 방지하는 것이 가능하다.
상술된 제1 및 제2 실시예에 언급된 하부막(2)에 대한 70-100㎎/ℓ와 상부막(3)에 대한 120-140㎎/ℓ의 특정 오존 농도는 단지 예이고, 하부와 상부막(2와 3)의 오존 농도는 그것에 제한되지 않는다는 것을 알아야 한다. 상부막이 하부막의 농도보다 높은 오존 농도를 갖지 않는 한, 하부와 상부막의 오존 농도는 선택적으로 결정될 수 있다.
유사하게, 2층 구조를 갖는 층간 절연막의 물질은 O3TEOS BPSG에 제한되지 않는다. 만약 전기적 절연성이 아닌 한, 하부와 상부막(2와 3)을 구비하는 층간 절연막은 임의의 다른 물질로 구성될 수 있다.
게다가, 제1 및 제2 실시예의 층간 절연막은 하부와 상부막(2와 3)으로 구성된 2층 구조로서 예시되었다. 그러나, 본 기술 분야에서 숙련된 기술자는 층간 절연막이 3개 이상의 막을 포함하는 다층 구조를 가질 수 있으며, 이 경우에, 최상부막이 모든 막중에서 가장 높은 오존 농도를 가지는 것이 바람직하다는 것을 알 수 있을 것이다.

Claims (12)

  1. 상부 배선층과 하부 배선층 사이에 배치된 층간 절연막을 포함하는 반도체 장치에 있어서,
    상기 층간 절연막은 상부 및 하부 절연막(3, 2)을 포함하는 2층 구조(two-layered structure)를 갖고, 상기 상부 절연막(3)은 상기 하부 절연막(2)의 오존(O3) 농도보다 높은 오존 농도를 갖는
    것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 층간 절연막은 O3테트라 에틸 오소 실리케이트(tetra etyl ortho silicate: TEOS) 붕소 인 실리케이트 글래스(boron phospho silicate glass: BPSG)로 구성되는 것을 특징으로 하는 반도체 장치.
  3. 상부 배선층과 하부 배선층 사이에 배치된 층간 절연막을 포함하는 반도체 장치에 있어서,
    상기 층간 절연막은 복수의 절연막을 포함하는 다층 구조(multi-layered structure)를 갖고, 상기 절연막들은 서로 다른 오존(O3) 농도를 갖되, 한 절연막 위에 배치된 다른 절연막은 상기 한 절연막의 오존 농도보다 높은 오존 농도를 갖는
    것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 최상부 절연막은 상기 모든 절연막들 중에서 가장 높은 오존 농도를 갖는 것을 특징으로 하는 반도체 장치.
  5. 제3항 또는 제4항에 있어서, 상기 층간 절연막은 O3테트라 에틸 오소 실리케이트(TEOS) 붕소 인 실리케이트 글래스(BPSG)로 구성되는 것을 특징으로 하는 반도체 장치.
  6. 반도체 장치를 제조하는 방법에 있어서,
    상부 배선층과 하부 배선층 사이에 상부 및 하부 절연막(3, 2)을 포함하는 2층 구조를 갖는 층간 절연막을 형성하는 단계를 구비하되, 상기 상부 절연막(3)은 상기 하부 절연막(2)의 오존 농도보다 높은 오존(O3) 농도를 갖게 하는
    것을 특징으로 하는 방법.
  7. 제6항에 있어서, 상기 하부 및 상부 절연막(2, 3)은 연속해서 형성되는 것을 특징으로 하는 방법.
  8. 제6항에 있어서, 상기 층간 절연막은 O3테트라 에틸 오소 실리케이트(TEOS) 붕소 인 실리케이트 글래스(BPSG)로 구성되는 것을 특징으로 하는 방법.
  9. 반도체 장치를 제조하는 방법에 있어서,
    상부 배선층과 하부 배선층 사이에 복수의 절연막을 포함하는 다층 구조를 갖는 층간 절연막을 형성하는 단계를 구비하되, 상기 절연막들은 서로 다른 오존(O3) 농도를 갖도록 하며. 한 절연막 위에 배치된 다른 절연막은 상기 한 절연막의 오존 농도보다 높은 오존 농도를 갖게 하는
    것을 특징으로 하는 방법.
  10. 제9항에 있어서, 상기 다층 구조의 최상부 절연막은 상기 모든 절연막중에서 가장 높은 오존 농도를 갖도록 형성되는 것을 특징으로 하는 방법.
  11. 제9항에 있어서, 상기 절연막들은 연속해서 형성되는 것을 특징으로 하는 방법.
  12. 제9항에 있어서, 상기 층간 절연막은 O3테트라 에틸 오소 실리케이트(TEOS) 붕소 인 실리케이트 글래스(BPSG)로 구성되는 것을 특징으로 하는 방법.
KR1019970051517A 1996-10-09 1997-10-08 반도체장치및그제조방법 KR100266530B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-268657 1996-10-09
JP8268657A JP2937140B2 (ja) 1996-10-09 1996-10-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR19980032638A KR19980032638A (ko) 1998-07-25
KR100266530B1 true KR100266530B1 (ko) 2000-09-15

Family

ID=17461603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970051517A KR100266530B1 (ko) 1996-10-09 1997-10-08 반도체장치및그제조방법

Country Status (4)

Country Link
US (1) US6236105B1 (ko)
JP (1) JP2937140B2 (ko)
KR (1) KR100266530B1 (ko)
GB (1) GB2318449B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315446B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
TW479315B (en) * 2000-10-31 2002-03-11 Applied Materials Inc Continuous depostiton process
US20070212850A1 (en) * 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7431967B2 (en) * 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers
US7141483B2 (en) * 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US6905940B2 (en) * 2002-09-19 2005-06-14 Applied Materials, Inc. Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US7456116B2 (en) * 2002-09-19 2008-11-25 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7335609B2 (en) * 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US7528051B2 (en) * 2004-05-14 2009-05-05 Applied Materials, Inc. Method of inducing stresses in the channel region of a transistor
US20070212847A1 (en) * 2004-08-04 2007-09-13 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US7642171B2 (en) * 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US20060223332A1 (en) * 2005-03-30 2006-10-05 Hynix Semiconductor Inc. Method of manufacturing semiconductor device
KR100728995B1 (ko) 2006-08-25 2007-06-15 주식회사 하이닉스반도체 반도체 소자의 제조방법
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424253A (en) * 1992-03-09 1995-06-13 Oki Electric Industry Co., Ltd. Method for manufacturing an inter-layer insulating film

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0421203B1 (en) 1989-09-28 1996-01-03 Applied Materials, Inc. An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same
JPH0680657B2 (ja) 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法
JPH0719777B2 (ja) 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
JP2538722B2 (ja) 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
JPH05259155A (ja) 1992-03-10 1993-10-08 Kawasaki Steel Corp 絶縁膜の形成方法
JPH086181B2 (ja) * 1992-11-30 1996-01-24 日本電気株式会社 化学気相成長法および化学気相成長装置
JP3102974B2 (ja) * 1993-09-20 2000-10-23 富士通株式会社 半導体装置における絶縁膜の形成方法
JPH088336A (ja) 1994-06-16 1996-01-12 Fujitsu Ltd 半導体装置及びその製造方法
JP3104534B2 (ja) * 1994-06-27 2000-10-30 ヤマハ株式会社 半導体装置とその製法
US5385868A (en) * 1994-07-05 1995-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Upward plug process for metal via holes
KR0144228B1 (ko) * 1995-03-04 1998-08-17 김주용 다층 금속배선의 층간 절연막 형성 방법
US5563104A (en) * 1995-06-23 1996-10-08 Taiwan Semiconductor Manufacturing Company Ltd. Reduction of pattern sensitivity in ozone-teos deposition via a two-step (low and high temperature) process
US6489213B1 (en) * 1996-01-05 2002-12-03 Integrated Device Technology, Inc. Method for manufacturing semiconductor device containing a silicon-rich layer
US5830797A (en) * 1996-06-20 1998-11-03 Cypress Semiconductor Corporation Interconnect methods and apparatus
US5811343A (en) * 1996-07-15 1998-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oxidation method for removing fluorine gas inside polysilicon during semiconductor manufacturing to prevent delamination of subsequent layer induced by fluorine outgassing dielectric

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424253A (en) * 1992-03-09 1995-06-13 Oki Electric Industry Co., Ltd. Method for manufacturing an inter-layer insulating film

Also Published As

Publication number Publication date
KR19980032638A (ko) 1998-07-25
US6236105B1 (en) 2001-05-22
GB2318449B (en) 1999-07-21
GB2318449A (en) 1998-04-22
JP2937140B2 (ja) 1999-08-23
GB9721491D0 (en) 1997-12-10
JPH10116899A (ja) 1998-05-06

Similar Documents

Publication Publication Date Title
KR100266530B1 (ko) 반도체장치및그제조방법
KR100288506B1 (ko) 배선간에 에어 갭을 가지는 다층 배선 구조
US5700720A (en) Method of manufacturing semiconductor device having multilayer interconnection
US6284644B1 (en) IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer
US7582970B2 (en) Carbon containing silicon oxide film having high ashing tolerance and adhesion
US6174808B1 (en) Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS
KR19990013556A (ko) 반도체 장치 및 그 제조 방법
CN1244140C (zh) 在半导体基板上形成电介质薄膜的方法
JPH07169833A (ja) 半導体装置及びその製造方法
US7585786B2 (en) Methods of forming spin-on-glass insulating layers in semiconductor devices and associated semiconductor device
US6153507A (en) Method of fabricating semiconductor device providing effective resistance against metal layer oxidation and diffusion
US5821162A (en) Method of forming multi-layer wiring utilizing SOG
US6784095B1 (en) Phosphine treatment of low dielectric constant materials in semiconductor device manufacturing
JP2000049227A (ja) 半導体装置の製造方法
JP3396791B2 (ja) 絶縁膜の形成方法
KR100361536B1 (ko) 반도체소자의층간절연막형성방법
KR20040055576A (ko) 반도체장치의 제조방법
KR100248142B1 (ko) 반도체소자 제조방법
KR100486235B1 (ko) 도핑되지않은실리콘유리(usg)막의형성방법
JP2001168100A (ja) 半導体装置の製造方法
KR0150667B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100407996B1 (ko) 티이오에스 오존 유에스지막 형성방법
JPH09232426A (ja) 多層配線構造を有する半導体装置の製造方法
KR20020041582A (ko) 반도체 장치의 층간절연막 형성 방법 및 이를 이용한반도체 장치의 제조 방법
KR100604412B1 (ko) 반도체 제조 공정의 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee