JPH04162530A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04162530A JPH04162530A JP28969790A JP28969790A JPH04162530A JP H04162530 A JPH04162530 A JP H04162530A JP 28969790 A JP28969790 A JP 28969790A JP 28969790 A JP28969790 A JP 28969790A JP H04162530 A JPH04162530 A JP H04162530A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- plasma
- metal wiring
- metal interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000002184 metal Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000000206 photolithography Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract 2
- 238000000227 grinding Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 13
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 7
- 239000011347 resin Substances 0.000 abstract description 6
- 229920005989 resin Polymers 0.000 abstract description 6
- 238000010008 shearing Methods 0.000 abstract description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体装置
用の表面保護膜の製造方法に関する。
用の表面保護膜の製造方法に関する。
半導体装置用の表面保護膜としては、下層にPS G
(phospho−silicate glass)膜
、上層にプラズマCVD法による窒化膜(以下プラズマ
窒化膜と称する)からなる2層膜が用いられてきた(例
えば日経マイクロデバイス1988年6月号pp、33
〜46)。
(phospho−silicate glass)膜
、上層にプラズマCVD法による窒化膜(以下プラズマ
窒化膜と称する)からなる2層膜が用いられてきた(例
えば日経マイクロデバイス1988年6月号pp、33
〜46)。
その製造工程について第3図(a)〜(c)を参照して
説明する。
説明する。
はじめに第3図(a)に示すように、半導体基板1の表
面の下地絶縁膜2に金属配線3を形成したのち、CVD
法により全面に厚さ0,2〜0゜8μmのPSG膜1膜
上0長させる。
面の下地絶縁膜2に金属配線3を形成したのち、CVD
法により全面に厚さ0,2〜0゜8μmのPSG膜1膜
上0長させる。
つぎに第3図(b)に示すように、プラズマ窒化FyA
11を成長させる。
11を成長させる。
つぎに第3図(c)に示すように、フォトリソグラフィ
ーによりプラズマ窒化膜11とPSG膜1膜上0選択的
にエツチングして、ワイヤボンディング用スルーホール
6を開口する。
ーによりプラズマ窒化膜11とPSG膜1膜上0選択的
にエツチングして、ワイヤボンディング用スルーホール
6を開口する。
この方法では表面保護膜となっているPSG膜およびプ
ラズマ窒化膜のステップカバレージが悪く、耐湿性も悪
かつな。そのため金属配線側壁の表面保護膜の薄いとこ
ろや応力が集中しているところから水分が浸入してリー
ク電流の増大や、金属腐食が発生して配線のショートや
オープンなどのデバイス不良の原因となっていた。
ラズマ窒化膜のステップカバレージが悪く、耐湿性も悪
かつな。そのため金属配線側壁の表面保護膜の薄いとこ
ろや応力が集中しているところから水分が浸入してリー
ク電流の増大や、金属腐食が発生して配線のショートや
オープンなどのデバイス不良の原因となっていた。
さらにEPROM (紫外線消去続出専用メモリ)にお
いては、フローティング(浮遊)ゲートに蓄積された電
荷の消失を生じる。
いては、フローティング(浮遊)ゲートに蓄積された電
荷の消失を生じる。
耐湿性を向上させるために金属配線側壁の表面 ゛保護
膜のステップカバレッジを改善した製造方法が、I R
P S (Proceedings of the I
nternational Re1iability
Physics Symposium、 1989.
pp、122〜126)に示されている。
膜のステップカバレッジを改善した製造方法が、I R
P S (Proceedings of the I
nternational Re1iability
Physics Symposium、 1989.
pp、122〜126)に示されている。
その製造方法について第4図(a)〜(d)を参照して
説明する。
説明する。
はじめに第4図(a)に示すように、半導体基板1の表
面の下地絶縁膜2に金属配線3を形成したのち、プラズ
マCVD法により厚さ約0.7μmのS i ON (
5ilicon oxynit、ride)膜12を成
長させる。
面の下地絶縁膜2に金属配線3を形成したのち、プラズ
マCVD法により厚さ約0.7μmのS i ON (
5ilicon oxynit、ride)膜12を成
長させる。
つぎに第4図(b)に示すように、SOG(spin−
on−glass )膜13を平坦なリファレンスウェ
ーハ上で厚さが約0.2〜0.3μmとなる条件で塗布
する。
on−glass )膜13を平坦なリファレンスウェ
ーハ上で厚さが約0.2〜0.3μmとなる条件で塗布
する。
つぎに第4図(C)に示すように、プラズマエツチング
によりSOG膜13をエツチバ・ンクして、金属配線3
の側壁部や狭い隙間のみにSOG膜13を残す。
によりSOG膜13をエツチバ・ンクして、金属配線3
の側壁部や狭い隙間のみにSOG膜13を残す。
つぎに第4図(d)に示すように、SOG膜13を約3
70°Cでアニールしたのち、プラズマCVD法により
厚さ約1’、2μmの5iON膜14を成長させ、つづ
いてCVD法によりPSG膜15を成長させる。
70°Cでアニールしたのち、プラズマCVD法により
厚さ約1’、2μmの5iON膜14を成長させ、つづ
いてCVD法によりPSG膜15を成長させる。
ここでは金属配線3の側壁にはSOG膜13が残ってい
るため、表面保護膜を構成している5iON膜14およ
びPSG膜15のカバレッジが改善されている。
るため、表面保護膜を構成している5iON膜14およ
びPSG膜15のカバレッジが改善されている。
従来技術による表面保護膜には、以下に述べる3つの欠
点があった。
点があった。
第1に耐湿性を向上させるためには十分な平坦性を実現
しなけばならないが、そのためには金属配線の側壁に十
分厚<SOG膜を残さなければならない、しかしながら
SOG膜を厚く塗布すると、焼き固めてアニールすると
きにクラックが入り易く製造条件の制御が難しい。
しなけばならないが、そのためには金属配線の側壁に十
分厚<SOG膜を残さなければならない、しかしながら
SOG膜を厚く塗布すると、焼き固めてアニールすると
きにクラックが入り易く製造条件の制御が難しい。
第2にSOG膜は多量の水分を含有しているが、金属配
線3を形成したウェーハ上に塗布されているため、焼き
固めに用いることのできるアニール温度は、金属配線の
ストレスマイルレーションを避けるため400’C以下
にしなければならない。この温度ではSOG膜中に含有
する水分を完全に除去することはできず、EPROMの
蓄積電荷の消失を完全に阻止することができない。
線3を形成したウェーハ上に塗布されているため、焼き
固めに用いることのできるアニール温度は、金属配線の
ストレスマイルレーションを避けるため400’C以下
にしなければならない。この温度ではSOG膜中に含有
する水分を完全に除去することはできず、EPROMの
蓄積電荷の消失を完全に阻止することができない。
第3にプラスチックモールド(樹脂封止)パッケージに
組み込んだあとの温度サイクルによる不良発生という問
題がある(例えば儒学技報R79−23、pp、57〜
64〉。この現象はチップサイズの大きいもので顕在化
してくる。
組み込んだあとの温度サイクルによる不良発生という問
題がある(例えば儒学技報R79−23、pp、57〜
64〉。この現象はチップサイズの大きいもので顕在化
してくる。
そのメカニズムについて、図面を用いて説明する。第5
図(a)は第3図(a)〜(c)の場合の応力の状態を
示し、第5図(b)は第4図〈a)〜(d)の場合の応
力の状態を示す。
図(a)は第3図(a)〜(c)の場合の応力の状態を
示し、第5図(b)は第4図〈a)〜(d)の場合の応
力の状態を示す。
半導体基板1より熱膨張係数が大きいモールド樹脂16
は、冷却時にチップ中心に向って収縮する。このときチ
ップ上で凸部になっている金属配線3とこれを覆う表面
保護膜はモールド樹脂からせん断応力を受ける(チップ
中心で小さく、チップ外周で大きい)。
は、冷却時にチップ中心に向って収縮する。このときチ
ップ上で凸部になっている金属配線3とこれを覆う表面
保護膜はモールド樹脂からせん断応力を受ける(チップ
中心で小さく、チップ外周で大きい)。
この応力が表面保護膜にクラックを発生したり、金属配
線をずらせたりして、デバイス不良の原因になっている
。
線をずらせたりして、デバイス不良の原因になっている
。
本発明の半導体装置の製造方法は、金属配線を覆って第
1の絶縁膜を形成する工程と、第1の絶縁膜の表面を研
削加工して平坦化する工程と、全面に第2の絶縁膜を形
成する工程と、ワイヤボンディング用スルーホールを開
口する工程とを含んでいる。
1の絶縁膜を形成する工程と、第1の絶縁膜の表面を研
削加工して平坦化する工程と、全面に第2の絶縁膜を形
成する工程と、ワイヤボンディング用スルーホールを開
口する工程とを含んでいる。
本発明の第1の実施例について、第1図(a)〜(d)
を参照して説明する。
を参照して説明する。
はじめに第1図(a)に示すように、下地絶縁膜2が形
成された半導体基板1に金属配線3を形成したのち、プ
ラズマCVD法により厚さ2〜5μmのプラズマ酸化膜
4を成長させる。
成された半導体基板1に金属配線3を形成したのち、プ
ラズマCVD法により厚さ2〜5μmのプラズマ酸化膜
4を成長させる。
つぎに第1図(b)に示すように、プラズマ酸化膜4の
金属配線3の上での厚さが0.5〜1゜0μmになるま
で表面から研削加工する。その結果ウェー八表面は完全
に平坦化される。
金属配線3の上での厚さが0.5〜1゜0μmになるま
で表面から研削加工する。その結果ウェー八表面は完全
に平坦化される。
つぎに第1図(c)に示すように、耐湿性膜としてプラ
ズマCVD法により厚さ0.2〜0.5μmのプラズマ
窒化膜5を成長させる。
ズマCVD法により厚さ0.2〜0.5μmのプラズマ
窒化膜5を成長させる。
下地のプラズマ酸化膜4が研削加工により完全に平坦化
されているため、プラズマ窒化膜5は均質になり、十分
な耐湿性が得られる。
されているため、プラズマ窒化膜5は均質になり、十分
な耐湿性が得られる。
つぎに第1図(d)に示すように、フォトリソグラフィ
ーによりプラズマ窒化膜5とプラズマ酸化膜4とを選択
的にエツチングしてワイヤボンディング用スルーホール
6を開口する。
ーによりプラズマ窒化膜5とプラズマ酸化膜4とを選択
的にエツチングしてワイヤボンディング用スルーホール
6を開口する。
SOG膜を使わないので水分の問題がない。
さらにチップ表面は完全に平坦化されているため、プラ
スチックパッケージに組み込んでもせん断路力を受けな
い。したがって温度サイクリングに対する耐性が非常に
高い。
スチックパッケージに組み込んでもせん断路力を受けな
い。したがって温度サイクリングに対する耐性が非常に
高い。
つぎに本発明の第2の実施例について、第2図(a)〜
(e)を参照して説明する。
(e)を参照して説明する。
はじめに第2図(a)に示すように、下地絶縁膜2が形
成された半導体基板1に金属配線3を形成したのち、バ
イアススパッタ法により厚さ0゜5〜1.0μmのスパ
ッタ酸化膜7を堆積する。
成された半導体基板1に金属配線3を形成したのち、バ
イアススパッタ法により厚さ0゜5〜1.0μmのスパ
ッタ酸化膜7を堆積する。
つぎに第2図(b)に示すように、プラズマCVD法に
より厚さ2〜4μmのプラズマ酸化膜8を成長させる。
より厚さ2〜4μmのプラズマ酸化膜8を成長させる。
つぎに第2図(C)に示すように、スパッタ酸化膜7の
金属配線3の上での厚さが0.5〜1.0μmになるま
で表面から研削加工する。その結果ウェーハ表面は完全
に平坦化される。
金属配線3の上での厚さが0.5〜1.0μmになるま
で表面から研削加工する。その結果ウェーハ表面は完全
に平坦化される。
つぎに第2図(d)に示すように、耐湿性膜としてプラ
ズマCVD法により厚さ0.2〜0. 5μmのプラズ
マ窒化膜9を成長させる。
ズマCVD法により厚さ0.2〜0. 5μmのプラズ
マ窒化膜9を成長させる。
つぎに第2図(e)に示すように、フォトリソグラフィ
ーによりプラズマ窒化膜9とスパッタ酸化膜7とを選択
的にエツチングしてワイヤボンディング用スルーホール
6を開口する。
ーによりプラズマ窒化膜9とスパッタ酸化膜7とを選択
的にエツチングしてワイヤボンディング用スルーホール
6を開口する。
スパッタ酸化膜は段差部で順テーパーの形に成長するた
め、間隔の狭い金属配線間でもボイド(空隙)の発生は
なく、均一に成長する利点がある。
め、間隔の狭い金属配線間でもボイド(空隙)の発生は
なく、均一に成長する利点がある。
金属配線を覆って第1の絶縁膜を成長させてから、研削
加工して第1の絶縁膜の表面を完全に平坦化することに
より、耐湿性膜である第2の絶縁膜を完全に平坦に成長
させることができる。
加工して第1の絶縁膜の表面を完全に平坦化することに
より、耐湿性膜である第2の絶縁膜を完全に平坦に成長
させることができる。
その結果プラスチックモールド樹脂からせん断路力を受
けることがなくなり、温度サイクル耐性が著しく向上す
る。
けることがなくなり、温度サイクル耐性が著しく向上す
る。
さらに完全に平坦な耐湿性膜を重ねて、強い耐湿能力を
備えることにより、信頼性の高い半導体装置が実現され
た。
備えることにより、信頼性の高い半導体装置が実現され
た。
第1図<a)〜(d)は本発明の第1の実施例を工程順
に示す断面図、第2図(a)〜(e)は本発明の第2の
実施例を工程順に示す断面図、第3図(a) 〜(c)
、第4図(a)〜(d)は従来技術による半導体装置の
製造方法を示す断面図、第5図(a)、(b)は表面保
護膜がモールド樹脂から受ける応力を示す模式図である
。 1・・・半導体基板、2・・・下地絶縁膜、3・・・金
属配線、4・・・プラズマ酸化膜、5・・・プラズマ窒
化膜、6・・・ワイヤボンディング用スルーホール、7
・・・スパッタ酸化膜、8・・・プラズマ酸化膜、9・
・・プラズマ窒化膜、10・・・PSG膜、11・・・
プラズマ窒化膜、12・・・5iON膜、13・・・S
OG膜、14・・・5iON膜、15・・・PSG膜、
16・・・モールド樹脂。
に示す断面図、第2図(a)〜(e)は本発明の第2の
実施例を工程順に示す断面図、第3図(a) 〜(c)
、第4図(a)〜(d)は従来技術による半導体装置の
製造方法を示す断面図、第5図(a)、(b)は表面保
護膜がモールド樹脂から受ける応力を示す模式図である
。 1・・・半導体基板、2・・・下地絶縁膜、3・・・金
属配線、4・・・プラズマ酸化膜、5・・・プラズマ窒
化膜、6・・・ワイヤボンディング用スルーホール、7
・・・スパッタ酸化膜、8・・・プラズマ酸化膜、9・
・・プラズマ窒化膜、10・・・PSG膜、11・・・
プラズマ窒化膜、12・・・5iON膜、13・・・S
OG膜、14・・・5iON膜、15・・・PSG膜、
16・・・モールド樹脂。
Claims (1)
- 半導体装置のウェーハプロセスにおいて、金属配線を
形成したのち、全面に第1の絶縁膜を堆積する工程と、
該第1の絶縁膜の表面を研削加工して平坦化する工程と
、全面に第2の絶縁膜を形成する工程と、フォトリソグ
ラフィーにより該第2の絶縁膜と前記第1の絶縁膜とを
選択エッチングして前記金属配線に達するワイヤボンデ
ィング用スルーホールを開口する工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28969790A JPH04162530A (ja) | 1990-10-25 | 1990-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28969790A JPH04162530A (ja) | 1990-10-25 | 1990-10-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04162530A true JPH04162530A (ja) | 1992-06-08 |
Family
ID=17746575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28969790A Pending JPH04162530A (ja) | 1990-10-25 | 1990-10-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04162530A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07130732A (ja) * | 1993-11-01 | 1995-05-19 | Nec Corp | 半導体装置及びその製造方法 |
US5488010A (en) * | 1991-02-08 | 1996-01-30 | International Business Machines Corporation | Method of fabricating sidewall charge-coupled device with trench isolation |
US5492864A (en) * | 1993-10-14 | 1996-02-20 | Nec Corporation | Method and equipment for manufacturing a semiconductor device |
US8993875B2 (en) | 2008-07-02 | 2015-03-31 | Sharp Kabushiki Kaisha | Solar battery module and method for manufacturing the same |
-
1990
- 1990-10-25 JP JP28969790A patent/JPH04162530A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5488010A (en) * | 1991-02-08 | 1996-01-30 | International Business Machines Corporation | Method of fabricating sidewall charge-coupled device with trench isolation |
US5492864A (en) * | 1993-10-14 | 1996-02-20 | Nec Corporation | Method and equipment for manufacturing a semiconductor device |
JPH07130732A (ja) * | 1993-11-01 | 1995-05-19 | Nec Corp | 半導体装置及びその製造方法 |
US8993875B2 (en) | 2008-07-02 | 2015-03-31 | Sharp Kabushiki Kaisha | Solar battery module and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2940432B2 (ja) | 半導体装置とその製造方法 | |
JPH0936228A (ja) | 配線形成方法 | |
US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
JPH04162530A (ja) | 半導体装置の製造方法 | |
US5639692A (en) | Non-etch back SOG process using a metal via stud | |
JPH027451A (ja) | 半導体集積回路装置の製造方法 | |
JPH06318590A (ja) | 半導体装置の製造方法 | |
US5077236A (en) | Method of making a pattern of tungsten interconnection | |
JPH0587133B2 (ja) | ||
JPH0579165B2 (ja) | ||
US6143644A (en) | Method to prevent passivation from keyhole damage and resist extrusion | |
JP2856489B2 (ja) | 半導体装置の製造方法 | |
JPH0810693B2 (ja) | 半導体装置の製造方法 | |
JPS5893270A (ja) | 半導体装置の製造方法 | |
JP4304547B2 (ja) | 枚葉式cvd装置および枚葉式cvd方法 | |
KR100253358B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
US6627526B1 (en) | Method for fabricating a conductive structure for a semiconductor device | |
JPH0425159A (ja) | 電極配線の形成方法 | |
JPH03237721A (ja) | 多層配線の平坦化方法 | |
KR940007069B1 (ko) | Sog 박막을 이용한 절연막 평탄화 방법 | |
JPS6248380B2 (ja) | ||
JPS5884447A (ja) | 素子間配線接続方法 | |
JPH05275426A (ja) | 半導体装置の配線構造及びその製造方法 | |
JPH03159125A (ja) | 半導体装置 | |
JPH07273195A (ja) | 半導体装置 |