JP2828127B2 - 選択多結晶シリコン膜成長法 - Google Patents

選択多結晶シリコン膜成長法

Info

Publication number
JP2828127B2
JP2828127B2 JP18929892A JP18929892A JP2828127B2 JP 2828127 B2 JP2828127 B2 JP 2828127B2 JP 18929892 A JP18929892 A JP 18929892A JP 18929892 A JP18929892 A JP 18929892A JP 2828127 B2 JP2828127 B2 JP 2828127B2
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
silicon
selective
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18929892A
Other languages
English (en)
Other versions
JPH0637034A (ja
Inventor
亨 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP18929892A priority Critical patent/JP2828127B2/ja
Publication of JPH0637034A publication Critical patent/JPH0637034A/ja
Application granted granted Critical
Publication of JP2828127B2 publication Critical patent/JP2828127B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法、
特に、コンタクト孔の穴埋め等に用いられる多結晶シリ
コンをシリコン基板上に形成された開口部に選択的に埋
設する選択多結晶シリコン成長法に関するものである。
【0002】
【従来の技術】一般に、選択多結晶シリコン成長法は、
図3に示すように単結晶シリコン基板10上をシリコン
酸化膜(SiO2 )、シリコン窒化膜(Si3 4 )な
どのマスク絶縁膜11で被った開口部13に選択的に多
結晶シリコン14を堆積させて形成する方法である。こ
の選択多結晶シリコン成長法では、800℃,100T
orrにおいて原料ガスとしてジクロロシラン(SiH
2 Cl2 )等のシラン系ガスを熱分解するか、あるいは
水素(H2 )で還元する2種類の化学反応によって選択
多結晶シリコン(Si)14を成長させると同時に、塩
化水素(HCl)ガスも適量流すことによってマスク絶
縁膜11上に形成されたシリコン塊15をエッチングす
る。これは、シリコン塊15のエッチング速度が単結晶
シリコン基板10上とマスク絶縁膜11上とで異なるこ
とを利用している。
【0003】また、選択成長のしやすさはマスク絶縁膜
11の材質によって異なる。例えばシリコン窒化膜はシ
リコン酸化膜の場合に比べてシリコン塊15が成長しや
すいために、選択性の確保が難しくなっている。
【0004】この選択多結晶シリコン成長法は開口部1
3の穴埋めをはじめ、選択多結晶シリコン(Si)14
中にドーピングされた不純物を拡散源として薄いP−N
接合を形成する場合に利用されている。特に、バイポー
ラトランジスタのエミッタ部を選択多結晶シリコン成長
法の適用は、エミッタ幅が1μmを割ったときのエミッ
タ抵抗の増大を抑えるのに非常に優れている(Exte
nded Abstract of the 22nd
Conference on SolidState
Devices and Materials,19
90.p.665)。
【0005】
【発明が解決しようとする課題】上述した選択多結晶シ
リコン成長法によれば、開口部内に成長させた選択多結
晶シリコン膜の膜厚には、上限(臨界膜厚)が存在す
る。そのため、従来法では臨界膜厚よりも厚い多結晶シ
リコン膜を選択的に成長させることができないという問
題点を有している。
【0006】臨界膜厚は、成長条件にもよるが、マスク
絶縁膜がシリコン酸化膜のときに約100nm、シリコ
ン窒化膜のときには約70nmとなっている。したがっ
て、選択多結晶シリコン膜の所望の厚さがこれらの臨界
膜厚より大なる時には適応できないという問題点が存在
する。
【0007】そこで、本発明の技術的課題は、臨界膜厚
よりも厚い多結晶シリコン膜を選択的に成長させること
ができる選択多結晶シリコン膜成長法を得ることであ
る。
【0008】
【課題を解決するための手段】本発明によれば、単結晶
シリコン基板の一方の表面を覆うシリコン酸化膜の一部
に基板表面を露出して形成された開口部に多結晶シリコ
ンを成長させて埋めるための選択多結晶シリコン成長法
において、前記開口部の底部を埋めるように第1の多結
晶シリコン膜を成長させる工程と、弗酸で等方性エッチ
ングを行って前記シリコン酸化膜の表面及び前記開口部
の側面部を除去し、前記第1の多結晶シリコン膜の周辺
部と前記シリコン酸化膜との間に隙間を形成する工程
と、該隙間を埋めるように該第1の多結晶シリコン膜の
周辺部及び上面に第2の多結晶シリコン膜を形成する工
程とを有することを特徴とする選択多結晶シリコン膜成
長法が得られる。
【0009】
【作用】マスク絶縁膜がシリコン酸化膜である場合に
は、第1の多結晶シリコン膜を 択的に成長した後に、
弗酸もしくは弗酸の希釈液でシリコン酸化膜を等方性エ
ッチングして、さらに第2の多結晶シリコン膜を選択的
成長させる。また、マスク絶縁膜がシリコン酸化膜で
ない場合には、マスク絶縁膜上に気相成長(CDV法)
でシリコン酸化膜を成長させてから異方性エッチングし
た後、第1の多結晶シリコン膜を形成し、その後、シリ
コン酸化膜を等方性エッチングして、さらに第2の多結
晶シリコン膜を形成する。尚、上記した第1及び第2の
多結晶シリコン膜は、前述したように、選択的に成長さ
せられるため、それぞれ第1及び第2の選択多結晶シリ
コン膜と呼びれても良い。
【0010】弗酸でシリコン酸化膜をエッチングする場
合、同時にシリコン酸化膜の表面上のシリコン塊が取り
除かれる。同時に、弗酸によって開口部のシリコン酸化
膜の側面もエッチングされてシリコン基板が露出した周
辺部を形成する。第2の選択多結晶シリコン膜成長させ
ることにより、開口部の周辺部を埋設する。第2の選択
多結晶シリコンの膜厚は臨界膜厚よりも薄く成長させる
ことで選択性を確保する。
【0011】
【実施例】本発明の第1の実施例による選択多結晶シリ
コン膜成長法について図面を参照して説明する。
【0012】図1(a)〜(d)を参照して、本実施例
で用いられる被成長基板、即ち、単結晶シリコン基板2
0の一方の表面は、マスク絶縁膜21としてシリコン酸
化膜で被われており、マスク絶縁膜21は所々に単結晶
シリコン基板20が露出した多数の開口部23を有して
いる。図1(a)には単結晶シリコン基板20の開口部
23の断面を示す。マスク絶縁膜21の膜厚は500n
mであり、開口部23の大きさは0.5×0.5μm2
〜100×100μm2 である。
【0013】図1(b)を参照して、800℃,100
Torrにおいて、開口部23に、選択的に、150n
mの第1の多結晶シリコン膜、即ち、第1の選択多結晶
シリコン膜24を成長させた。この膜厚は臨界膜厚を越
えているから、図1(b)にあるようにマスク絶縁膜2
1の表面上には、シリコン塊25が形成されている。つ
ぎに、弗酸処理してマスク絶縁膜21を約50nmエッ
チングすると同時にマスク絶縁膜21の表面上のシリコ
ン塊25を取り除いた。図1(c)にあるように本実施
例ではマスク絶縁膜21がシリコン酸化膜であるため、
弗酸によってシリコン酸化膜のマスク絶縁膜21の上面
だけでなく側面も等方性エッチングされる。この結果、
エッチングされたマスク絶縁膜21−1を形成し、開口
部23の周辺部24aには、単結晶シリコン基板20が
露出する。さらに、第2の多結晶シリコン膜、即ち、
2選択多結晶シリコン膜26を第1の選択多結晶シリコ
ン膜26上に選択的に、成長させることで露出した周辺
部24aを埋設した(図1(d))。そのときの第2選
択多結晶シリコン膜26の膜厚は50nmであり、マス
ク絶縁膜21−1のシリコン酸化膜の臨界膜厚である1
00nmよりも薄いためにマスク絶縁膜21−1上には
シリコン塊25は成長しない。その結果、開口部23の
周辺部24aに200nmの多結晶シリコンを選択的に
埋設できた。次に、本発明の第2の実施例による選択多
結晶シリコン膜成長法を説明する。第2の実施例では、
本発明をシリコン窒化膜のマスク絶縁膜を用いたnpn
バイポーラトランジスタのエミッタ接合の形成に適用し
た例を示す。選択多結晶シリコンをエミッタ部の形成に
適用する場合、多結晶シリコン膜の膜厚は150nm−
200nm必要とされている。
【0014】図2(a)〜(g)には被成長基板の断面
が示されている。開口部33を持つn型の単結晶シリコ
ン基板30に3価のボロン(B)を1×1019atom
/cm3 でドーピングすることにより、100nmの深
さのp型領域、即ち、ベース領域37が単結晶シリコン
基板31の表層に形成される。マスク絶縁膜31はシリ
コン酸化膜31aとシリコン窒化膜31bとの2層から
成っており、膜厚はそれぞれ500nm、100nmと
なっている。開口部33の大きさは0.8×2μm2
ある。
【0015】図2(b)を参照して、選択多結晶シリコ
ン膜を成長するに先だって、本実施例では気相成長法、
即ち、CVD(Chemical Vapor Dep
osition)法によって、シリコン窒化膜31b上
にCVDシリコン酸化膜40を成長させた。開口部33
をもつ単結晶シリコン基板30の全面にCVDシリコン
酸化膜40を成長させる場合、開口部33の大きさが数
μmよりも小さくなってくると、開口部33内側の膜厚
(Di)が開口部33外の膜厚(Do)に比べて薄くな
るという現象が生ずる。Di/Doをステップカバレッ
ジと呼び、このステップカバレッジは成膜条件に依存す
る。
【0016】本実施例のCVDシリコン酸化膜40の成
膜条件には、ステップカバレッジが0.5の条件を採用
してシリコン窒化膜31b上には100nm、開口部3
3内には50nm堆積させた。この体積は温度400℃
において、シランガス(SiH4 )と酸素ガス(O2
とを流すことで行った。
【0017】つぎに、図2(c)を参照して、フロン系
のガスを用いた反応性イオンエッチングRIE(Rea
ctive Ion Etching)で、CVDシリ
コン酸化膜40の凹部の厚み50nmを異方性エッチン
グして、シリコン窒化膜31b上には50nmのCVD
シリコン酸化膜40を残したままで、単結晶シリコン基
板31を露出させ凹部40−1aを形成した。
【0018】しかるのちに、図2(d)を参照すると、
800℃,100Torrで凹部40−1aに第1の多
結晶シリコン膜、即ち、第1の選択多結晶シリコン膜4
4が150nm、選択的に成長させられている。150
nmは臨界膜厚を越えているために、シリコン塊35が
CVDシリコン酸化膜40上に堆積する。
【0019】図2(e)を参照して、第1の実施例と同
様に弗酸処理によりCVDシリコン酸化膜40−1とシ
リコン塊35とを取り除いてから、図2(f)に示すよ
うに50nmの第2の多結晶シリコン膜、即ち、第2の
選択多結晶シリコン膜46を選択的に成長させた。第2
の選択多結晶シリコン膜46の成長には、マスク絶縁膜
としてシリコン窒化膜31bを用いている。シリコン窒
化膜31bの臨界膜厚は70nmであるので、シリコン
窒化膜31b上にはシリコン塊は堆積しない。したがっ
て、以上の工程により開口部33内に200nmの多結
晶シリコン膜を選択的に成長できた(図2(f))。
【0020】しかるのちに、図2(g)を参照して、5
価のヒ素(As)イオンを加速電圧70keVで注入
(イオン・インプランテーション,I/I)してから1
000℃30秒の熱処理を施すことによって、ベース領
域37の表層を1×1022atom/cm3 のn型領
域、即ち、エミッタ領域51として形成した。
【0021】なお本実施例では、CVDシリコン酸化膜
40のステップカバレッジが0.5を用いたが、ステッ
プカバレッジが1よりも小さければ別の条件を用いても
よい。
【0022】
【発明の効果】以上説明したように本発明によれば、開
口部の周囲及び開口の側面がシリコン酸化膜で被膜した
開口部中に第1の選択多結晶シリコン膜を形成した後、
シリコン酸化膜を除去し、開口部中にさらに第2の選択
多結晶シリコン膜を形成することにより、第1の選択多
結晶シリコン膜上に第2の選択多結晶シリコン膜を成長
させることができ、臨界膜厚以上の厚さの多結晶シリコ
ン膜を選択的に成長させることができるという効果があ
る。それにより、バイポーラデバイスのエミッタ部の形
成のための選択多結晶シリコン膜成長法に適応可能にな
るという効果がある。
【図面の簡単な説明】
【図1】(a)〜(d)は、本発明の第1の実施例によ
る選択多結晶シリコン膜成長法を説明するための工程図
である。
【図2】(a)〜(g)は、本発明の第2の実施例によ
る選択多結晶シリコン膜成長法を用いたエミッタ形成を
説明するための工程図である。
【図3】従来例の選択多結晶シリコン膜成長法を説明す
るための工程図である。
【符号の説明】
20,30 単結晶シリコン基板 21,31 マスク絶縁膜 21−1 エッチングされたマスク絶縁膜 23,33 開口部 24,44 第1の選択多結晶シリコン膜 24a 露出した周辺部 25 シリコン塊 26,46 第2の選択多結晶シリコン膜 37 ベース領域 31b シリコン窒化膜 40 CVDシリコン酸化膜 51 エミッタ領域

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 単結晶シリコン基板の一方の表面を覆う
    シリコン酸化膜の一部に基板表面を露出して形成された
    開口部に多結晶シリコンを成長させて埋めるための選択
    多結晶シリコン成長法において、前記開口部の底部を埋
    めるように第1の多結晶シリコン膜を成長させる工程
    と、弗酸で等方性エッチングを行って前記シリコン酸化
    膜の表面及び前記開口部の側面部を除去し、前記第1の
    多結晶シリコン膜の周辺部と前記シリコン酸化膜との間
    に隙間を形成する工程と、該隙間を埋めるように該第1
    の多結晶シリコン膜の周辺部及び上面に第2の多結晶シ
    リコン膜を形成する工程とを有することを特徴とする選
    択多結晶シリコン膜成長法。
  2. 【請求項2】 単結晶シリコン基板の一方の表面を覆う
    絶縁膜の一部に基板表面を露出して形成された開口部に
    多結晶シリコンを成長させて埋めるための選択多結晶シ
    リコン成長法において、前記絶縁膜の表面から開口部を
    被うシリコン酸化膜を成長させ、該シリコン酸化膜に対
    して異方性エッチングを行って上記開口部の底部を覆う
    シリコン酸化膜を除去し基板表面を露出した底部を形成
    する工程と、該露出した底部上に第1の多結晶シリコン
    膜を成長させる工程と、弗酸で等方性エッチングを行っ
    て前記シリコン酸化膜を除去し前記第1の多結晶シリコ
    ン膜の周辺部と前記絶縁膜との間に隙間を形成する工程
    と、該隙間を埋めるように該第1の多結晶シリコン膜の
    周辺部及び上面に第2の多結晶シリコン膜を形成する工
    程とを有することを特徴とする選択多結晶シリコン膜成
    長法。
  3. 【請求項3】 請求項2に記載の選択多結晶シリコン膜
    成長法において、前記絶縁膜の表層がシリコン窒化膜で
    形成されていることを特徴とする選択多結晶シリコン膜
    成長法。
  4. 【請求項4】 請求項1又は2に記載の選択多結晶シリ
    コン膜成長法において、前記第2の多結晶シリコンの膜
    厚が臨界膜厚以下であることを特徴とする選択多結晶シ
    リコン膜成長法。
JP18929892A 1992-07-16 1992-07-16 選択多結晶シリコン膜成長法 Expired - Fee Related JP2828127B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18929892A JP2828127B2 (ja) 1992-07-16 1992-07-16 選択多結晶シリコン膜成長法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18929892A JP2828127B2 (ja) 1992-07-16 1992-07-16 選択多結晶シリコン膜成長法

Publications (2)

Publication Number Publication Date
JPH0637034A JPH0637034A (ja) 1994-02-10
JP2828127B2 true JP2828127B2 (ja) 1998-11-25

Family

ID=16238996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18929892A Expired - Fee Related JP2828127B2 (ja) 1992-07-16 1992-07-16 選択多結晶シリコン膜成長法

Country Status (1)

Country Link
JP (1) JP2828127B2 (ja)

Also Published As

Publication number Publication date
JPH0637034A (ja) 1994-02-10

Similar Documents

Publication Publication Date Title
US5192708A (en) Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization
US5504018A (en) Process of fabricating bipolar transistor having epitaxially grown base layer without deterioration of transistor characteristics
US6893934B2 (en) Bipolar transistor device having phosphorous
JP4643005B2 (ja) バイポーラトランジスタ、およびその製造方法
JPH0240923A (ja) バイポーラ・トランジスタの製造方法
JP2000031156A (ja) 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法
JPH0793315B2 (ja) 半導体装置およびその製造方法
US5846869A (en) Method of manufacturing semiconductor integrated circuit device
JP2855919B2 (ja) 半導体装置およびその製造方法
US6165265A (en) Method of deposition of a single-crystal silicon region
JP3777662B2 (ja) エピタキシャルウェーハの製造方法
JP2828127B2 (ja) 選択多結晶シリコン膜成長法
US6228733B1 (en) Non-selective epitaxial depostion technology
US7166517B1 (en) Semiconductor device and method of manufacture thereof
EP0484056A1 (en) Process for forming germanium-containing layer on oxygen-containing insulation layer
JP3457532B2 (ja) 半導体装置の製造方法
JPH05175222A (ja) 半導体装置及びその製造方法
JP3456864B2 (ja) 半導体装置及びその製造方法
JP3329628B2 (ja) 半導体装置の製造方法
JPS6298747A (ja) 半導体装置の製造方法
JPH0113210B2 (ja)
JPH05251358A (ja) 半導体装置の製造方法
JP2903191B2 (ja) 半導体装置の製造方法
JP2812282B2 (ja) 半導体装置の製造方法
JP2590604B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980819

LAPS Cancellation because of no payment of annual fees