JPS62194647A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62194647A
JPS62194647A JP3779186A JP3779186A JPS62194647A JP S62194647 A JPS62194647 A JP S62194647A JP 3779186 A JP3779186 A JP 3779186A JP 3779186 A JP3779186 A JP 3779186A JP S62194647 A JPS62194647 A JP S62194647A
Authority
JP
Japan
Prior art keywords
layer
film
semiconductor device
wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3779186A
Other languages
English (en)
Other versions
JPH0577185B2 (ja
Inventor
Junichi Arima
純一 有馬
Shigeru Harada
繁 原田
Masanori Obata
正則 小畑
Junichi Moriya
純一 守谷
Hidefumi Kuroki
黒木 秀文
Reiji Tamaki
礼二 玉城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3779186A priority Critical patent/JPS62194647A/ja
Publication of JPS62194647A publication Critical patent/JPS62194647A/ja
Publication of JPH0577185B2 publication Critical patent/JPH0577185B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は金属多層配置lA構造を有する半導体装置の
製造方法に関し、特に第1層目配FillIのためのコ
ンタクト孔と第21目配線層を第1層目配線層に電気的
に接続するためのコンタクト孔とが同一領域に形成され
る構成を有する半導体装置の配線形成方法に関する。
[従来の技術〕 近年半導体装置の高集積化が進むにつれて半導体チップ
上に形成される素子数が増大し、応じて配線本数も増加
し、この配線が占める面積が増大して集積度向上に対す
る障害となってきている。
この障害を除去するために、配線を多層構造にしかつ第
1層配線と半導体基板表面とを電気的に1妾統するため
のコンタクト孔と第1層配線と第2層配線とを電気的に
接続するためのコンタクト孔とを同一の領域に形成し配
線面積の低減化を図り、集積度を向上させる方法が行な
われてきている。
第3A図ないし第3C図は従来の多層配線構造を有する
半導体装置の配線形成工程を概略的に示す断面図である
。以下、第3八図ないし第3C図を参照して従来の半導
体装置における配線形成工程について説明する。
第3A図について説明する。半導体回路素子(図示せず
)が形成されたシリコン半導体基板1上にたとえはCV
D法を用いてシリコン教化!!12を形成した慢、写真
製版Jゴよひエツチング技法を用いてシリコン酸化膜2
の予め定められた領域に貫通孔(コンタクト孔)10を
形成する。次に蒸着法あるいはスパッタリング法を用い
て第1層目のアルミニウム配線113を形成し、その後
、第1層目アルミニラt)配線113を予め定められた
形状にバターニングする。このとき、第1層目アルミニ
ウム配[13のコンタクト孔10g4域においてGJ 
、絶縁膜でおるシリコン酸化膜2の段差により、段着が
形成される。
第3B図について説明する。バターニングされた第1層
目アルミニウム配線膠3上および絶縁膜であるシリコン
酸化膜2上にたとえばCVD法を用いてたとえばシリコ
ン窒化膜からなる11間絶縁膜4を形成する。次にこの
lll1間絶縁[114を写真製版およびエツチング法
を用いてバターニングし・で。
第1WArAアルミニウム配線喚3のためのコンタクト
孔10ど同一の領域に貫通孔(コンタクト孔)11を形
成する。
第3C図について説明する。層間絶縁膜4および貫通孔
11上の予め定められたf[に第2層目のアルミニウム
配線膜5を形成し、貫通孔11を介して第2層目アルミ
ニウム配lfA膜5を第1層目アルミニウム配線111
3に電気的に接続する。
[Fl明が解決しようとする問題点] 第1層配線膜と半導体基板表面とを電気的に接続するた
めの第1の貫通孔(コンタクト孔)と第2配線膜を第1
配llA膜に電気的に接続するための第2の貫通孔とを
同一の領域に設けることにより集積度の向上を図る半導
体装置においては、第1の貫通孔領埴において第1層配
線膜に段差が形成されるために、第2層配線膜に対する
第2の貫通孔の実効的な段差が大きくなり、第2層配線
膜の第2の貫通孔領噴におけるステップカバレッジ(段
差被覆性)が悪化し、この領域において第1層アルミ配
liQmと第1層配線膜との115触不良や第2層at
! m 811のエレクトロマイグレーションを通じた
発熱、断線が生じることにより半導体装置の信頼性が損
われるという問題点があった9それゆえ、この発明の目
的は上述の問題点を除去し、第1層配線膜と第2層11
i!線膜との良好な電気的接続を実現することのできる
半導体装置の製造方法を提供することである。
[問題点を解決するための手段] この発明における多層重!Q構造を有する半導体装置の
製造方法は、第1層配線膜に形成される段差部を回転塗
15 ’oJ能な流動性絶縁物を用いて充填するように
したものである。
し作用] この発明におけろ回転塗布可能な流動性絶縁物は第1M
配線膜の第1の貝通孔領域における段差を容易に平坦化
し、ぞれにより第2饗配糊膜の第2の掲通孔饋域にお+
フる段澄波口性を向上させ、第111配線膜と第2NI
!il!線膜との良好な電気的接続を可能にする。
[発明の′X施例] 以下、この発明の一実施例を図について説明する。
第112!Iはこの発明の一実施例である半導体装置の
コンタクト孔領域における断面構造を電路的に示す図で
ある。第1図において、この発明に従う半導体装置の第
1M配線膜層は、シリコン酸化膜からなるWA縁膜2上
の予め定められたgA域に形成され、かつ第1の貫通孔
10を介してシリコン半導体!X板1表面に電気的に接
続される第11アルミ配線下層3aと、第1層アルミニ
ウム配線下層3aの段差部を平tH化するために充填さ
れる回転塗布可能な流動性酸化物であるSOG <スピ
ン・オン・ガラス)Ill7と、第1層アルミニウム配
線下層3aおよびSOG膜7上に形成される平坦な第1
層アルミニウム配線上層3bと、5OGff17とアル
ミニウム配線層3a 、3bとの間に形成され、5OG
l17とアルミニウム配置113a 、3bとの反応を
防止するための分離用高融点金属層6とから構成される
。第1!lアルミニウム配線膜上には、第1層アルミニ
ウム配線層3a 、3bおよび絶縁I! 2上に形成さ
れ、かつ第1の貫通孔10上に第2の貫通孔11を有す
るm闇絶縁膜4と、m間絶縁膜4上の予め定められた#
1域に形成され、かつ第2の貫通孔11を介して第1層
アルミ配線上層3bと電気的に接続される第2層アルミ
ニウム配線層5とが設けられる。ここで、第1層アルミ
ニウム配線下層3aは、通常の多層配線構造におい・て
必要とされるIIFiIの少なくとも2分の1以上の膜
厚を有し、これにより半導体基板1表面とのコンタクト
fa域における配線抵抗の上昇の防止を図っている。第
1層アルミニウム配線上FI3bはSOG!117上を
平坦化するとともに第111目アルミニウム配Il+!
11を通常のm厚と同程度にし、予め定められた配線抵
抗を実現するために設けられる。
高融点金属層6は、5OGIW7に含まれるシリコン等
の不純物が第1層アルミニウム配IEil13a 。
3bへ拡散し、第1層アルミニウム配置1!!!13a
 。
3bにエレクトロマイグレーションを通じた発熱。
断線などが生じないようにするために設けられる。
第2八図ないし第2G図はこの発明の一実施例である半
導体装置の製造工程を工程順に示す断面図である。以下
、第2八図ないし第2G図を参照してこの発明の一実施
例である半導体装置の製造方法について説明する。
第2A図において、たとえばシリコンからなる半導体基
板1表面上にCVD法等を用いてシリコン酸化膜などか
らなる絶縁fil 2を形成し1次に絶縁m2の予め定
められたrR域に写真製版およびエツチング法を用いて
第1の貫通孔10を形成する。
その後、絶縁112および第1の貫通孔1o上に蒸着法
またはスパッタリング法を用いて第1アルミニウム配線
下層3aを形成する。ここで、第1の貫通孔10領域に
おける配線抵抗の上昇を防ぐため、第1アルミニウム配
線下層3aのIll厚は従来の第1層アルミニウム配線
躾に必要とされる膜厚の1,72以上にするのが望まし
い。
第2B図において、第1アルミニウム配線下層3a上に
第1アルミニウム配糧下1113aと次に形成されるS
 OG Ill 7とを分離するために高融点金属層6
aをスパッタリング法またはCVO@を用いて形成する
第2C図において、高融点金属層6a上に回転塗布法を
用いて11171000Å以上の5oGIII7を塗布
し、次に5OGIl17をベークして固化させる。
第2D図において、S OG l1lI 7を異方性エ
ツチング法を用いてエッチバックして第1の貫通孔10
領域にのみ残し、第1層アルミニウム配線下層3aの段
差を補償して平坦化する。
第2E図において、5OGffI7上および高融点金属
層6a上に再びスパッタリング法またはCVD法を用い
て高融点金属1I6bを形成する。この高融点金属11
u6bは5OGl17と次に形成される第1アルミニウ
ム配線上113bとの反応を防止するための分I1gと
して設けられる。
第2F図において、高融点金属層6(高融点金属116
aおよび6b)上に第1層目アルミニウム配線上113
bを蒸着法またはスパッタリング法を用いて形成する。
これにより第1層配511m1は、その表面が平坦化さ
れるとともに従来の第1層目のアルミニウム配線層と同
程度の膜厚にされる。また従来の第1層アルミニウム配
線層と同一の配線抵抗が実現される。
第2G図において、第1層目アルミニウム配線下層3a
、高融点金属層6および第1層目アルミニウム配線上層
3bを予め定められた形状にバターニングした侵、たと
えばCVD法を用いて層間絶縁!114を形成する。そ
の後、層間絶11814の予め定められたfARl、す
なわち第1のコンタクト孔10と平面図的に見て重なり
合う領域に第2の間通孔11を写貴製版およびエツチン
グ法を用いて形成する。この絶縁IFJ4および第2の
貫通孔11上に第2M目アルミニウム配Ii!膜を形成
することにより、第1図に示される多層配線構造を有す
る半導体装置が得られる。
なお、上記実胎例においては配線材料をアルミニウムと
した場合について説明しているが、これに限定されずた
とえばアルミニウム合金を用いた場合においても同様の
効果を得ることができる。
また第1層目配msの段差を充填するための絶縁性材料
として5OGIIを用いた場合について説明しているが
、ポリイミドなどの流動性絶縁物を用いて充填しても上
記実施例と同様の効果を得ることができる。
[発明の効果] 以上のように、この発明によれば、第1層目配amに形
成される段差を回転塗布可能な流動性絶縁物を用いて充
填することにより平坦化しているので、第2層目配ms
を第1層目配線膜に接続するだめの第2の貫通孔領域に
おける段差被慣性が向上し、第1層目配線膜と第2層目
配置!1lfllとの確実な電気的接続を実現すること
ができ、信頼度の高い半導体装置を得ることができる。
【図面の簡単な説明】
第1図はこの発明の一実施例である多層配置1!構造を
有する半導体装置のコンタクト孔(貫通孔)gA域にお
ける概略断面構造を示す図である。第2八図ないし第2
G図はこの発明の一実施例である多層配線構造を有する
半導体装置の製造工程を工程順に示した概略断面図であ
る。第3八図ないし第3C図は従来の多層配線構造を有
する半導体装置の製造工程を工程順に示す断面図である
。 図において、1は半導体!I阪、2は絶縁膜、3゜38
.311は第1層目配線膜、4は層間18縁膜、5は第
2層目配線膜、6.6a 、6bは高融点金I’11.
7は回転塗布可能な流動性絶縁物層、10は第1の貫通
孔、11は第2の間通孔である。 なお、図中、同一符号は同一または相当部分を示す。 第28vlA 3a:  *148e)CXHI、      6a:
   、t−、、u、=*a月(1o:  コンブ7ト
子ム第2D図

Claims (8)

    【特許請求の範囲】
  1. (1)半導体基板表面上に第1の絶縁膜を介して形成さ
    れる第1の配線層と前記第1配線層上に第2の絶縁膜を
    介して形成される第2配線層とを少なくとも備え、前記
    第1配線層を前記半導体基板表面に電気的に接続するた
    めに前記第1の絶縁膜に設けられる第1の貫通孔と前記
    第2配線層を前記第1配線層に電気的に接続するために
    前記第2絶縁膜に設けられる第2の貫通孔とが平面図的
    に見て互いに重なり合う領域に形成される半導体装置の
    製造方法であって、前記第1配線層は前記第1の貫通孔
    領域において凹状の段差を有しており、 前記第1配線層の前記段差を回転塗布可能な絶縁性材料
    で充填するステップを含む、半導体装置の製造方法。
  2. (2)前記回転塗布可能な絶縁性材料で前記第1配線層
    の前記段差部を充填した後に、前記第1配線層上および
    前記回転塗布可能な絶縁性材料で充填された領域上に平
    坦な第3の金属配線層を形成するステップをさらに備え
    る、特許請求の範囲第1項記載の半導体装置の製造方法
  3. (3)前記回転塗布可能な絶縁性材料で前記第1配線層
    の前記段差部を充填する前に、前記第1配線層上に第4
    の金属層を形成するステップをさらに備える、特許請求
    の範囲第1項または第2項記載の半導体装置の製造方法
  4. (4)前記回転塗布可能な絶縁性材料はスピン・オン・
    ガラスである、特許請求の範囲第1項記載の半導体装置
    の製造方法。
  5. (5)前記回転塗布可能な絶縁性材料はポリイミドであ
    る、特許請求の範囲第1項記載の半導体装置の製造方法
  6. (6)前記第3の金属配線層は、高融点金属層と前記高
    融点金属層上に形成されるアルミニウムまたはアルミニ
    ウム合金層とから構成される、特許請求の範囲第2項記
    載の半導体装置の製造方法。
  7. (7)前記第4の金属層は高融点金属層である、特許請
    求の範囲第3項記載の半導体装置の製造方法。
  8. (8)前記第1配線層および前記第2配線層はアルミニ
    ウムまたはアルミニウム合金を用いて構成される、特許
    請求の範囲第1項記載の半導体装置の製造方法。
JP3779186A 1986-02-20 1986-02-20 半導体装置 Granted JPS62194647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3779186A JPS62194647A (ja) 1986-02-20 1986-02-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3779186A JPS62194647A (ja) 1986-02-20 1986-02-20 半導体装置

Publications (2)

Publication Number Publication Date
JPS62194647A true JPS62194647A (ja) 1987-08-27
JPH0577185B2 JPH0577185B2 (ja) 1993-10-26

Family

ID=12507314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3779186A Granted JPS62194647A (ja) 1986-02-20 1986-02-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS62194647A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281451A (ja) * 1986-05-30 1987-12-07 Fujitsu Ltd 半導体装置
JPH0279447A (ja) * 1988-09-14 1990-03-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0373531A (ja) * 1989-08-14 1991-03-28 Nec Corp 多層配線構造を有する半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213050A (ja) * 1985-07-10 1987-01-21 Matsushita Electronics Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213050A (ja) * 1985-07-10 1987-01-21 Matsushita Electronics Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281451A (ja) * 1986-05-30 1987-12-07 Fujitsu Ltd 半導体装置
JPH0279447A (ja) * 1988-09-14 1990-03-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0373531A (ja) * 1989-08-14 1991-03-28 Nec Corp 多層配線構造を有する半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0577185B2 (ja) 1993-10-26

Similar Documents

Publication Publication Date Title
JP2970232B2 (ja) 平面多層金属ボンディング・パッドの製作方法
US9786601B2 (en) Semiconductor device having wires
KR20000023210A (ko) 반도체 디바이스 및 그 제조 방법
US4185294A (en) Semiconductor device and a method for manufacturing the same
US7777340B2 (en) Semiconductor device
JP2000100938A (ja) 半導体装置の多層配線構造
JPS62194647A (ja) 半導体装置
US7253530B2 (en) Method for producing chip stacks
JPS6070743A (ja) 半導体装置の製造方法
JPH0613468A (ja) 半導体装置の層間コンタクト構造およびその製造方法
JP2508831B2 (ja) 半導体装置
JPH0629401A (ja) 半導体素子およびその製造方法
JP2002246411A (ja) 半導体装置及びその製造方法
US5897342A (en) Multilayer interconnection technique
JPH01140645A (ja) 半導体集積回路装置の製造方法
JPH10173051A (ja) 配線形成方法
JP3391447B2 (ja) 半導体装置の製造方法
JPS60245252A (ja) 多層配線部材
JPS6347952A (ja) 半導体装置
JPS63237440A (ja) 半導体装置の配線構造
JPS6148940A (ja) 半導体装置の電極形成方法
JPS6043845A (ja) 多層配線部材の製造方法
JPS63157439A (ja) スル−ホ−ル内の多層配線構造
JPS62271453A (ja) 半導体素子の製造方法
JPH01241845A (ja) 半導体装置の製造方法