JPH0682659B2 - 半導体集積回路の配線構造 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、高集積化された半導体集積回路の配線構造及
びその製造方法に関する。

（従来の技術） 近年、半導体集積回路の高速化及び高集積化は用途が多
様化するにつれてますます強く要求されており、これら
を実現するプロセス技術の一つである配線の低抵抗化が
重要性を増してきている。

ところで、低抵抗の配線材料として広く用いられている
Al系の金属層や高融点金属層、高融点金属シリサイド層
等は主にスパッタ法により形成されており、1.0μｍデ
ザインルール程度までは特性、量産性共に満足な状態に
ある。しかしながら、半導体集積回路（特にVLSI）の微
細化が進むにつれて配線の細線化、コンタクトホールの
アスペクト比の増大、及び下地形状の起伏の増大など配
線形成に問題を生じ、配線技術の改善が望まれている。
たとえば、第７図に示すように半導体基板11の表面領域
に形成された拡散層12と半導体基板11上に絶縁膜13を介
して形成された金属配線層14とのコンタクトを取る際、
金属配線層14をスパッタ法で形成するとステップカバレ
ージが悪いためコンタクトホールの側壁部A₁が薄くな
る。同様に、絶縁膜13の急峻な段差部S₂でも金属配線層
14が薄くなってしまう。従って、金属配線層14の配線抵
抗が増大すると共に断線の原因となる。このため、半導
体集積回路の動作速度が低下し、信頼性も低下する欠点
がある。

（発明が解決しようとする課題） このように、従来はスパッタ法を用いて金属配線層を形
成しているので、微細化が進むとコンタクトホールの側
壁部や急峻な段差部のステップカバレージが悪くなり、
配線抵抗が増大して動作速度が低下すると共に、断線の
原因となって信頼性も低下する欠点があった。

よって、本発明の目的は、配線抵抗の増大および断線を
防止でき、信頼性の高い半導体集積回路の配線構造及び
その製造方法を提供することにある。

［発明の構成］ （課題を解決するための手段とその作用） すなわち、本発明においては、上記の目的を達成するた
めに、配線層をステップカバレージが良好な第１の導電
体層と、前記第１の導電体層上の一部に凹凸を平坦化す
るように形成された平坦化膜と、この平坦化膜により平
坦化された前記第１の導電体層上に形成され、第１の導
電体層よりも抵抗率の低い第２の導電体層とによって形
成している。

また、前記平坦化膜が高濃度の不純物を含んでいるとき
は、この平坦化膜と前記第１の導電体層との間に不純物
拡散を防ぐためのバリア層を介在させている。

そして、このような半導体集積回路の配線構造の製造方
法としては、半導体集積回路が形成された半導体基板上
に絶縁層を形成し、この絶縁層にコンタクトホールを開
孔した後、前記絶縁層上及び前記コンタクトホール内に
ステップカバレージが良好な第１の導電体層を形成す
る。続いて、前記第１の導電体層上に平坦化膜を形成
し、前記平坦化膜を異方性エッチングにより除去して前
記第１の導電体層を露出させ、この露出された第１の導
電体層及び残存された前記平坦化膜上に第１の導電体層
よりも抵抗率の低い第２の導電体層を形成する。そし
て、前記第２の導電体層、及び前記第１の導電体層を同
一のパターンでパターニングして配線層を形成する。

また、前記平坦化膜が高濃度の不純物を含んでいるとき
は、前記第１の導電体層を形成した後、この第１の導電
体層上に不純物拡散を防ぐためのバリア層を形成し、こ
のバリア層上に前記平坦化膜を形成する。

上記のような半導体集積回路の配線構造及びその製造方
法では、第１の導電体層の凹凸を平坦化膜で平坦化し、
この平坦化した上記第１の導電体層上に抵抗率の低い第
２の導電体層を形成している。そして、上記第１の導電
体層、平坦化膜、及び第２の導電体層を配線層として用
いている。

（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。

まず、本発明の基礎となる技術について説明する。

第１図は、MOS型トランジスタのソース，ドレイン領域
とソース，ドレイン電極とのコンタクト部における配線
構造を示している。

第１図において、15はｐ型のシリコン基板で、この基板
15上にはゲート絶縁膜16を介してポリシリコンゲート電
極17が形成される。このポリシリコンゲート電極17をマ
スクにして不純物のイオン注入が行なわれ、ゲート電極
17の両側の基板15表面に自己整合的にn⁺型のソース，ド
レイン領域18−1,18−２が形成される。上記MOS型トラ
ンジスタが形成された半導体基体の全面には、層間絶縁
膜19が形成される。この層間絶縁膜19の上記ソース，ド
レイン領域18−1,18−２上にはコンタクトホール20−1,
20−２が形成されている。これらのコンタクトホール20
−1,20−２内および層間絶縁膜19の一部上にはそれぞ
れ、不純物を含んだ多結晶シリコン層（第１の導電体
層）21−1,21−２が形成される。この多結晶シリコン層
21−1,21−２は、コンタクトホール20−1,20−２の底部
にてn⁺型ソース，ドレイン領域18−1,18−２と電気的に
オーミック接触されている。この多結晶シリコン層21−
1,21−２はLPCVD法で形成され、前記コンタクトホール2
0−1,20−２の側壁部においてもステップカバレージが
良好で、全面にほぼ同じ膜厚で堆積形成されている。前
記多結晶シリコン層21−1,21−２に導入する不純物とし
ては、Ｐ（リン）,As（ヒ素）などのｎ型不純物やＢ
（ホウ素）などのｐ型不純物を用い、接触する前記ソー
ス，ドレイン領域18−1,18−２と同一の導電型とする。
この場合は、ソース，ドレイン領域18−1,18−２がn⁺型
であるのでｎ型不純物であるＰ（リン）を添加した多結
晶シリコン層21−1,21−２が形成されている。さらに、
上記コンタクトホール20−1,20−２内の多結晶シリコン
層21−1,21−２上には、平坦化膜22−1,22−２として例
えばPSG,BPSGなどの高温で溶解する絶縁膜やSOG（Spin
・On・Glass）などの塗布絶縁膜がこのコンタクトホー
ル20−1,20−２を埋込むように形成されている。そし
て、前記平坦化膜22−1,22−２により平坦化された多結
晶シリコン層21−1,21−２上にはAlなどの低抵抗の金属
配線層（第２の導電体層）23−1,23−２が形成され、前
記平坦化膜22−1,22−２上以外の部分で前記多結晶シリ
コン層21−1,21−２とそれぞれ電気的な接触を保ってい
る。すなわち、この配線層は多結晶シリコン層21−1,21
−２と低抵抗配線層23−1,23−２とで形成されており、
ソース，ドレイン領域18−1,18−２と低抵抗配線層23−
1,23−２とは多結晶シリコン層21−1,21−２を介して電
気的に接続されている。

したがって、このような配線構造によれば、配線層がス
テップカバレージが良好でコンタクトホール20−1,20−
２の側壁部にも均一な厚さに形成できる多結晶シリコン
層21−1,21−２、凹部や凸部を平坦化する平坦化膜22−
1,22−２、及びスパッター法により形成されるAlなどの
低抵抗の金属配線層23−1,23−２により形成されている
ので、VLSIのコンタクトホール部や急峻な段差部におい
て、配線層のステップカバレージを良好にすることがで
きる。すなわち、ステップカバレージの不良にともなう
配線層の配線抵抗の増大を防止することができ、配線層
の信頼性を向上できる。

なお、上述の構造ではソース，ドレイン領域としての拡
散層18−1,18−２と上層の金属配線層23−1,23−２との
間に多結晶シリコン層21−1,21−２が介在されている。
そこで本発明のコンタクト抵抗と従来のコンタクト抵抗
とを比較して検討する。たとえば、前記コンタクトホー
ルが直径ｗ＝0.5μｍ、深さｌ＝1.5μｍであり、コンタ
クト部の半径が前記多結晶シリコン層21−1,21−２の膜
厚よりも充分大きいと仮定すると、シート抵抗ρｓ＝10
0Ω／□の多結晶シリコンで配線した場合の上部低抵抗
配線層23−1,23−２からソース，ドレイン領域18−1,18
−２までの多結晶シリコン層21−1,21−２の抵抗Ｒは、
『Ｒ≒（ρｓ×ｌ）／（π×ｗ）≒100Ω』となる。こ
こで、πは円周率である。一方、従来のAl配線と拡散層
領域とのコンタクト抵抗は、コンタクト直径ｗ＝0.5μ
ｍのコンタクトホールの場合、通常500〜1000Ωになる
ことが知られている。したがって、本発明において多結
晶シリコン層21−1,21−２とソース，ドレイン領域18−
1,18−２が電気的にオーミック接触しているとすると、
前記コンタクトホール20−1,20−２内の多結晶シリコン
層21−1,21−２の抵抗は、従来における前記コンタクト
抵抗と比べて充分に小さい。

第２図は、本発明の第１の実施例に係わる半導体集積回
路の配線構造を示している。この実施例における配線構
造は、急峻な段差部に適用されるものである。第２図に
おいて、24はシリコン基板15上に形成されたフィールド
酸化膜、25はこのフィールド酸化膜24上に形成され、例
えば多結晶シリコンから成る配線層である。基本的な構
成は前記第１図と同様であり、層間絶縁膜19上に均一な
膜厚で多結晶シリコン層21−３が形成され、この多結晶
シリコン層21−３上にはその段差を緩和するように平坦
化膜22−３が形成されている。そして、この平坦化膜22
−３上および前記多結晶シリコン層21−３上にはスパッ
タ法で低抵抗配線層23−３が形成されている。

このような構成においては、急峻な段差部が平坦化膜に
より緩和され、かつ、その段差が緩和された部分に低抵
抗配線層が形成されている。従って、急峻な段差部での
ステップカバレージの不良にともなう配線抵抗の増大を
防止でき、配線層の信頼性を向上できるという効果が得
られる。

第３図（ａ）〜（ｅ）は、上記第１図におけるコンタク
ト部における配線構造の製造工程を示している。

（ａ）図は、周知の方法でシリコン基板15の表面領域に
ソース（またはドレイン）領域18−１が形成され、層間
絶縁膜19が形成された後、この層間絶縁膜19にコンタク
トホール20−１が開孔された後の状態を示している。こ
のコンタクトホール20−１はRIE法により形成され、側
壁部は基板15の表面に対して垂直になっている。まず、
（ｂ）図に示すように、ステップカバレージが良好で不
純物を含まない多結晶シリコン層21−１をLPCVD法によ
り全面に堆積形成する。そして、前記多結晶シリコン層
21−１とソース領域18−１とのオーミックコンタクトを
得るためにＰ（リン）をPOCl₃雰囲気中で熱拡散する。
さらに、高濃度の不純物を含むBPSG膜22−１をLPCVD
法、又は常圧CVD法により全面に堆積形成する。次に、
（ｃ）図に示すように900℃程度の高温で熱処理を施す
ことにより前記BPSG膜22−１に流動性を持たせ、前記コ
ンタクトホール20−１内を埋め込んで平坦化する。この
際、前記第２図に示したような層間絶縁膜19の急峻な段
差部も平坦化される。次に、（ｄ）図に示すような前記
BPSG膜22−１を異方性エッチングにより除去し、前記コ
ンタクトホール20−１部や急峻な段差部以外の多結晶シ
リコン層21−１を露出させる。そして、平坦化された前
記多結晶シリコン層21−１上にたとえば高融点金属材料
のシリコン化合物（MoSi₂，TaSi₂，WSi₂等）23−１をス
パッタ法で被着形成し、前記多結晶シリコン層21−１と
の間で電気的接触を取る。最後に、（ｅ）図に示すよう
に配線レジストパターン（図示せず）を形成し、このレ
ジストパターンをマスクにして前記高融点金属材料のシ
リコン化合物23−１、及び多結晶シリコン層21−１を順
次RIE法によりエッチングして配線パターンを形成す
る。

なお、（ｂ）図に示した工程において多結晶シリコン層
21−１とソース領域18−１との間にオーミックコンタク
トを形成するには、上述したようなPOCl₃雰囲気中のＰ
（リン）の熱拡散の他にも、多結晶シリコン層21−１と
ソース領域18−１との界面付近にＰ（リン）イオンをイ
オン注入することによりイオン損傷を与え界面バリヤを
破壊する方法や、多結晶シリコン層21−１の堆積形成前
に軽くソース領域18−１上の基板15の表面をガスエッチ
ングして自然酸化膜を取り除き、その後、ｎ型不純物
（P,As）を含む多結晶シリコン層21−１を堆積形成する
方法などがある。

また、（ｃ）図においてコンタクトホール20−１を埋込
んで平坦化するには、BPSGなど高温で溶解する物質の他
に、当初より流動性をもったSOG（Spin・On・Glass）を
用いても良い。この方法は、液体状のSOGをスピンナー
で塗布した後、100〜500℃程度の温度でキュアーするこ
とにより溶材を蒸発させて固化し、コンタクトホール部
や急峻な段差部を埋込むものである。

第４図は、本発明の第２の実施例を示すもので、前記第
３図（ｃ）に示した熱処理により凹凸を覆って表面を平
坦化する平坦化膜22が高濃度の不純物を含む平坦化膜
（PSG膜,BPSG膜）である場合の配線構造である。

通常、コンタクトホールや急峻な段差を平坦化するには
前記平坦化膜22の高温での流動性を利用し、コンタクト
ホールや急峻な段差を平坦化している。しかし、このよ
うな高温熱処理による流動工程（リフロー）では、前記
平坦化膜22に含まれる不純物が多結晶シリコン層21を介
して基板15中に拡散され、前記基板15中の拡散層の接合
深さを深める可能性がある。そこで、前記高濃度の不純
物を含んだ平坦化膜22と多結晶シリコン層21との間に不
純物拡散防止のためのバリヤ層26、たとえば、不純物を
含まないCVD-SiO₂膜や多結晶シリコン膜21の熱酸化膜を
介在させている。

このような配線構造によれば、高濃度の不純物を含んだ
平坦化膜と多結晶シリコン層との間に不純物拡散防止の
ためのバリア層26を介在させているので、高濃度の不純
物を含んだ平坦化膜を利用した場合でも拡散層の接合深
さを深めることはない。

第５図は上記第４図における配線構造の製造方法につい
て説明するためのものである。

すなわち、前記第３図（ｂ）に示した工程において高濃
度の不純物を含んだ平坦化膜（たとえばBPSG膜）22−１
を利用した場合の高温熱処理時における不純物拡散を防
止するために、多結晶シリコン層21−１を堆積形成した
後、不純物拡散防止用のバリア層（絶縁膜）26を前記多
結晶シリコン層21−１上に形成し、このバリア層26上に
前記平坦化膜22−１を堆積形成する。前記バリヤ層26に
は、たとえばLPCVD法により形成した不純物を含まないC
VD-SiO₂膜や、前記多結晶シリコン層21−１を熱酸化す
ることによりその表面に形成される熱酸化膜を利用する
ことができる。なお、その後の工程は前記第３図（ｃ）
以降と同様である。

第６図は、コンタクトホール上の配線層の平面パターン
が配線フリンジを必要としないことを表わしている。第
７図の配線構造の場合は、（ａ）図に示すようにマスク
材の合わせズレを考慮して配線フリンジを形成するのが
普通であったが、本発明の配線構造によればマスク材の
合わせズレが生じても前記コンタクトホール上はほぼ平
坦化されているので配線抵抗の増大を心配する必要がな
い。そこで、（ｂ）図に示すように配線フリンジをなく
し、配線層の平面パターンを直線にすれば著しく配線密
度を高めることができる。

なお、上記各実施例ではステップカバレージの良好な第
１の導電体層を多結晶シリコン層として説明したが、単
結晶シリコン層やアモルファスシリコン層などのSi系膜
を用いてもよい。

［発明の効果］ 以上、説明したように本発明によれば次のような効果が
ある。

配線構造がステップカバレージの良好な導電体層と、凹
部や凸部を平坦化する平坦化膜と、スパッター法により
形成される低抵抗配線層とより形成されているので、VL
SIの高集積化が進むにつれてコンタクトホール部や急峻
な段差部において問題となっていた、低抵抗配線層のス
テップカバレージの悪さを考慮する必要がなくなる。よ
って、配線抵抗増大の心配はなく、低抵抗で高信頼性の
配線構造を実現できる。また、前記平坦化膜が高濃度の
不純物を含んでいる場合には、不純物拡散防止用の絶縁
膜を前記平坦化膜の下層に形成すればよい。さらに、コ
ンタクトホール上が平坦化膜によりほぼ平坦化されてい
ていることにより前記コンタクトホール上において配線
フリンジが必要ないので、配線層の平面パターンを直線
にすれば配線密度を大きくすることができる。

【図面の簡単な説明】

第１図は本発明の基礎となる半導体集積回路の配線構造
について説明するための図、第２図は本発明の第１の実
施例について説明するための図、第３図は第１図の半導
体集積回路の配線構造の製造方法について説明するため
の図、第４図は本発明の第２の実施例について説明する
ための図、第５図は第４図の半導体集積回路の配線構造
の製造方法について説明するための図、第６図はコンタ
クトホール上の配線層の平面パターンを示す図、第７図
は従来の配線構造を説明するための断面図である。 19……層間絶縁膜（絶縁層）、21,21−１〜21−３……
多結晶シリコン層（第１の導電体層）、22,22−１〜22
−３……平坦化膜、23−１〜23−３……金属配線層（第
２の導電体層）、26……バリヤ層。

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体基板と、前記半導体基板上に形成さ
   れ段差部を有する絶縁膜と、前記絶縁膜上に形成される
   第１の導電体層と、前記第１の導電体層上の一部に前記
   絶縁膜の段差部の勾配を緩和するように形成される平坦
   化膜と、前記第１の導電体層上及び前記平坦化膜上に形
   成される第２の導電体層とを具備することを特徴とする
   半導体集積回路の配線構造。