JPH03161934A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03161934A JPH03161934A JP1302592A JP30259289A JPH03161934A JP H03161934 A JPH03161934 A JP H03161934A JP 1302592 A JP1302592 A JP 1302592A JP 30259289 A JP30259289 A JP 30259289A JP H03161934 A JPH03161934 A JP H03161934A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- metal
- wiring
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 94
- 229920005591 polysilicon Polymers 0.000 claims abstract description 93
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 62
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims description 92
- 239000002184 metal Substances 0.000 claims description 92
- 150000002736 metal compounds Chemical class 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 49
- 229910052710 silicon Inorganic materials 0.000 abstract description 46
- 239000010703 silicon Substances 0.000 abstract description 46
- 239000010410 layer Substances 0.000 description 211
- 238000000034 method Methods 0.000 description 20
- 238000010438 heat treatment Methods 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 15
- 239000012535 impurity Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000012212 insulator Substances 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100313164 Caenorhabditis elegans sea-1 gene Proteins 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910001361 White metal Inorganic materials 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- -1 nitrides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000010969 white metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体装置およびその製造方法に関し、特
に、ポリシリコン配線の抵抗およびその配線接続部のコ
ンタクト抵抗の低減を図った゛Ｖ導体装置およびその製
造方法に関するものである。
に、ポリシリコン配線の抵抗およびその配線接続部のコ
ンタクト抵抗の低減を図った゛Ｖ導体装置およびその製
造方法に関するものである。
［従来の技術］
近年、半導体集積同路装置などの半導体装置の尚性能化
、高集積化が急速進み、それに伴なって導電配線層の幅
や間隔についても、縮小化の必要性が一段と高まってい
る。
、高集積化が急速進み、それに伴なって導電配線層の幅
や間隔についても、縮小化の必要性が一段と高まってい
る。
この導電配線層の縮小化を実現するためには、導電配線
層の微細化形成拉術の向上のみならず、導電配線用伺料
として比抵抗のより小さいものを用いることが必要とな
る。導電配線層の微細化形成手段として、絶縁膜上に多
結晶シリコン層を形威し、これにリンやホウ素などの不
純物イオンをドーピングして導電性を持たせたポリシリ
コン配線層が用いられる。高集枯化のための比抵抗低減
の要請に応えるため、ポリシリコン層の表面に、タング
ステン．モリブデン，チタンなどの高融点金属層を形成
し、さらに、この高融点金属層をポリシリコン層と反応
させて高融点金属シリコンの導電配線層を形成する技術
の開発も進んでいる。
層の微細化形成拉術の向上のみならず、導電配線用伺料
として比抵抗のより小さいものを用いることが必要とな
る。導電配線層の微細化形成手段として、絶縁膜上に多
結晶シリコン層を形威し、これにリンやホウ素などの不
純物イオンをドーピングして導電性を持たせたポリシリ
コン配線層が用いられる。高集枯化のための比抵抗低減
の要請に応えるため、ポリシリコン層の表面に、タング
ステン．モリブデン，チタンなどの高融点金属層を形成
し、さらに、この高融点金属層をポリシリコン層と反応
させて高融点金属シリコンの導電配線層を形成する技術
の開発も進んでいる。
金属シリサイド層の形成方決として、スパッタリングや
ＣＶＤ法により直接シリサイドを形成することも考えら
れる。スパッタリングは、チタンなどの金属の原子とシ
リコン原子を飛ばして絶縁膜上に｛リ着させると同１１
４ｊに反応させて、サブミクロンの厚さの金属シリサイ
ド層を形成するものである。しかしながらこのｂ゛法で
は、コンタクト孔などのアスペク１・比が大きな空間内
に金属シリサイド層を形威しようとする場合、コンタク
ト孔の底部の隅々まで原子がいきわたらず、コンタクト
孔内を十分に満たす金属シリサイド層を形成することは
困難である。また、ＣＶＤによる方法では、チタンなど
を含むガスとシランとを気｛口反応させて、絶縁膜上に
直接金属シリサイド層を形成することが技術的に可能で
ある。しかしながら、この方法は未だ開允途上にあり、
特に人量ロ１ユ産のためには実用的ではないという問題
がある。
ＣＶＤ法により直接シリサイドを形成することも考えら
れる。スパッタリングは、チタンなどの金属の原子とシ
リコン原子を飛ばして絶縁膜上に｛リ着させると同１１
４ｊに反応させて、サブミクロンの厚さの金属シリサイ
ド層を形成するものである。しかしながらこのｂ゛法で
は、コンタクト孔などのアスペク１・比が大きな空間内
に金属シリサイド層を形威しようとする場合、コンタク
ト孔の底部の隅々まで原子がいきわたらず、コンタクト
孔内を十分に満たす金属シリサイド層を形成することは
困難である。また、ＣＶＤによる方法では、チタンなど
を含むガスとシランとを気｛口反応させて、絶縁膜上に
直接金属シリサイド層を形成することが技術的に可能で
ある。しかしながら、この方法は未だ開允途上にあり、
特に人量ロ１ユ産のためには実用的ではないという問題
がある。
そこで、゛１毛導体装置の金属シリサイド配線の形戒に
は、従来から、ポリシリコン層と金属層を別々に順次積
層し、その後に熱処理によってシリサイド化反応を行な
わせる方法が用いられている。
は、従来から、ポリシリコン層と金属層を別々に順次積
層し、その後に熱処理によってシリサイド化反応を行な
わせる方法が用いられている。
以下、従来の金属シリサイドによる導電配線層について
、第３Ａ図および第３Ｂ図に基づいて説明する。第３Ａ
図は従来の自己整合シリサイド（以下「サリザイド」と
呼ぶ）描逍をｈ゜する配線およびコンタク１・を形成す
るための構遣を示している。
、第３Ａ図および第３Ｂ図に基づいて説明する。第３Ａ
図は従来の自己整合シリサイド（以下「サリザイド」と
呼ぶ）描逍をｈ゜する配線およびコンタク１・を形成す
るための構遣を示している。
第３Ａ図に示す横這の製造にあたー）では、まずシリコ
ン払板１表面のフィールド酸化膜２で分離された領域に
、リンなどの不純物イオンをドーピングした不純物拡散
層３が形成さされ、ざらにシリコン址板１の表面上にゲ
ート電極４および絶縁層５が形成される。次に不純物拡
散層３の領域上の絶縁層５にエッチングによってコンタ
クト孔６が形成された後、このコンタクト孔６および絶
縁層５上に、ＣＶＤによってポリシリコンを堆積させ、
不要部分をエッチングによって除失することにより、ポ
リシリコン層７が形成される。その後、このポリシリコ
ン層７および露出した絶縁層５の表面に、スパッタリン
グなどにより金属層８を堆５ 積させる。
ン払板１表面のフィールド酸化膜２で分離された領域に
、リンなどの不純物イオンをドーピングした不純物拡散
層３が形成さされ、ざらにシリコン址板１の表面上にゲ
ート電極４および絶縁層５が形成される。次に不純物拡
散層３の領域上の絶縁層５にエッチングによってコンタ
クト孔６が形成された後、このコンタクト孔６および絶
縁層５上に、ＣＶＤによってポリシリコンを堆積させ、
不要部分をエッチングによって除失することにより、ポ
リシリコン層７が形成される。その後、このポリシリコ
ン層７および露出した絶縁層５の表面に、スパッタリン
グなどにより金属層８を堆５ 積させる。
このようにして第３Ａ図に示ず構遣を形成した後、熱処
理を胞すことによりポリシリコン層７と金属層８とを反
応させて企属冫リザイド層を形成する。その後未反応の
金属または窒化物などの金属化合物を除大することによ
り、１゛１己整合的に金属シリサイド層を形成すること
ができる。
理を胞すことによりポリシリコン層７と金属層８とを反
応させて企属冫リザイド層を形成する。その後未反応の
金属または窒化物などの金属化合物を除大することによ
り、１゛１己整合的に金属シリサイド層を形成すること
ができる。
また第３Ｂ図には、ポリシリコン配線層上にコンタクト
を介してさらに金屈シリサイド配線層を形成するための
構造が示されている。第３ Ｂ図に示す構造の製造にあ
たっては、ポリシリコン層７の形成までは第３Ａ図に承
ずものとｌｉｊｌ様である。
を介してさらに金屈シリサイド配線層を形成するための
構造が示されている。第３ Ｂ図に示す構造の製造にあ
たっては、ポリシリコン層７の形成までは第３Ａ図に承
ずものとｌｉｊｌ様である。
この構造でさらにその表面にさらに絶繰層５を堆積させ
、その絶縁層５のポリシリコン層７上の所定の位置にエ
ッチングによってコンタクト孔９を形成する。その次に
第３Ａ図におけるポリシリコン層７および金属層８を形
成した方法と同様の方法で、ポリシリコン層１０と金属
配線層１１を形威する。その後熱処理を行なって金属シ
リサイド層を形成し、さらに未反応の金属または金属化
合６ 物を除大して、自己整合的に金属シリサイド層が形成さ
れる。
、その絶縁層５のポリシリコン層７上の所定の位置にエ
ッチングによってコンタクト孔９を形成する。その次に
第３Ａ図におけるポリシリコン層７および金属層８を形
成した方法と同様の方法で、ポリシリコン層１０と金属
配線層１１を形威する。その後熱処理を行なって金属シ
リサイド層を形成し、さらに未反応の金属または金属化
合６ 物を除大して、自己整合的に金属シリサイド層が形成さ
れる。
［発明が解決しようとする課題］
以上のようにして形威された金属シリサイド配線とシリ
コン基板１との接合部分あるいは金属シリサイド配線と
ポリシリコン層７との接合部分の抵抗値は、熱処理によ
りンリザイド化する前の金属層８．１１とポリシリコン
層７．１０の厚さの相対的関係により相違する。その裡
山は、第４図ないし第７Ｂ図を参照して以ドのように説
明される。
コン基板１との接合部分あるいは金属シリサイド配線と
ポリシリコン層７との接合部分の抵抗値は、熱処理によ
りンリザイド化する前の金属層８．１１とポリシリコン
層７．１０の厚さの相対的関係により相違する。その裡
山は、第４図ないし第７Ｂ図を参照して以ドのように説
明される。
まず第４図は、シリ：］ン払也１上に形成された、コン
タクト孔６をＨする絶繰廟５と、その表而に堆積された
ポリシリコン層７、およびさらにその表面に形成された
金属層８の熱処理によりシリサイド化反応を起こさせる
前の状態を示している。
タクト孔６をＨする絶繰廟５と、その表而に堆積された
ポリシリコン層７、およびさらにその表面に形成された
金属層８の熱処理によりシリサイド化反応を起こさせる
前の状態を示している。
この状態におけるポリシリコン層７と金属層８の厚みの
相χ１的関係により、熱処理によるシリサイド化後の金
属シリサイド層とシリコン風板１との接合部近傍の状態
は、以下の３通りの場合のようになる。
相χ１的関係により、熱処理によるシリサイド化後の金
属シリサイド層とシリコン風板１との接合部近傍の状態
は、以下の３通りの場合のようになる。
（１） 第４図に示す状態で冫リサイド化のための熱
処理を開始すると、金属層８とポリシリコン層７の境界
面から、上Ｆ両側にシリサイド化反応が進行し始める。
処理を開始すると、金属層８とポリシリコン層７の境界
面から、上Ｆ両側にシリサイド化反応が進行し始める。
したかって、金属層８の厚さがポリシリコン層７の膜厚
よりも十分に小さい場合には、熱処理により金属層７は
すべてシリサイド化するとともに、下部に未反応のポリ
シリコン層７が残る。したかって、コンタク１・孔６の
底部においては、ポリシリコンがシリコン基仮１と接す
ることになる（第５Ａｌｄ）。この状態における金属シ
リサイド層１１表ぼＩ１とシリコン址＆１表面との間の
抵抗の等価同路は、第５Ｂ図に示すようになる。同図に
おいてＲ，は金属シリサイド層１１の抵抗値、ＲＰは未
反応のポリシリコン層７の抵抗値を示している。
よりも十分に小さい場合には、熱処理により金属層７は
すべてシリサイド化するとともに、下部に未反応のポリ
シリコン層７が残る。したかって、コンタク１・孔６の
底部においては、ポリシリコンがシリコン基仮１と接す
ることになる（第５Ａｌｄ）。この状態における金属シ
リサイド層１１表ぼＩ１とシリコン址＆１表面との間の
抵抗の等価同路は、第５Ｂ図に示すようになる。同図に
おいてＲ，は金属シリサイド層１１の抵抗値、ＲＰは未
反応のポリシリコン層７の抵抗値を示している。
■ 金属層８とポリシリコン層７の厚さの相対的関係が
、熱処理による双方の厚さ全体にわたってちょうど同時
にシリ→ノ゛イド化反応が完了するように適切に訛定さ
れている場含には、熱処Ｐ１１後に第６Ａ図に示す状態
、すなわち金属層８とポリシリコン層７か共にすべてシ
リサイド化され、金属シリサイド層１０になる。この場
合の金属シリコン層１０表面とシリコン基板１表面との
間の批抗の等価回路は、第６Ｂ図に示すとおりである。
、熱処理による双方の厚さ全体にわたってちょうど同時
にシリ→ノ゛イド化反応が完了するように適切に訛定さ
れている場含には、熱処Ｐ１１後に第６Ａ図に示す状態
、すなわち金属層８とポリシリコン層７か共にすべてシ
リサイド化され、金属シリサイド層１０になる。この場
合の金属シリコン層１０表面とシリコン基板１表面との
間の批抗の等価回路は、第６Ｂ図に示すとおりである。
■ 金属層７の厚さがポリシリコン層７の厚さより十分
に大きい場合には、ポリシリコン層７はすべてシリサイ
ド化されて金属シリサイド１１の一部となる。また金屈
廠８もド側からシリサイド化か進んで企属シリサイド陥
１１となるが、ポリシリコン層７かすべてシリナイド化
された後は、企属層８とポリシリコン層７との反応によ
るシリサイド化が停１１シ、表面近傍に未反応の金属層
８が残存することになる。その後、この未反応の金属層
８の金属の一部が、コンタクト孔６の底部の金属シリサ
イド層１２とシリコン基板１の表面との接合部（以下「
コンタクト部」という）を通してシリコン基板１内に入
り、これをシリサイド化する。それとともにシリコン址
板１のシリコンがコンタクト部を通して上方へ吸上げら
れ、未反応９ の金属層８がシリサイド化される。これらの反応が進行
すると、シリコン基仮１内に生じたシリサイドＩｍｌ２
ａと呆反応のシリコン址板１とのｆＱ Ｗのシリコンの
欠損がζＩ一しる。この欠損部分に空隙が生じたり、不
純物が｝１１出したりすることにより、絶縁体層１３が
形成され−ＣＬよう（第７Ａ図）。
に大きい場合には、ポリシリコン層７はすべてシリサイ
ド化されて金属シリサイド１１の一部となる。また金屈
廠８もド側からシリサイド化か進んで企属シリサイド陥
１１となるが、ポリシリコン層７かすべてシリナイド化
された後は、企属層８とポリシリコン層７との反応によ
るシリサイド化が停１１シ、表面近傍に未反応の金属層
８が残存することになる。その後、この未反応の金属層
８の金属の一部が、コンタクト孔６の底部の金属シリサ
イド層１２とシリコン基板１の表面との接合部（以下「
コンタクト部」という）を通してシリコン基板１内に入
り、これをシリサイド化する。それとともにシリコン址
板１のシリコンがコンタクト部を通して上方へ吸上げら
れ、未反応９ の金属層８がシリサイド化される。これらの反応が進行
すると、シリコン基仮１内に生じたシリサイドＩｍｌ２
ａと呆反応のシリコン址板１とのｆＱ Ｗのシリコンの
欠損がζＩ一しる。この欠損部分に空隙が生じたり、不
純物が｝１１出したりすることにより、絶縁体層１３が
形成され−ＣＬよう（第７Ａ図）。
この状態での米反応金屈層８とシリコン基板１との間の
抵抗の等価同路は、第７Ｂ図にホずとおりである。同園
においてＲ．は絶縁体層１′３の抵抗値を示す。
抵抗の等価同路は、第７Ｂ図にホずとおりである。同園
においてＲ．は絶縁体層１′３の抵抗値を示す。
上記■，■，■の各場合について、配線およびコンタク
ト部の全体の抵抗値について、各等価回路の図（第５Ｂ
図，第６Ｂ図，第７Ｂ図）を参照して説明する。上記■
の場合の金属シリサイド層１２表面とシリコン払仮１表
面との間の抵抗値は、Ｒ，とＲｐの直列接続すなわちＲ
，＋Ｒｐになる。
ト部の全体の抵抗値について、各等価回路の図（第５Ｂ
図，第６Ｂ図，第７Ｂ図）を参照して説明する。上記■
の場合の金属シリサイド層１２表面とシリコン払仮１表
面との間の抵抗値は、Ｒ，とＲｐの直列接続すなわちＲ
，＋Ｒｐになる。
また上記■の場合の金属シリサイド層１２とシリコン基
板１表市との間の抵抗値はＲ，、上記■の場合の金属層
８とシリコン基仮１の絶縁体層１３との境界面との間の
抵抗値は、Ｒ，とＲ１の直列１０ 接続すなわちＲＳ＋Ｒ，となる。
板１表市との間の抵抗値はＲ，、上記■の場合の金属層
８とシリコン基仮１の絶縁体層１３との境界面との間の
抵抗値は、Ｒ，とＲ１の直列１０ 接続すなわちＲＳ＋Ｒ，となる。
上記■，■，■の各場合について金属シリサイド層１２
の抵抗値Ｒ，を同一と：むえると、不等式 Ｒ，＜Ｒ，
十Ｒｐ ＜＜Ｒ，→一Ｒが成立ち、上記■の場含（ｌ
ｆｆｌｂＡ図）が実現される場合が最も小さい抵抗値を
得ることかできる。
の抵抗値Ｒ，を同一と：むえると、不等式 Ｒ，＜Ｒ，
十Ｒｐ ＜＜Ｒ，→一Ｒが成立ち、上記■の場含（ｌ
ｆｆｌｂＡ図）が実現される場合が最も小さい抵抗値を
得ることかできる。
このことは、第８図に示すように、初期のポリシリコン
膜厚を１００ＯＡとし、前辻のプロセスによりポリシリ
コン陥７の一部もしくは全部をシリサイド化した場０の
シー１・抵抗の史化からも示される。つまり、シリサイ
ド化を全く行なわないポリシリコンのシー１・抵抗が数
１００Ω／口であるのに対し、シリサイドの膜厚が増え
るに従ってシート抵抗は低減し、すべてシリサイド化し
た場合には、約１Ω／口程度の低い抵抗値になる。
膜厚を１００ＯＡとし、前辻のプロセスによりポリシリ
コン陥７の一部もしくは全部をシリサイド化した場０の
シー１・抵抗の史化からも示される。つまり、シリサイ
ド化を全く行なわないポリシリコンのシー１・抵抗が数
１００Ω／口であるのに対し、シリサイドの膜厚が増え
るに従ってシート抵抗は低減し、すべてシリサイド化し
た場合には、約１Ω／口程度の低い抵抗値になる。
一方Ｈｓ ７ Ａ図に示したように、過剰の金属が未反
応で起こるような場合には、金属シリサイド層１２とシ
リコン基板］のコンタク１・部に絶縁体層１３が形成さ
れ、高抵抗となる。上記■の場合について第４図の状態
から第７Ａ図の状態に至るま１１ での、コンタクト孔底部の接合部の抵抗値（以下「コン
タクト抵抗値」という）の表化を、横軸に時間の経過、
縦軸にコンタク１・批抗値をとってグラフ化したものが
第９図である。このグラフによれば、初期のポリシリコ
ン図７に対してその一部分だけがシリザイＦ化している
場合のコンタクト抵抗値は、１×１０−６Ω・ｃｍ２弱
でほぼ一定であるが、すべてのポリシリコン層７かシリ
サイド化した時点（第９図のグラフのｌｌ．’Ｊｌ：ｌ
Ｔ ＋の１１ｂ点）を過ぎると、コンタク１・抵抗値
は急激に大きくなることがわかる。
応で起こるような場合には、金属シリサイド層１２とシ
リコン基板］のコンタク１・部に絶縁体層１３が形成さ
れ、高抵抗となる。上記■の場合について第４図の状態
から第７Ａ図の状態に至るま１１ での、コンタクト孔底部の接合部の抵抗値（以下「コン
タクト抵抗値」という）の表化を、横軸に時間の経過、
縦軸にコンタク１・批抗値をとってグラフ化したものが
第９図である。このグラフによれば、初期のポリシリコ
ン図７に対してその一部分だけがシリザイＦ化している
場合のコンタクト抵抗値は、１×１０−６Ω・ｃｍ２弱
でほぼ一定であるが、すべてのポリシリコン層７かシリ
サイド化した時点（第９図のグラフのｌｌ．’Ｊｌ：ｌ
Ｔ ＋の１１ｂ点）を過ぎると、コンタク１・抵抗値
は急激に大きくなることがわかる。
以上述べたように従来のコンタクト部および白己４ｉ合
的にシリサイド化された配線のシリーズ抵抗を最小にす
るためには、禎６Ａ図のようにポリシリコン層７をすべ
てシリサイド化してしまうことが必要である。また少し
でも金屈層の膜厚が厚いと、高抵抗の絶縁体層１３が形
威され、また金属層８の膜厚が薄いとシリサイドよりも
抵抗の高い未反応のポリシリコン層７をコンタクト部に
挾むことになってしまう。金１萬層３およびポリシリ］
２ コン層７の膜厚制御を精度良く行なうことが困難である
ことを考慮すると、常に安定して最小のシリーズ抵抗を
得ることは不”ｉ’ｉＪ能であった。
的にシリサイド化された配線のシリーズ抵抗を最小にす
るためには、禎６Ａ図のようにポリシリコン層７をすべ
てシリサイド化してしまうことが必要である。また少し
でも金屈層の膜厚が厚いと、高抵抗の絶縁体層１３が形
威され、また金属層８の膜厚が薄いとシリサイドよりも
抵抗の高い未反応のポリシリコン層７をコンタクト部に
挾むことになってしまう。金１萬層３およびポリシリ］
２ コン層７の膜厚制御を精度良く行なうことが困難である
ことを考慮すると、常に安定して最小のシリーズ抵抗を
得ることは不”ｉ’ｉＪ能であった。
この発明は」一記従来の問題点を解消するため、常にポ
リシリコン層のすべてをシリサイド化できるとともに、
シリコン基板内のコンタクト部近傍に絶縁体層が形威さ
れることを防１Ｆ，シ、配線およびコンタクト部の最小
のシリーズ抵抗を得ることを丈現することを１１的とす
る。
リシリコン層のすべてをシリサイド化できるとともに、
シリコン基板内のコンタクト部近傍に絶縁体層が形威さ
れることを防１Ｆ，シ、配線およびコンタクト部の最小
のシリーズ抵抗を得ることを丈現することを１１的とす
る。
［課題を舶′決するための下段］
本発明の゛１２導体装置は、゛Ｖ導体払板表Ｉ１＋ｊ上
またはポリシリコン配線表面上に形成された絶縁層と、
この絶縁層の一部に前＆ｉ ”ｌ’導体長板表ばｌまた
はポリシリコン配線表面か露出するように開門を設けて
形威された配線接続部と、少なくともこの配線接続部内
の半導体基板表面上またはポリシリコン配線表面上に形
成されたバリア層と、このバリア層上に形成された金屈
シリサイド層とを含むものである。
またはポリシリコン配線表面上に形成された絶縁層と、
この絶縁層の一部に前＆ｉ ”ｌ’導体長板表ばｌまた
はポリシリコン配線表面か露出するように開門を設けて
形威された配線接続部と、少なくともこの配線接続部内
の半導体基板表面上またはポリシリコン配線表面上に形
成されたバリア層と、このバリア層上に形成された金屈
シリサイド層とを含むものである。
また本発明の半導体装置およびその製逍方法は、１３
半導体基板表面上またはポリシリコン配線表面上に絶縁
層を形成する工程と、この絶縁肋に半導体基板表面また
はポリシリコン配線表面が現われるように開口を形戒す
るＬ捏と、少なくともこの開口内の′１ｅ．導体払板表
而またはポリシリコン配線表面上にバリア届を形成する
１。程と、このバリア層上および絶縁層上にポリシリコ
ン層を堆積する工程と、このポリシリコン層および必要
に応じてバリア層をパターニングするＬ扛と、パターニ
ングされたポリシリコン肋および絶ａｔ ＩＷ上に金属
層を形成する工保と、この金属雇およびポリシリコン肋
を反応さけて、ポリシリコン肋をＡ’ｉめて全属シリサ
イド層にする工程と、絶縁層およひ金属シリサイド層に
残った未反応の金屈層または金属の化合物だけを選択的
に除夫する工程とを含むものである。
層を形成する工程と、この絶縁肋に半導体基板表面また
はポリシリコン配線表面が現われるように開口を形戒す
るＬ捏と、少なくともこの開口内の′１ｅ．導体払板表
而またはポリシリコン配線表面上にバリア届を形成する
１。程と、このバリア層上および絶縁層上にポリシリコ
ン層を堆積する工程と、このポリシリコン層および必要
に応じてバリア層をパターニングするＬ扛と、パターニ
ングされたポリシリコン肋および絶ａｔ ＩＷ上に金属
層を形成する工保と、この金属雇およびポリシリコン肋
を反応さけて、ポリシリコン肋をＡ’ｉめて全属シリサ
イド層にする工程と、絶縁層およひ金属シリサイド層に
残った未反応の金屈層または金属の化合物だけを選択的
に除夫する工程とを含むものである。
［作用］
本発明によれば、シリサイド化するポリシリコン層とシ
リコン基板表面とのコンタクト部もしくはポリシリコン
層とポリシリコン配線層とのコン１４ タクト部にバリア層を形戊することにより、ポリシリコ
ン層がすべてシリサイド化しかつ未反応の金属層か残っ
た場合でも、金属のコンタクト部への移動およびシリコ
ン址板やポリシリコン配線部分からのシリコンの吸上げ
を阻ＩＬすることかできる。したがってシリコン基板内
のコンタクト部近傍にシリコンの欠損が生じてその部分
に空隙の生戊や絶縁体の７４７出が生じることにより絶
縁体層が形威されるという現象の発１ｉを防ＩＩ：．す
ることができる。その話果、ポリシリコン配線およびコ
ンタク１・部の批抗値を、安定して最小の値に保つこど
がｌ１５能となる。
リコン基板表面とのコンタクト部もしくはポリシリコン
層とポリシリコン配線層とのコン１４ タクト部にバリア層を形戊することにより、ポリシリコ
ン層がすべてシリサイド化しかつ未反応の金属層か残っ
た場合でも、金属のコンタクト部への移動およびシリコ
ン址板やポリシリコン配線部分からのシリコンの吸上げ
を阻ＩＬすることかできる。したがってシリコン基板内
のコンタクト部近傍にシリコンの欠損が生じてその部分
に空隙の生戊や絶縁体の７４７出が生じることにより絶
縁体層が形威されるという現象の発１ｉを防ＩＩ：．す
ることができる。その話果、ポリシリコン配線およびコ
ンタク１・部の批抗値を、安定して最小の値に保つこど
がｌ１５能となる。
し実施例］
以下本発明の実施例について、第１Ａ図ないし第２Ｅ図
に基づいて説明する。
に基づいて説明する。
第１Ａ図に示す実施例の半導体装置は、本発明を適用し
たサリ→Ｊ゜イド構逍を何する配線およびコンタクトを
形戊するための横這を示しており、従来技術の第３Ａ図
に対応する。第１Ａ図の構造は、第２八図ないし第２Ｅ
図に示す製遣工程により形１５ 威される。禎１Ａ図に示す構遺の製逍にあたっては、ま
ずシリコン払板１表曲のフィールド酸化膜２で分離され
た領域に、リンなどの不純物イオンをドーピングした不
純物拡散層３が形成され、さらにシリコン火板１の表ａ
ｊ上にゲート電１！４および絶縁層５が形戊される。次
に不純物拡散層３の領域上の絶縁層５にエッチングによ
ってコンタクト孔６が形成される。次に、絶縁雇５の表
血全面およびコンタクト孔６の内表面上に、チタンナイ
トライドをＣＶＤ法により数Ｉ Ｌ） Ｏ Ａ堆積させ
、バリア層１４を形成ずる。このバリア層１４の厚さは
金屈層８の金屈あるいはシリコン基板１からのシリコン
原子の移動を防１１・するのに十分な厚さであればよい
。このバリア層１４の｛Ａ質であるチタンナイトライド
は、導電性の金属であり、その比抵抗は５０μΩ・Ｃ
Ｉｌ１と極めて小さい。それに対し、不純物をドーピン
グしたポリシリコン層７は通常の厚みでシート抵抗値が
５０〜数１００Ω／口であり、リンや砒素をドーピング
し、さらに熱処理で活性化した後でも２〜３Ω／口程度
であ１６ る。したがってバリア層１４の抵抗値はほとんど無視す
ることができる。
たサリ→Ｊ゜イド構逍を何する配線およびコンタクトを
形戊するための横這を示しており、従来技術の第３Ａ図
に対応する。第１Ａ図の構造は、第２八図ないし第２Ｅ
図に示す製遣工程により形１５ 威される。禎１Ａ図に示す構遺の製逍にあたっては、ま
ずシリコン払板１表曲のフィールド酸化膜２で分離され
た領域に、リンなどの不純物イオンをドーピングした不
純物拡散層３が形成され、さらにシリコン火板１の表ａ
ｊ上にゲート電１！４および絶縁層５が形戊される。次
に不純物拡散層３の領域上の絶縁層５にエッチングによ
ってコンタクト孔６が形成される。次に、絶縁雇５の表
血全面およびコンタクト孔６の内表面上に、チタンナイ
トライドをＣＶＤ法により数Ｉ Ｌ） Ｏ Ａ堆積させ
、バリア層１４を形成ずる。このバリア層１４の厚さは
金屈層８の金屈あるいはシリコン基板１からのシリコン
原子の移動を防１１・するのに十分な厚さであればよい
。このバリア層１４の｛Ａ質であるチタンナイトライド
は、導電性の金属であり、その比抵抗は５０μΩ・Ｃ
Ｉｌ１と極めて小さい。それに対し、不純物をドーピン
グしたポリシリコン層７は通常の厚みでシート抵抗値が
５０〜数１００Ω／口であり、リンや砒素をドーピング
し、さらに熱処理で活性化した後でも２〜３Ω／口程度
であ１６ る。したがってバリア層１４の抵抗値はほとんど無視す
ることができる。
バリア層１４を形成した後、その表面全面にやはりＣＶ
Ｄ法でポリシリコン層７を形成する。その後リソグラフ
ィおよびエッチングの技術を用いて、ポリシリコンとバ
リア層１４の両方をパターニングする。エッチングは通
常のドライエッチングによって行なうことかでぎる。こ
のエッチング後の断げｎを円《シたものが第２Ｂ図であ
る。
Ｄ法でポリシリコン層７を形成する。その後リソグラフ
ィおよびエッチングの技術を用いて、ポリシリコンとバ
リア層１４の両方をパターニングする。エッチングは通
常のドライエッチングによって行なうことかでぎる。こ
のエッチング後の断げｎを円《シたものが第２Ｂ図であ
る。
次に、ポリシリコン図７の表西および絶紛層５の露出し
た表面の全而に、たとえばチタンなどのシリサイド化を
行なうための全属層８を、スパッタリングなどによって
形成する（第２Ｃ図）。このときの金属層８の厚さは、
下側のポリシリコン層７をすべてシリサイド化すること
ができ、さらに余剰ができる程度に設定する。一例とし
て、ポリシリコン層７の厚さが１ ０ ００ Ａの場合
には、チタンからなる金属層８の厚さは５５０〜６００
Ａ程度が適当である。
た表面の全而に、たとえばチタンなどのシリサイド化を
行なうための全属層８を、スパッタリングなどによって
形成する（第２Ｃ図）。このときの金属層８の厚さは、
下側のポリシリコン層７をすべてシリサイド化すること
ができ、さらに余剰ができる程度に設定する。一例とし
て、ポリシリコン層７の厚さが１ ０ ００ Ａの場合
には、チタンからなる金属層８の厚さは５５０〜６００
Ａ程度が適当である。
次にアルゴン雰囲気中でＲＴＡ （Ｒａ ｐ ｉ ｄ１
７ Ｔｈｅ ｒｍａ ｌ Ａｎｎｅａ ｌ）法により、た
とえば７ ０ Ｃｌ℃の熱処理を行ない、ポリシリコン
層７と金属層８の間にシリサイド反応を坐じさせる。
７ Ｔｈｅ ｒｍａ ｌ Ａｎｎｅａ ｌ）法により、た
とえば７ ０ Ｃｌ℃の熱処理を行ない、ポリシリコン
層７と金属層８の間にシリサイド反応を坐じさせる。
このとき第２Ｄ図に承ずようにポリシリコン６かすべて
反応してシリサイド化した後も、シリコン県板表曲に未
反応の金屈層か残っている。ここで本反応の金属層８を
、チタンの場合はたとえば硫酸などにより除表すると、
１１己整Ａ的にシリサイド配線が形成される。第２Ｅ図
に金属シリサイド層１２が得られた後のｌｌｉ ｉｆｊ
＋ｉｉ 逍を／』ミす。未反応の金属雇８は、コンタク
１・部にハリア層１４となるチタンナイ１・ライドが形
成されているために、シリコン基板１からのシリコンの
吸上げや絶縁体層１３の形成を防Ｉ卜することができ、
低抵抗の配線およびコンタク１・部を丈現することかで
きる。
反応してシリサイド化した後も、シリコン県板表曲に未
反応の金屈層か残っている。ここで本反応の金属層８を
、チタンの場合はたとえば硫酸などにより除表すると、
１１己整Ａ的にシリサイド配線が形成される。第２Ｅ図
に金属シリサイド層１２が得られた後のｌｌｉ ｉｆｊ
＋ｉｉ 逍を／』ミす。未反応の金属雇８は、コンタク
１・部にハリア層１４となるチタンナイ１・ライドが形
成されているために、シリコン基板１からのシリコンの
吸上げや絶縁体層１３の形成を防Ｉ卜することができ、
低抵抗の配線およびコンタク１・部を丈現することかで
きる。
なお上記失施例では、ウエハ全面にバリア層となるチタ
ンナイトライドを形成したか、コンタクト開目部のシリ
コンＭｋ上たけに選択的にバリア層を形威しても同様の
作用効果を１ｌＩることかできる。
ンナイトライドを形成したか、コンタクト開目部のシリ
コンＭｋ上たけに選択的にバリア層を形威しても同様の
作用効果を１ｌＩることかできる。
１ ８
また金属シリサイド層の膜厚に関しても、必要な批抗値
になるようにｔｌ’Ｅ意に訣定し、それに適合する金属
層８とポリシリコン廠７のｊソ．さの相対的な比率を設
定することかｎ■能である。
になるようにｔｌ’Ｅ意に訣定し、それに適合する金属
層８とポリシリコン廠７のｊソ．さの相対的な比率を設
定することかｎ■能である。
全属種としては、ここではチタンを例にとって述べたが
、自己整合的にシリサイドを形成できる金属であれば、
チタンに限ることはなく、たとえばタンタル，コバルト
，ニッケル，クロム，白企，パラジウムなどを用いるこ
とも可能である。
、自己整合的にシリサイドを形成できる金属であれば、
チタンに限ることはなく、たとえばタンタル，コバルト
，ニッケル，クロム，白企，パラジウムなどを用いるこ
とも可能である。
次に本発明の第２の丈施例について、第ＩＢ図に杜づい
て説明する。昂Ｉ Ｂ ｍは、同大施例の゛１先導体装
置の、熱処理によるシリ→ノ゛イド化前の断曲横造を示
しており、従来技術のｈｓ ３Ｂ図に示したものに対応
する。本丈施例は、ポリシリコン層７の表面および露出
した絶縁層５の表而にさらに絶縁層５を形成し、その上
にさらに金属シリサイド配線層を形成するものである。
て説明する。昂Ｉ Ｂ ｍは、同大施例の゛１先導体装
置の、熱処理によるシリ→ノ゛イド化前の断曲横造を示
しており、従来技術のｈｓ ３Ｂ図に示したものに対応
する。本丈施例は、ポリシリコン層７の表面および露出
した絶縁層５の表而にさらに絶縁層５を形成し、その上
にさらに金属シリサイド配線層を形成するものである。
ポリシリコン雇７の表面を覆うようにＣＶＤ法によって
絶縁層５を形成した後、その絶縁層の、ポリシリコン層
７の領域」二にエッチングによってコンタク１・孔９を
開１つ ［１させる。次に絶総層５の表山およびコンタクト孔９
の内表西全ｌＩＩ１にチタンナ・『１・ライドをＣＶＤ
法により数１ （１ ０八のｐｌさてｍｌ（ ｆａさせ
、１＜リア層１４を形成する。このバリア塙１４上にや
はりＣＶＤ法によってポリシリコン雇１０を形成した後
、パターニングによる不要なポリシリコンおよびチタン
ナイトライドを除大する。次にその表面にスパッタリン
グによってチタンなどの金屈層１〕を形成し、Ｑ’ｘ
ｉ Ｂ図に示す断一描追となる。
絶縁層５を形成した後、その絶縁層の、ポリシリコン層
７の領域」二にエッチングによってコンタク１・孔９を
開１つ ［１させる。次に絶総層５の表山およびコンタクト孔９
の内表西全ｌＩＩ１にチタンナ・『１・ライドをＣＶＤ
法により数１ （１ ０八のｐｌさてｍｌ（ ｆａさせ
、１＜リア層１４を形成する。このバリア塙１４上にや
はりＣＶＤ法によってポリシリコン雇１０を形成した後
、パターニングによる不要なポリシリコンおよびチタン
ナイトライドを除大する。次にその表面にスパッタリン
グによってチタンなどの金屈層１〕を形成し、Ｑ’ｘ
ｉ Ｂ図に示す断一描追となる。
その後さらに約７００℃の熱処理を所定時間行なうこと
により、ポリシリコン層１０と金属層１１の間にシリサ
イド化反応が進み、金属シリサイド配線層が形成される
。
により、ポリシリコン層１０と金属層１１の間にシリサ
イド化反応が進み、金属シリサイド配線層が形成される
。
このようにして形成された木丈施例の゛１屯導体装置も
、前連した第１の丈施例の場合と同｝１の作用効果によ
り、優れた批抗特性を−ｈ゛する金屈シリサイド配線お
よびコンタク１・部をｉリることか−Ｃきる。
、前連した第１の丈施例の場合と同｝１の作用効果によ
り、優れた批抗特性を−ｈ゛する金屈シリサイド配線お
よびコンタク１・部をｉリることか−Ｃきる。
［発明の効果］
以上述べたように本発明によれば、シリサイド化するポ
リシリコン雇とシリコン占（ｌＩＫ表四とのコ２０ ンタクト部、もしくはポリシリコン層とポリシリコン配
線層とのコンタク１・部にバリア層を形成することによ
り、コンタク１・部を通しての未反応企属の移動やシリ
コン基板からのシリコンの吸」二げが阻止される。その
結果コンタクｌ・部近傍のシリコン風板内にシリコンの
欠損が生じることによりその欠損部に絶縁体層が形成さ
れるという現象の発生か防止され、導電仕の優れたザリ
サイド描逍の配線および配線接続部をｖＩることかでき
る。
リシリコン雇とシリコン占（ｌＩＫ表四とのコ２０ ンタクト部、もしくはポリシリコン層とポリシリコン配
線層とのコンタク１・部にバリア層を形成することによ
り、コンタク１・部を通しての未反応企属の移動やシリ
コン基板からのシリコンの吸」二げが阻止される。その
結果コンタクｌ・部近傍のシリコン風板内にシリコンの
欠損が生じることによりその欠損部に絶縁体層が形成さ
れるという現象の発生か防止され、導電仕の優れたザリ
サイド描逍の配線および配線接続部をｖＩることかでき
る。
第１Ａ図は本発明の第１の夫施例における゛１（導体装
置の、シリサイド化のための熱処理を行なう前の状態を
承す断曲図、第１Ｂ図は同第２の実施例における半導体
装置の、シリサイド化のための熱処狸を行なう前の状態
を示す断山１図である。 第２Ａ図ないし第２Ｅ図は、本発明の第１の実施例にお
ける半導体装置の製逍力法の各工程を示す断面図である
。 第３Ａ図は、シリコン拙板表面の不純物拡散Ｒ４３上に
コンタク１・部をｈ゛する金属シリサイド配線２１ ？形威した従来の半導体装置の、熱処裡によるシノリ゛
イド化前の状態を示す断面図、ｑｓ ３ Ｂ図は、シリ
コン配線層上にさＩ′−＞に金属シリサイド配線層を形
成した従来の゛１′．導体装置の、シリサイド化前の状
態を示す断面図である。 第４図は従来の金属シリサイド配線１■■■の形戊方法
における、魚処理にむけるシリ→ノ゛イド化前のポリシ
リコン層７および金属層８の断向の状態を示す図である
。 第５Ａ図は、従宋のサリザイド配緑の形成方法における
、第４図に示すシリサイド化反応前の金属層８の厚さが
ポリシリコン層７のＩＩ＋｛さに対して相対的に厚すぎ
る場合のシリサイド化後の状態を示す断面図、第５Ｂ図
はそのシリーズ抵抗の等価同路図である。 第６Ａ図は、従来のサリサイド配線の形成方法における
、シリサイド化反応前の金属層８の厚さとポリシリコン
層７の厚さが相対的に最適な関係にある場合の、シリサ
イド化後の状態を示す断面図、第６Ｂ図はそのシリーズ
抵抗の′：−７価川略図で２２ ある。 第７Ａ図は、従来の→ノ゛リザイド配線の形成方法にお
ける、シリサイド化反応前の金属層８のＪｖさがポリシ
リコン層７の厚さに対し相対的に薄ずぎる場合の、シリ
サイド化後の状態をｉＪ’＜ず断而図、＊；７ Ｂ図は
そのシリーズ抵抗の雰（ｌｌｌｉ Ｉ＋−！Ｉ路図であ
る。 第８図は、ＩＯＯＯＡのポリシリコン膜をシリサイド化
した場合の、シリサイド化された部分の膜厚とシー１・
抵抗値との関係のグラフを示す図、第９図は、従来のサ
リサイド配線の形成方法における、シリサイド化反応の
ための熱処理時間とコンタク１・抵抗値との関係のグラ
フを，ｔＪ＜ず図である。 図において、］はシリコン基板、３は不純物拡散層、５
は絶縁騰、６，９はコンタク１・孔、７，１０はポリシ
リコン層、８．１１は金属層、１２は金属シリサイド層
、１４はバリア層である。 なお、各図において同一番号を付した部分は、同一また
は相冑１の要素を示す。
置の、シリサイド化のための熱処理を行なう前の状態を
承す断曲図、第１Ｂ図は同第２の実施例における半導体
装置の、シリサイド化のための熱処狸を行なう前の状態
を示す断山１図である。 第２Ａ図ないし第２Ｅ図は、本発明の第１の実施例にお
ける半導体装置の製逍力法の各工程を示す断面図である
。 第３Ａ図は、シリコン拙板表面の不純物拡散Ｒ４３上に
コンタク１・部をｈ゛する金属シリサイド配線２１ ？形威した従来の半導体装置の、熱処裡によるシノリ゛
イド化前の状態を示す断面図、ｑｓ ３ Ｂ図は、シリ
コン配線層上にさＩ′−＞に金属シリサイド配線層を形
成した従来の゛１′．導体装置の、シリサイド化前の状
態を示す断面図である。 第４図は従来の金属シリサイド配線１■■■の形戊方法
における、魚処理にむけるシリ→ノ゛イド化前のポリシ
リコン層７および金属層８の断向の状態を示す図である
。 第５Ａ図は、従宋のサリザイド配緑の形成方法における
、第４図に示すシリサイド化反応前の金属層８の厚さが
ポリシリコン層７のＩＩ＋｛さに対して相対的に厚すぎ
る場合のシリサイド化後の状態を示す断面図、第５Ｂ図
はそのシリーズ抵抗の等価同路図である。 第６Ａ図は、従来のサリサイド配線の形成方法における
、シリサイド化反応前の金属層８の厚さとポリシリコン
層７の厚さが相対的に最適な関係にある場合の、シリサ
イド化後の状態を示す断面図、第６Ｂ図はそのシリーズ
抵抗の′：−７価川略図で２２ ある。 第７Ａ図は、従来の→ノ゛リザイド配線の形成方法にお
ける、シリサイド化反応前の金属層８のＪｖさがポリシ
リコン層７の厚さに対し相対的に薄ずぎる場合の、シリ
サイド化後の状態をｉＪ’＜ず断而図、＊；７ Ｂ図は
そのシリーズ抵抗の雰（ｌｌｌｉ Ｉ＋−！Ｉ路図であ
る。 第８図は、ＩＯＯＯＡのポリシリコン膜をシリサイド化
した場合の、シリサイド化された部分の膜厚とシー１・
抵抗値との関係のグラフを示す図、第９図は、従来のサ
リサイド配線の形成方法における、シリサイド化反応の
ための熱処理時間とコンタク１・抵抗値との関係のグラ
フを，ｔＪ＜ず図である。 図において、］はシリコン基板、３は不純物拡散層、５
は絶縁騰、６，９はコンタク１・孔、７，１０はポリシ
リコン層、８．１１は金属層、１２は金属シリサイド層
、１４はバリア層である。 なお、各図において同一番号を付した部分は、同一また
は相冑１の要素を示す。
Claims (2)
- （１）半導体基板表面上またはポリシリコン配線表面上
に形成された絶縁層と、 この絶縁層の一部に前記半導体基板表面または前記ポリ
シリコン配線表面が露出するように開口を設けて形成さ
れた配線接続部と、 少なくともこの配線接続部内の半導体基板表面上または
ポリシリコン配線表面上に形成されたバリア層と、 このバリア層上に形成された金属シリサイド層と、 を含む半導体装置。 - （２）半導体基板表面上またはポリシリコン配線表面上
に絶縁層を形成する工程と、 この絶縁層に前記半導体基板表面またはポリシリコン配
線表面が現われるように開口を形成する工程と、 少なくともこの開口内の前記半導体基板表面またはポリ
シリコン配線表面上にバリア層を形成する工程と、 このバリア層上および前記絶縁層上にポリシリコン層を
堆積する工程と、 このポリシリコン層および必要に応じて前記バリア層を
パターニングする工程と、 パターニングされた前記ポリシリコン層および前記絶縁
層上に金属層を形成する工程と、 この金属層および前記ポリシリコン層を反応させて、前
記ポリシリコン層をすべて金属シリサイド層にする工程
と、 前記絶縁層および前記金属シリサイド層に残った未反応
の金属層または金属の化合物だけを選択的に除去する工
程と、 を含む半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302592A JPH07109829B2 (ja) | 1989-11-20 | 1989-11-20 | 半導体装置の製造方法 |
| US08/022,876 US5413968A (en) | 1989-11-20 | 1993-02-25 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302592A JPH07109829B2 (ja) | 1989-11-20 | 1989-11-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03161934A true JPH03161934A (ja) | 1991-07-11 |
| JPH07109829B2 JPH07109829B2 (ja) | 1995-11-22 |
Family
ID=17910832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1302592A Expired - Lifetime JPH07109829B2 (ja) | 1989-11-20 | 1989-11-20 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5413968A (ja) |
| JP (1) | JPH07109829B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0772510A (ja) * | 1993-09-07 | 1995-03-17 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| EP0802564A3 (en) * | 1996-04-19 | 1999-02-24 | Nec Corporation | Semiconductor device having high resistive element including high melting point metal |
| US5981347A (en) * | 1997-10-14 | 1999-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple thermal annealing method for a metal oxide semiconductor field effect transistor with enhanced hot carrier effect (HCE) resistance |
| US20160276156A1 (en) * | 2015-03-16 | 2016-09-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing process thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035536A (ja) * | 1983-08-08 | 1985-02-23 | Hitachi Ltd | 多層配線の製造方法 |
| JPH027543A (ja) * | 1988-06-27 | 1990-01-11 | Fujitsu Ltd | 接続電極形成方法 |
| JPH02116124A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 半導体集積回路の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4622735A (en) * | 1980-12-12 | 1986-11-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device utilizing self-aligned silicide regions |
| JPS58137231A (ja) * | 1982-02-09 | 1983-08-15 | Nec Corp | 集積回路装置 |
| US4975756A (en) * | 1985-05-01 | 1990-12-04 | Texas Instruments Incorporated | SRAM with local interconnect |
| US4814854A (en) * | 1985-05-01 | 1989-03-21 | Texas Instruments Incorporated | Integrated circuit device and process with tin-gate transistor |
| US5084413A (en) * | 1986-04-15 | 1992-01-28 | Matsushita Electric Industrial Co., Ltd. | Method for filling contact hole |
| JPS62259469A (ja) * | 1986-05-06 | 1987-11-11 | Hitachi Ltd | 半導体装置 |
| JPS6373660A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
| US5108941A (en) * | 1986-12-05 | 1992-04-28 | Texas Instrument Incorporated | Method of making metal-to-polysilicon capacitor |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US4987562A (en) * | 1987-08-28 | 1991-01-22 | Fujitsu Limited | Semiconductor layer structure having an aluminum-silicon alloy layer |
| US4994410A (en) * | 1988-04-04 | 1991-02-19 | Motorola, Inc. | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process |
| US4990997A (en) * | 1988-04-20 | 1991-02-05 | Fujitsu Limited | Crystal grain diffusion barrier structure for a semiconductor device |
| US4998157A (en) * | 1988-08-06 | 1991-03-05 | Seiko Epson Corporation | Ohmic contact to silicon substrate |
| US4997518A (en) * | 1989-03-31 | 1991-03-05 | Oki Electric Industry Co., Ltd. | Method for forming an electrode layer by a laser flow technique |
-
1989
- 1989-11-20 JP JP1302592A patent/JPH07109829B2/ja not_active Expired - Lifetime
-
1993
- 1993-02-25 US US08/022,876 patent/US5413968A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035536A (ja) * | 1983-08-08 | 1985-02-23 | Hitachi Ltd | 多層配線の製造方法 |
| JPH027543A (ja) * | 1988-06-27 | 1990-01-11 | Fujitsu Ltd | 接続電極形成方法 |
| JPH02116124A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 半導体集積回路の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07109829B2 (ja) | 1995-11-22 |
| US5413968A (en) | 1995-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6524953B1 (en) | Asymmetric, double-sided self-aligned silicide and method of forming the same | |
| JP4994585B2 (ja) | シリサイド化された電極を有する半導体装置の製造方法及び該半導体装置 | |
| US5621235A (en) | TiSi2 /TiN clad interconnect technology | |
| JPH05243178A (ja) | 半導体集積回路用相互接続体形成方法 | |
| JPH04233275A (ja) | 集積回路の相互接続構造 | |
| US6117761A (en) | Self-aligned silicide strap connection of polysilicon layers | |
| US20050087815A1 (en) | Semiconductor resistance element and fabrication method thereof | |
| JP3629326B2 (ja) | 半導体装置の製造方法 | |
| JPH03161934A (ja) | 半導体装置の製造方法 | |
| US5936306A (en) | TiSi2 /TiN clad interconnect technology | |
| JP3992439B2 (ja) | 半導体装置の製造方法 | |
| JP3039798B2 (ja) | シリサイド ゲート レベル ランナ | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| US6239015B1 (en) | Semiconductor device having polysilicon interconnections and method of making same | |
| JPH07122519A (ja) | 半導体装置及びその製造方法 | |
| JP2000228523A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0563189A (ja) | 集積回路構成体製造方法 | |
| JP2001223177A (ja) | シリサイド構造及びその形成方法 | |
| JP3998937B2 (ja) | 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法 | |
| US20060043496A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100291518B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100215848B1 (ko) | 반도체소자의 금속배선 구조 및 형성방법 | |
| JP2654175B2 (ja) | 半導体装置の製造方法 | |
| JP2822276B2 (ja) | 半導体装置の電極形成法 | |
| US20080067612A1 (en) | Semiconductor Device Including Nickel Alloy Silicide Layer Having Uniform Thickness and Method of Manufacturing the Same |