JPH0562931A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0562931A JPH0562931A JP22135191A JP22135191A JPH0562931A JP H0562931 A JPH0562931 A JP H0562931A JP 22135191 A JP22135191 A JP 22135191A JP 22135191 A JP22135191 A JP 22135191A JP H0562931 A JPH0562931 A JP H0562931A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive layer
- contact portion
- contact part
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 コンタクト部を形成する際に、Ｓｉコンサン
プションを防止できる安定したプロセスを実現し、歩留
りの向上する半導体装置の製造方法を提供する。 【構成】 半導体基板上に絶縁膜を形成した後、コンタ
クト部を形成すべき上記絶縁膜を開口することにより、
上記基板を露呈させ、その後、その露呈させた基板下方
内部に不純物拡散層を形成した後、上記露呈した基板上
に導電層を形成し、その後その導電層上に導電性物質を
堆積することによりコンタクト部を形成する工程を有す
る。
プションを防止できる安定したプロセスを実現し、歩留
りの向上する半導体装置の製造方法を提供する。 【構成】 半導体基板上に絶縁膜を形成した後、コンタ
クト部を形成すべき上記絶縁膜を開口することにより、
上記基板を露呈させ、その後、その露呈させた基板下方
内部に不純物拡散層を形成した後、上記露呈した基板上
に導電層を形成し、その後その導電層上に導電性物質を
堆積することによりコンタクト部を形成する工程を有す
る。
Description
【０００１】
【産業上の利用分野】 本発明は半導体装置の製造方法
に関し、特にＤＲＡＭ，ＳＲＡＭ，マスクＲＯＭ等のＭ
ＯＳプロセスや、バイポーラ，ＣＣＤの製造方法に関す
る。
に関し、特にＤＲＡＭ，ＳＲＡＭ，マスクＲＯＭ等のＭ
ＯＳプロセスや、バイポーラ，ＣＣＤの製造方法に関す
る。
【０００２】
【従来の技術】 図２は従来例を説明する半導体装置の
模式断面図である。以下に、図２を参照しつつ従来例を
説明する。コンタクト部１３を形成するには、Ｓｉ基板
１０上に絶縁層間膜１１を形成し、その後、コンタクト
部を形成すべきＳｉ基板１０上の絶縁層間膜１１をエッ
チングによりパターニングする。その後、そのパターニ
ングにより露出したＳｉ基板１０に不純物を熱拡散し、
ｐ+あるいはｎ+ の拡散層１２を形成する。そして、露
出したＳｉ基板１０上にＣＶＤ法によりタングステンや
銅等を成長させ、埋め込むことにより、コンタクト部１
３が形成される。
模式断面図である。以下に、図２を参照しつつ従来例を
説明する。コンタクト部１３を形成するには、Ｓｉ基板
１０上に絶縁層間膜１１を形成し、その後、コンタクト
部を形成すべきＳｉ基板１０上の絶縁層間膜１１をエッ
チングによりパターニングする。その後、そのパターニ
ングにより露出したＳｉ基板１０に不純物を熱拡散し、
ｐ+あるいはｎ+ の拡散層１２を形成する。そして、露
出したＳｉ基板１０上にＣＶＤ法によりタングステンや
銅等を成長させ、埋め込むことにより、コンタクト部１
３が形成される。
【０００３】
【発明が解決しようとする課題】 ところが、ＬＳＩの
微細化とともに、各コンタクト部のＮ+ 拡散層および，
Ｐ+ 拡散層は0.10〜0.15μｍと浅くなっているのに対
し、上述したように、コンタクト部１３を形成するＳｉ
基板１０に対してＣＶＤ法により選択的にメタルを成長
させて埋め込む技術は、Ｓｉとの反応を利用しているた
め、Ｓｉ基板１０の浸食量の制御が難しく、図２に示す
ように、コンタクト部１３が拡散層１２を超えて成長し
たり、また、メタル粒子１５がＳｉ基板１０内に浸入
（エンクローチメント）したりするため、浅い接合を破
壊してしまう、いわゆるＳｉコンサンプションを生じる
という問題がある。
微細化とともに、各コンタクト部のＮ+ 拡散層および，
Ｐ+ 拡散層は0.10〜0.15μｍと浅くなっているのに対
し、上述したように、コンタクト部１３を形成するＳｉ
基板１０に対してＣＶＤ法により選択的にメタルを成長
させて埋め込む技術は、Ｓｉとの反応を利用しているた
め、Ｓｉ基板１０の浸食量の制御が難しく、図２に示す
ように、コンタクト部１３が拡散層１２を超えて成長し
たり、また、メタル粒子１５がＳｉ基板１０内に浸入
（エンクローチメント）したりするため、浅い接合を破
壊してしまう、いわゆるＳｉコンサンプションを生じる
という問題がある。
【０００４】本発明は以上の問題点を解決すべくなされ
たもので、コンタクト部を形成する際に、Ｓｉコンサン
プションを防止できる安定したプロセスを実現し、歩留
りの向上する半導体装置の製造方法を提供することを目
的とする。
たもので、コンタクト部を形成する際に、Ｓｉコンサン
プションを防止できる安定したプロセスを実現し、歩留
りの向上する半導体装置の製造方法を提供することを目
的とする。
【０００５】
【課題を解決するための手段】 本発明の半導体装置の
製造方法は、半導体基板上に絶縁膜を形成した後、コン
タクト部を形成すべき上記絶縁膜を開口することによ
り、上記基板を露呈させ、その後、その露呈させた基板
下方内部に不純物拡散層を形成した後、上記露呈した基
板上に導電層を形成し、その後その導電層上に導電性物
質を堆積することによりコンタクト部を形成する工程を
有することによって特徴付けられる。
製造方法は、半導体基板上に絶縁膜を形成した後、コン
タクト部を形成すべき上記絶縁膜を開口することによ
り、上記基板を露呈させ、その後、その露呈させた基板
下方内部に不純物拡散層を形成した後、上記露呈した基
板上に導電層を形成し、その後その導電層上に導電性物
質を堆積することによりコンタクト部を形成する工程を
有することによって特徴付けられる。
【０００６】
【作用】 コンタクト部を形成すべき開口部分のＳｉ基
板上に形成された拡散層上に、導電層を形成することに
より、次工程以降に行われるコンタクト部の形成時に、
そのコンタクト部となる物質がＳｉと直接接触すること
がないのでＳｉ基板との反応は生じない。したがってＳ
ｉ浸食やメタル粒子のＳｉ基板内への浸入は起こらな
い。
板上に形成された拡散層上に、導電層を形成することに
より、次工程以降に行われるコンタクト部の形成時に、
そのコンタクト部となる物質がＳｉと直接接触すること
がないのでＳｉ基板との反応は生じない。したがってＳ
ｉ浸食やメタル粒子のＳｉ基板内への浸入は起こらな
い。
【０００７】
【実施例】 図１は本発明の実施例を経時的に示す模式
断面図である。以下に、図面を参照しつつ、本発明の実
施例を説明する。まず、Ｓｉ基板１上に絶縁膜３を形成
した後、コンタクト部を形成すべきＳｉ基板１上をパタ
ーニングし、コンタクト穴５を形成する。その後、その
パターニングにより露出したＳｉ基板１にひ素あるいは
アンチモン等の不純物を拡散することによりｎ+ 拡散層
２を形成する。その後、絶縁膜３上およびコンタクト穴
５の側面と底面に、スパッタリング法によりたとえば、
Ｔｉを約５００Åの厚さに堆積し、導電性被膜４を形成
する〔図２（ａ）〕。
断面図である。以下に、図面を参照しつつ、本発明の実
施例を説明する。まず、Ｓｉ基板１上に絶縁膜３を形成
した後、コンタクト部を形成すべきＳｉ基板１上をパタ
ーニングし、コンタクト穴５を形成する。その後、その
パターニングにより露出したＳｉ基板１にひ素あるいは
アンチモン等の不純物を拡散することによりｎ+ 拡散層
２を形成する。その後、絶縁膜３上およびコンタクト穴
５の側面と底面に、スパッタリング法によりたとえば、
Ｔｉを約５００Åの厚さに堆積し、導電性被膜４を形成
する〔図２（ａ）〕。
【０００８】次に、約７００〜８００℃でＮ2 雰囲気中
でアニールすることにより、コンタクト穴５の底面に形
成された導電性被膜４のみをシリサイト化し、導電層４
ａを形成する。この時形成される導電層４ａは、ＴｉＳ
ｉ2 であり、その厚みは導電性被膜４の約２倍である。
したがって、導電層４ａによるＳｉ基板１のＳｉ浸食は
導電性被膜４の厚み分となる〔図２（ｂ）〕。
でアニールすることにより、コンタクト穴５の底面に形
成された導電性被膜４のみをシリサイト化し、導電層４
ａを形成する。この時形成される導電層４ａは、ＴｉＳ
ｉ2 であり、その厚みは導電性被膜４の約２倍である。
したがって、導電層４ａによるＳｉ基板１のＳｉ浸食は
導電性被膜４の厚み分となる〔図２（ｂ）〕。
【０００９】次に、このＳｉ基板１を希フッ酸により、
導電性被膜４のみ選択的にエッチングし、コンタクト部
のみ導電層４ａを残す〔図２（ｃ）〕。次に、ＷＦ6 と
Ｈ2 との混合ガスを約２５０〜３００℃で反応させる条
件のＣＶＤ法により導電層４ａ上にのみタングステンや
銅等のコンタクト部６を成長させることにより、コンタ
クト部６が形成される。〔図２（ｄ）〕。
導電性被膜４のみ選択的にエッチングし、コンタクト部
のみ導電層４ａを残す〔図２（ｃ）〕。次に、ＷＦ6 と
Ｈ2 との混合ガスを約２５０〜３００℃で反応させる条
件のＣＶＤ法により導電層４ａ上にのみタングステンや
銅等のコンタクト部６を成長させることにより、コンタ
クト部６が形成される。〔図２（ｄ）〕。
【００１０】このように、ｎ+ 拡散層２上に導電層４ａ
を形成することにより、この導電層４ａは、コンタクト
部６を形成する金属と反応ぜず、したがって、コンタク
ト部６の成長の際にはＳｉ浸食は防止される。なお、導
電層を形成する方法としては上述したものの他、以下に
示す方法がある。
を形成することにより、この導電層４ａは、コンタクト
部６を形成する金属と反応ぜず、したがって、コンタク
ト部６の成長の際にはＳｉ浸食は防止される。なお、導
電層を形成する方法としては上述したものの他、以下に
示す方法がある。
【００１１】すなわち、Ｓｉ基板に絶縁膜を形成し、そ
の後コンタクト部を形成すべきＳｉ基板上をパターニン
グし、コンタクト穴を形成する。その後、そのパターニ
ングにより露出したＳｉ基板に、不純物を拡散すること
によりｎ+拡散層を形成する。その後、電気メッキ法に
より、拡散層上の露出したＳｉ基板にのみ選択的に金属
を薄く被膜することにより、導電層を形成する。その後
は上述したと同様の方法で、導電層上のコンタクト穴に
タングステンや銅等のコンタクト部を成長させることに
より、コンタクト部を形成する。
の後コンタクト部を形成すべきＳｉ基板上をパターニン
グし、コンタクト穴を形成する。その後、そのパターニ
ングにより露出したＳｉ基板に、不純物を拡散すること
によりｎ+拡散層を形成する。その後、電気メッキ法に
より、拡散層上の露出したＳｉ基板にのみ選択的に金属
を薄く被膜することにより、導電層を形成する。その後
は上述したと同様の方法で、導電層上のコンタクト穴に
タングステンや銅等のコンタクト部を成長させることに
より、コンタクト部を形成する。
【００１２】このように形成された導電層によっても、
Ｓｉ浸食は防止され、所望のコンタクト部を形成するこ
とができる。
Ｓｉ浸食は防止され、所望のコンタクト部を形成するこ
とができる。
【００１３】
【発明の効果】 以上説明したように、本発明によれ
ば、コンタクト部を形成するＳｉ基板上に導電層を形成
する工程を設けたので、コンタクト部を形成するメタル
を成長させる際に、従来のようにＳｉ基板を浸食した
り、メタル粒子がＳｉ基板に浸入したりすることもな
い。その結果、安定した製造プロセスを実現でき、また
歩留りも向上する。
ば、コンタクト部を形成するＳｉ基板上に導電層を形成
する工程を設けたので、コンタクト部を形成するメタル
を成長させる際に、従来のようにＳｉ基板を浸食した
り、メタル粒子がＳｉ基板に浸入したりすることもな
い。その結果、安定した製造プロセスを実現でき、また
歩留りも向上する。
【図１】 本発明実施例を経時的に示す模式断面図
【図２】 従来例を説明する図
１・・・・Ｓｉ基板 ２・・・・ｎ+ 拡散層 ３・・・・絶縁膜 ４・・・・導電性被膜 ４ａ・・・・導電層 ５・・・・コンタクト穴 ６・・・・コンタクト部
Claims (1)
- 【請求項１】 半導体基板上に絶縁膜を形成した後、コ
ンタクト部を形成すべき上記絶縁膜を開口することによ
り、上記基板を露呈させ、その後、その露呈させた基板
下方内部に不純物拡散層を形成した後、上記露呈した基
板上に導電層を形成し、その後その導電層上に導電性物
質を堆積することによりコンタクト部を形成する工程を
有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22135191A JPH0562931A (ja) | 1991-09-02 | 1991-09-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22135191A JPH0562931A (ja) | 1991-09-02 | 1991-09-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0562931A true JPH0562931A (ja) | 1993-03-12 |
Family
ID=16765442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22135191A Pending JPH0562931A (ja) | 1991-09-02 | 1991-09-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0562931A (ja) |
-
1991
- 1991-09-02 JP JP22135191A patent/JPH0562931A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3179212B2 (ja) | 半導体装置の製造方法 | |
| US4458410A (en) | Method of forming electrode of semiconductor device | |
| KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| US4425700A (en) | Semiconductor device and method for manufacturing the same | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPS62101049A (ja) | シリサイド層の形成方法 | |
| EP0076105A2 (en) | Method of producing a bipolar transistor | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JPS62102559A (ja) | 半導体装置及び製造方法 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| JP3072544B2 (ja) | 半導体装置の配線方法 | |
| JPH0562931A (ja) | 半導体装置の製造方法 | |
| JPS6355932A (ja) | 半導体装置の製造方法 | |
| JPS60111421A (ja) | 半導体装置の製造方法 | |
| US5324536A (en) | Method of forming a multilayered structure | |
| JP2906489B2 (ja) | 半導体装置の製造方法 | |
| JP3019453B2 (ja) | 半導体装置の製造方法 | |
| JPH01214137A (ja) | 集積回路の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JP2533141B2 (ja) | 半導体装置の製造方法 | |
| JPS59220919A (ja) | 半導体装置の製造方法 | |
| JPH02178922A (ja) | 半導体装置の製造方法 | |
| JPH027543A (ja) | 接続電極形成方法 |