JPS63100745A - 種から成長された導体を使用して集積回路チップ上に相互接続層を形成する方法 - Google Patents
種から成長された導体を使用して集積回路チップ上に相互接続層を形成する方法Info
- Publication number
- JPS63100745A JPS63100745A JP62188713A JP18871387A JPS63100745A JP S63100745 A JPS63100745 A JP S63100745A JP 62188713 A JP62188713 A JP 62188713A JP 18871387 A JP18871387 A JP 18871387A JP S63100745 A JPS63100745 A JP S63100745A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- circuit chip
- conductive material
- seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 43
- 239000012212 insulator Substances 0.000 claims abstract description 27
- 239000011810 insulating material Substances 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims 8
- 239000013043 chemical agent Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 21
- 229910052721 tungsten Inorganic materials 0.000 description 21
- 239000010937 tungsten Substances 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 239000011521 glass Substances 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000008018 melting Effects 0.000 description 8
- 238000002844 melting Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路チップの製造方法に係り、よ
り詳細には、各層の上面が比較的平らになるように集積
回路チップに相互接続層を形成する方法に係る。
り詳細には、各層の上面が比較的平らになるように集積
回路チップに相互接続層を形成する方法に係る。
従来の技術
超大規模集積回路（ＶＬＳＩ）技術においては多数の相
互接続レベルを与えることが強く要望される。というの
は、このようにすれば、能動部品の実装密度を高くでき
ると共に、それらをチップー：―に配置する自由度が増
すからである。相互接続層は、典型的に、絶縁層を備え
、導電性の相互接続パターンがその上に形成されるか又
はその中に埋設される。相互接続層は、典型的に、２枚
の導体−絶縁体層で形成され、これらは、チップの領域
間の水平経路をなす上層と、この上層の導体と相互接続
層又はその下の半導体との間の垂直接続部をなす導体−
絶縁体下層とを含んでいる。各相互接続層の導体−絶縁
体下層に設けられる接続部は、ソリッドバイアスと称さ
れるもので、これらは、絶縁層を貫通し、導電性材料が
充填されて、その下の相互接続層又は半導体装置への接
続部を形成する。
互接続レベルを与えることが強く要望される。というの
は、このようにすれば、能動部品の実装密度を高くでき
ると共に、それらをチップー：―に配置する自由度が増
すからである。相互接続層は、典型的に、絶縁層を備え
、導電性の相互接続パターンがその上に形成されるか又
はその中に埋設される。相互接続層は、典型的に、２枚
の導体−絶縁体層で形成され、これらは、チップの領域
間の水平経路をなす上層と、この上層の導体と相互接続
層又はその下の半導体との間の垂直接続部をなす導体−
絶縁体下層とを含んでいる。各相互接続層の導体−絶縁
体下層に設けられる接続部は、ソリッドバイアスと称さ
れるもので、これらは、絶縁層を貫通し、導電性材料が
充填されて、その下の相互接続層又は半導体装置への接
続部を形成する。
チップを製造する場合には、各々の相互接続層に比較的
平らな上面を形成してから次の相互接続層を形成してい
くように注意しなければならない、もしこのようにしな
いと、段として知られている鋭い角や不連続部が相互接
続層の表面に生じる。導電性の材料として金属（抵抗率
が低いことからポリシリコンであるのが好ましい）を使
用した場合には、金属は典型的に角や段をうまく覆わな
いので、相互接続に問題が生じる。従って、各々の相互
接続層を付着するときには、各々の相互接続層の上面を
比較的平らな上面としてから次の層を形成を始めるよう
にすることが所望される。
平らな上面を形成してから次の相互接続層を形成してい
くように注意しなければならない、もしこのようにしな
いと、段として知られている鋭い角や不連続部が相互接
続層の表面に生じる。導電性の材料として金属（抵抗率
が低いことからポリシリコンであるのが好ましい）を使
用した場合には、金属は典型的に角や段をうまく覆わな
いので、相互接続に問題が生じる。従って、各々の相互
接続層を付着するときには、各々の相互接続層の上面を
比較的平らな上面としてから次の層を形成を始めるよう
にすることが所望される。
平らな上面を形成するための１つの解決策として、再流
動ガラス技術が利用されている。この技術においては、
相互接続層をガラスで覆い、次いで、このガラスをその
融点まで過熱して、「再流動」させ、平らな上面を残す
ようにする。ガラスは通常は二酸化シリコンであり、こ
れは融点がかなり高いものである。二酸化シリコンの融
点は、これに燐を導入することによって下げることがで
き、これにより、ガラスの融点は約１０００℃まで下が
る。ガラスの融点は、ホウ素をガラスに添加することに
よって更に約１００”下げることができる。再流動ガラ
ス技術の欠点は、ガラスを溶融するのに高い温度が要求
されることにあり、この温度は、導体として使用される
金属の融点より高いものである０例えば、再流動ガラス
技術は、導体がアルミニウムであるような相互接続層上
の表面を滑らかにするのには利用できない。というのは
、アルミニウムは比較的融点が低いからである。又、燐
酸の形成に伴って時間と共に金属が腐食するおそれも出
てくる。更に、ホウ素は、二酸化シリコンから拡散して
出てきてその下のシリコンに入り、ＭＯＳトランジスタ
のスレッシュホールド電圧が不安定なものとなる。
動ガラス技術が利用されている。この技術においては、
相互接続層をガラスで覆い、次いで、このガラスをその
融点まで過熱して、「再流動」させ、平らな上面を残す
ようにする。ガラスは通常は二酸化シリコンであり、こ
れは融点がかなり高いものである。二酸化シリコンの融
点は、これに燐を導入することによって下げることがで
き、これにより、ガラスの融点は約１０００℃まで下が
る。ガラスの融点は、ホウ素をガラスに添加することに
よって更に約１００”下げることができる。再流動ガラ
ス技術の欠点は、ガラスを溶融するのに高い温度が要求
されることにあり、この温度は、導体として使用される
金属の融点より高いものである０例えば、再流動ガラス
技術は、導体がアルミニウムであるような相互接続層上
の表面を滑らかにするのには利用できない。というのは
、アルミニウムは比較的融点が低いからである。又、燐
酸の形成に伴って時間と共に金属が腐食するおそれも出
てくる。更に、ホウ素は、二酸化シリコンから拡散して
出てきてその下のシリコンに入り、ＭＯＳトランジスタ
のスレッシュホールド電圧が不安定なものとなる。
再流動ガラスプロセスにおいて、相互接続材料としてア
ルミニウムの代わりに耐火金属を使用することもできる
。耐火金属の融点は高いので、再流動プロセス中に溶融
することはない。然し乍ら、このような金属に伴う問題
は、約７００℃以上の温度において、金属がシリコン基
体と接触する場所で金属ケイ化物が形成されて、接続部
の抵抗値を増加させることである。
ルミニウムの代わりに耐火金属を使用することもできる
。耐火金属の融点は高いので、再流動プロセス中に溶融
することはない。然し乍ら、このような金属に伴う問題
は、約７００℃以上の温度において、金属がシリコン基
体と接触する場所で金属ケイ化物が形成されて、接続部
の抵抗値を増加させることである。
平らな相互接続層を形成するもう１つの解決策は、リフ
ト・オフ技術を利用することである。
ト・オフ技術を利用することである。
この場合は、レジスト層をマスクとして使用してチップ
の表面にくぼみをエツチングする。次いで、くぼみの深
さと同等の厚みを有する金属層が形成されて、くぼみが
金属で満たされる。くぼみ以外の金属は、その下のレジ
スト層を分解して、レジスト上面の金属を持ち上げて除
去しくリフト・オフ）、くぼみのみに金属を残すように
することにより取り去られる。
の表面にくぼみをエツチングする。次いで、くぼみの深
さと同等の厚みを有する金属層が形成されて、くぼみが
金属で満たされる。くぼみ以外の金属は、その下のレジ
スト層を分解して、レジスト上面の金属を持ち上げて除
去しくリフト・オフ）、くぼみのみに金属を残すように
することにより取り去られる。
このリフト・オフ技術を用いた場合の欠点は、金属が付
着されるレジスト層の分解を回避するために金属を低い
温度（約１５０℃）で付着しなければならないことであ
る。このような低い温度で付着した金属は、集積回路チ
ップのその後の処理段階中に再結晶化されたり張出し部
が形成されたりすることになる。
着されるレジスト層の分解を回避するために金属を低い
温度（約１５０℃）で付着しなければならないことであ
る。このような低い温度で付着した金属は、集積回路チ
ップのその後の処理段階中に再結晶化されたり張出し部
が形成されたりすることになる。
発明の構成
本発明の目的は、ガラスを流動させるに必要な高い温度
で処理を行なったり又はリフト・オフで要求される低い
温度で金属を付着したりする必要なく、多数の相互接続
層を形成するのに適した導体−絶縁体層の形成方法を提
供することである。
で処理を行なったり又はリフト・オフで要求される低い
温度で金属を付着したりする必要なく、多数の相互接続
層を形成するのに適した導体−絶縁体層の形成方法を提
供することである。
集積回路の装置間に電気的な相互接続を与えるための導
体−絶縁体層は、導電性材料の上面が絶縁材料の上面と
実質的に平らになるように絶縁層に導電性材料のパター
ンを形成することによって製造される。導電性材料のパ
ターンは、種材料が存在する領域に導電性材料を選択的
に付着するプロセスによって形成される。
体−絶縁体層は、導電性材料の上面が絶縁材料の上面と
実質的に平らになるように絶縁層に導電性材料のパター
ンを形成することによって製造される。導電性材料のパ
ターンは、種材料が存在する領域に導電性材料を選択的
に付着するプロセスによって形成される。
本発明のプロセスを実施する場合、種材料の層を集積回
路チップの表面に付着し、導電性材料に対して所望され
るパターンでエツチングを行なう。次いで、典型的に二
酸化シリコンである絶縁材料の層を付着する。穴又はト
レンチの形態のくぼみを絶縁層に形成し、パターン化さ
れた種材料を露出させる。次いで、種材料が露出したと
ころに導電性材料を選択的に付着させるような反応剤に
集積回路チップを曝す、導電性材料の最初の層が付着さ
れた後に、反応剤を、導電性材料の上面のみに導電性材
料を選択的に付着させる反応剤に変える。付着プロセス
は、くぼみが導電性材料で満たされるまで続ける。
路チップの表面に付着し、導電性材料に対して所望され
るパターンでエツチングを行なう。次いで、典型的に二
酸化シリコンである絶縁材料の層を付着する。穴又はト
レンチの形態のくぼみを絶縁層に形成し、パターン化さ
れた種材料を露出させる。次いで、種材料が露出したと
ころに導電性材料を選択的に付着させるような反応剤に
集積回路チップを曝す、導電性材料の最初の層が付着さ
れた後に、反応剤を、導電性材料の上面のみに導電性材
料を選択的に付着させる反応剤に変える。付着プロセス
は、くぼみが導電性材料で満たされるまで続ける。
１つの実施例においては、導電性材料がタングステンで
あり１種材料がシリコンである。最初に、フッ化タング
ステンでシリコンを還元することによりシリコンにタン
グステンを選択的に付着する。タングステンの付着を開
始した後に、フッ化タングステンを水素で還元すること
によりタングステン層の厚みを増加する。
あり１種材料がシリコンである。最初に、フッ化タング
ステンでシリコンを還元することによりシリコンにタン
グステンを選択的に付着する。タングステンの付着を開
始した後に、フッ化タングステンを水素で還元すること
によりタングステン層の厚みを増加する。
本発明は、特許請求の範囲に特に指摘する。
本発明の上記及び他の効果は、添付図面を参照した以下
の詳細な説明より理解されよう。
の詳細な説明より理解されよう。
実施例
第１図を説明すれば、集積回路チップ１０は、上面１２
を有している。ポリシリコンのような種材料が第１図及
び第２図に示すように形成されてパターン化される。第
１図に示すように、種材料の層２０は面１２の全体に付
着される１種層２０は、次いで、一般の写真平版技術に
よって、例えば、部分３０及び３２を残すようにパター
ン化される。残留する種材料のパターン、即ち、部分３
０及び３２によって画成されたパターンは、導体−絶縁
体層に付着されるべき導電性材料の所望のパターンに対
応する。
を有している。ポリシリコンのような種材料が第１図及
び第２図に示すように形成されてパターン化される。第
１図に示すように、種材料の層２０は面１２の全体に付
着される１種層２０は、次いで、一般の写真平版技術に
よって、例えば、部分３０及び３２を残すようにパター
ン化される。残留する種材料のパターン、即ち、部分３
０及び３２によって画成されたパターンは、導体−絶縁
体層に付着されるべき導電性材料の所望のパターンに対
応する。
第３図に示すように、この場合は二酸化シリコンである
絶縁材料のＭ！Ｊ４０は、種材料の部分３０及び３２と
、表面１２の露出部分との上に形成される。絶縁層４０
の厚みは、形成される導体−絶縁体層の厚みに対応する
。又、絶縁層４０は、第４図に部分５４及び５６で表わ
された絶縁材料の部分を残すようにパターン化される。
絶縁材料のＭ！Ｊ４０は、種材料の部分３０及び３２と
、表面１２の露出部分との上に形成される。絶縁層４０
の厚みは、形成される導体−絶縁体層の厚みに対応する
。又、絶縁層４０は、第４図に部分５４及び５６で表わ
された絶縁材料の部分を残すようにパターン化される。
このパターン化により絶縁層にくぼみ５ｏ及び５２が残
され、種材料部分３ｏ及び３２が露出される。
され、種材料部分３ｏ及び３２が露出される。
二酸化シリコン層をパターン化する際には、露出すべき
種材料の部分よりも若干狭いくぼみ５０及び５２を二酸
化シリコン層に残すようなマスクを使用するのが好まし
い。従って、マスクの不整列があった場合、それにより
形成されるくぼみ５０及び５２はその下のチップ１０を
露出しなくなる。
種材料の部分よりも若干狭いくぼみ５０及び５２を二酸
化シリコン層に残すようなマスクを使用するのが好まし
い。従って、マスクの不整列があった場合、それにより
形成されるくぼみ５０及び５２はその下のチップ１０を
露出しなくなる。
この点において、部分５４及び５６を含む導体−絶縁体
層の絶縁部分が形成される（第４図）。
層の絶縁部分が形成される（第４図）。
次の段階では、導体−絶縁体層の導電性部分がくぼみ５
０及び５２に付着される。導電性材料は、１つの実施例
では、タングステンが選択される。
０及び５２に付着される。導電性材料は、１つの実施例
では、タングステンが選択される。
くぼみ５０及び５２に導電性材料を選択的に満たす最初
の段階は、種材料が露出されたところに導電性材料を選
択的に付着するプロセスによって導電性材料の最初の層
を付着することである。
の段階は、種材料が露出されたところに導電性材料を選
択的に付着するプロセスによって導電性材料の最初の層
を付着することである。
導電性材料がタングステンである１つの実施例では、チ
ップがフッ化タングステンの雰囲気中に浸漬される。こ
のガスは、次の式により、シリコンの種材料と反応する
。
ップがフッ化タングステンの雰囲気中に浸漬される。こ
のガスは、次の式により、シリコンの種材料と反応する
。
２ Ｗ Ｆ ｓ ＋ ３ Ｓ ｉ ２ Ｗ ＋
３ Ｓ ｘ Ｆ ４固体タングステンが付着され、フッ
化シリコンガスが分散される。二酸化シリコンの絶縁部
分５４及び５６は、フッ化タングステンガスと反応せず
、従って、タングステンは付着されない。
３ Ｓ ｘ Ｆ ４固体タングステンが付着され、フッ
化シリコンガスが分散される。二酸化シリコンの絶縁部
分５４及び５６は、フッ化タングステンガスと反応せず
、従って、タングステンは付着されない。
フッ化タングステンとシリコンとの反応は、ゆっくりと
したものであり、最終的には、付着されたＲｒＬ性材料
（タングステン）の厚みがフッ化タングステンとシリコ
ンとの接触を防止するに充分なものとなった後に停止す
る。この反応によって消費されるシリコンの量は、付着
するタングステンの量よりも多い、これら２つの理由で
、この反応だけでは、おそらく、充分なタングステンが
くぼみ５０及び５２に満たされない。
したものであり、最終的には、付着されたＲｒＬ性材料
（タングステン）の厚みがフッ化タングステンとシリコ
ンとの接触を防止するに充分なものとなった後に停止す
る。この反応によって消費されるシリコンの量は、付着
するタングステンの量よりも多い、これら２つの理由で
、この反応だけでは、おそらく、充分なタングステンが
くぼみ５０及び５２に満たされない。
種材料に導電性の材料を選択的に付着した結果が第５図
に示されている。くぼみ５０及び５２の各々の底には、
タングステンの層６０及び６２が各々設けられる。フン
化タングステンガスと露出されたシリコンの種材料との
反応は、種材料３０及び３２の全部又は少なくとも若干
を消費する。
に示されている。くぼみ５０及び５２の各々の底には、
タングステンの層６０及び６２が各々設けられる。フン
化タングステンガスと露出されたシリコンの種材料との
反応は、種材料３０及び３２の全部又は少なくとも若干
を消費する。
第５図では１反応によって全ての種材料が消費されてい
る。
る。
プロセスの次の段階は、くぼみ５０及び５２の他部分を
導電性材料で満たすことである。この実施例では、これ
は、フッ化タングステンガスの雰囲気中に水素ガスを導
入することによって達成される。水素とフッ化タングス
テンは次の式に基づいて反応する。
導電性材料で満たすことである。この実施例では、これ
は、フッ化タングステンガスの雰囲気中に水素ガスを導
入することによって達成される。水素とフッ化タングス
テンは次の式に基づいて反応する。
ＷＦ、＋３Ｈ，−−−Ｗ＋６ＨＦ
この反応は、触媒として固体タングステンの存在すると
ころで生じ、従って、この反応により、種材料上への選
択的な付着によってタングステンが予め付着されている
場所にタングステンが選択的に付着される。
ころで生じ、従って、この反応により、種材料上への選
択的な付着によってタングステンが予め付着されている
場所にタングステンが選択的に付着される。
種材料に対する選択的な付着とは異なり、この第２の付
着プロセスは、付着したタングステンの厚みが増すにつ
れてゆっくりとしたものではなくなり、タングステンは
、既に付着されたタングステンの上に実質的に一定の割
合で選択的に付着され続ける。くぼみ５０及び５２が導
電性材料７０及び７２（第６図）で満たされるまで反応
が進んだ時には、チップ１０がフッ化タングステン及び
水素の雰囲気から取り出され、反応が停止される。
着プロセスは、付着したタングステンの厚みが増すにつ
れてゆっくりとしたものではなくなり、タングステンは
、既に付着されたタングステンの上に実質的に一定の割
合で選択的に付着され続ける。くぼみ５０及び５２が導
電性材料７０及び７２（第６図）で満たされるまで反応
が進んだ時には、チップ１０がフッ化タングステン及び
水素の雰囲気から取り出され、反応が停止される。
第６図は、パターン化された絶縁材料５４及び５６と導
電性材料７０及び７２とを含む出来上がった導体−絶縁
体層を示している。導体−絶縁体層の上面７４は、比較
的平らであり、不連続部がない。第８図に示すように、
上記の段階を繰り返すことにより、この層の上面に別の
導体−絶縁体層を形成することができる。
電性材料７０及び７２とを含む出来上がった導体−絶縁
体層を示している。導体−絶縁体層の上面７４は、比較
的平らであり、不連続部がない。第８図に示すように、
上記の段階を繰り返すことにより、この層の上面に別の
導体−絶縁体層を形成することができる。
導体−絶縁体層を形成する上記のプロセスは、一般の集
積回路製造工程に組み込むことができる。
積回路製造工程に組み込むことができる。
第７図は、一般のＮＭＯ８処理技術により、くぼみ１１
０及び１１２が形成された点まで処理された集積回路チ
ップを示しており、これに導電性材料が充填されて固体
接触バイアスが形成される。
０及び１１２が形成された点まで処理された集積回路チ
ップを示しており、これに導電性材料が充填されて固体
接触バイアスが形成される。
二酸化シリコン層１２２，１２４．１２６．１２８．１
３０及び１３２と、ポリシリコン導体１１４及び１１８
とが形成されている。シリコン基体１４０はドープされ
て、ＭｏＳトランジスタのソース領域１１６及びドレイ
ン領域１２０が形成される。ポリシリコンの層１１８は
、トランジスタのゲートとドレインを接続する。
３０及び１３２と、ポリシリコン導体１１４及び１１８
とが形成されている。シリコン基体１４０はドープされ
て、ＭｏＳトランジスタのソース領域１１６及びドレイ
ン領域１２０が形成される。ポリシリコンの層１１８は
、トランジスタのゲートとドレインを接続する。
各々のくぼみ１１０及び１１２の底にはシリコンがある
。特に、ポリシリコン導体１１４の一部分はくぼみ１１
０の底を形成し、基体１４０のシリコンの一部分（ソー
ス領域１１６を形成するようにドープされている）は、
くぼみ１１２の底を形成する。従って、集積回路は、第
４図に示すものと同様の段階まで製造されている。この
段階においては、くぼみ１１０及び１１２の底に露出し
たシリコン１１４及び１１６にタングステンを選択的に
付着することができる。くぼみ１１０及び１１２には、
第４図ないし第６図について上記したのと同様に導電性
材料が充填され、不連続部のない導体−絶縁体層が形成
される。
。特に、ポリシリコン導体１１４の一部分はくぼみ１１
０の底を形成し、基体１４０のシリコンの一部分（ソー
ス領域１１６を形成するようにドープされている）は、
くぼみ１１２の底を形成する。従って、集積回路は、第
４図に示すものと同様の段階まで製造されている。この
段階においては、くぼみ１１０及び１１２の底に露出し
たシリコン１１４及び１１６にタングステンを選択的に
付着することができる。くぼみ１１０及び１１２には、
第４図ないし第６図について上記したのと同様に導電性
材料が充填され、不連続部のない導体−絶縁体層が形成
される。
又、第７図は、本発明のプロセスの別の特徴、即ち、シ
リコン基体の露出された部分が、ドープされるかどうか
に拘りなく、種材料として使用できることを示している
。従って、領域１１６を露出するために形成されたくぼ
み１１２においては、領域１１６の表面を種材料として
処理に用いることができる。これは、４枚の導体−絶縁
体層２３０．２３２．２３４及び２３６を示した第８図
に更に詳細に示されている。接触バイアス２１８゜２２
２．２２４．２２６及び２２８と、金属相互接続ライン
２１２，２１４，２１６及び２２０の全部が上記のプロ
セスによって形成される。相互接続ライン２２０は、第
８図の紙面から出てくる方向に回路に接続されることが
明らかである。バイアス２２６は、基体を種として使用
してシリコン基体に直接形成される。
リコン基体の露出された部分が、ドープされるかどうか
に拘りなく、種材料として使用できることを示している
。従って、領域１１６を露出するために形成されたくぼ
み１１２においては、領域１１６の表面を種材料として
処理に用いることができる。これは、４枚の導体−絶縁
体層２３０．２３２．２３４及び２３６を示した第８図
に更に詳細に示されている。接触バイアス２１８゜２２
２．２２４．２２６及び２２８と、金属相互接続ライン
２１２，２１４，２１６及び２２０の全部が上記のプロ
セスによって形成される。相互接続ライン２２０は、第
８図の紙面から出てくる方向に回路に接続されることが
明らかである。バイアス２２６は、基体を種として使用
してシリコン基体に直接形成される。
第７図及び第８図から明らかなように、最初の導体−絶
縁体層を形成すべき時には、集積回路チップの上面が非
均−であるが、導体−絶縁体層を形成できるに充分な程
平らである。本発明は、非均一性を増すことなくこの表
面の上に多数の導体−絶縁体層を形成することができる
。第８図に示された４枚の導体−絶縁体層２３０．２３
２．２３４及び２３６の各々の上面は比較的平らであり
、即ち、各々の導体−絶縁体層は、実質的に均一な厚み
であり、従って、各法々の導体−絶縁体層は、最初の導
体−絶縁体層が形成された時に存在する非均一性を増す
ことはない。
縁体層を形成すべき時には、集積回路チップの上面が非
均−であるが、導体−絶縁体層を形成できるに充分な程
平らである。本発明は、非均一性を増すことなくこの表
面の上に多数の導体−絶縁体層を形成することができる
。第８図に示された４枚の導体−絶縁体層２３０．２３
２．２３４及び２３６の各々の上面は比較的平らであり
、即ち、各々の導体−絶縁体層は、実質的に均一な厚み
であり、従って、各法々の導体−絶縁体層は、最初の導
体−絶縁体層が形成された時に存在する非均一性を増す
ことはない。
効果
本発明は、平らな層を形成するためのプロセスを使用す
るかどうかに拘りなく効果的に利用することができる０
本発明の方法は、金属のスパッタリングも金属のエツチ
ングも必要とせず、従って、これらの形式のチップ処理
に必要とされた高価な装置が不要となる。本発明の方法
によって必要とされる唯一のエツチングは、シリコン及
び二酸化シリコンのエツチングであり、これらは共に良
く知られたもので、容易に制御できるものである。本発
明では、化学的な蒸着によって付着された材料で相互接
続層を形成できるので１本発明を非均−な表面に用いた
時には、スパッタリングによって相互接続層を付着する
時に典型的に得られるものよりも良好に段を覆うことが
できる。更に、タングステンのような耐火金属を用いて
相互接続層を形成できると共に低い温度で付着すること
ができる（リフト・オフ技術を用いた時に必要とされる
非常に低い温度では付着の必要性が生じないが）。タン
グステンは、融点が比較的高いのに加えて、相互接続に
最も一般的に使用されている金属であるアルミニウムよ
りも電子移動に関する余裕度が高い。タングステンは、
シリコンへ溶解することがなく、従って、バリア層や接
合プラグを必要とせずに非常に浅い接合部と共に使用す
ることができる。
るかどうかに拘りなく効果的に利用することができる０
本発明の方法は、金属のスパッタリングも金属のエツチ
ングも必要とせず、従って、これらの形式のチップ処理
に必要とされた高価な装置が不要となる。本発明の方法
によって必要とされる唯一のエツチングは、シリコン及
び二酸化シリコンのエツチングであり、これらは共に良
く知られたもので、容易に制御できるものである。本発
明では、化学的な蒸着によって付着された材料で相互接
続層を形成できるので１本発明を非均−な表面に用いた
時には、スパッタリングによって相互接続層を付着する
時に典型的に得られるものよりも良好に段を覆うことが
できる。更に、タングステンのような耐火金属を用いて
相互接続層を形成できると共に低い温度で付着すること
ができる（リフト・オフ技術を用いた時に必要とされる
非常に低い温度では付着の必要性が生じないが）。タン
グステンは、融点が比較的高いのに加えて、相互接続に
最も一般的に使用されている金属であるアルミニウムよ
りも電子移動に関する余裕度が高い。タングステンは、
シリコンへ溶解することがなく、従って、バリア層や接
合プラグを必要とせずに非常に浅い接合部と共に使用す
ることができる。
以上、本発明の特定の実施例について説明した。更に別
の効果及び変更が当業者に明らかであろう、それ故、本
発明は、添付図面を参照した特定の実施例に限定される
ものではない。本発明の真の精神及び範囲内に入る全て
の変更及び修正は、特許請求の範囲に網羅されるものと
する。
の効果及び変更が当業者に明らかであろう、それ故、本
発明は、添付図面を参照した特定の実施例に限定される
ものではない。本発明の真の精神及び範囲内に入る全て
の変更及び修正は、特許請求の範囲に網羅されるものと
する。
第１図ないし第６図は、本発明によって導体−絶縁体層
を形成する次々の段階において集積回路チップの一部分
を概略的に示す断面図、第７図は、一般のＮＭＯ８技術
により、金属接触バイアスのためのくぼみを形成した点
まで処理された集積回路チップの一部分を示す断面図、
そして 第８図は、４枚の導体−絶縁体層を介して電気的接続が
形成される能動的な装置を有した集積回路チップの一部
分を示す断面図である。 １ｏ・・・集積回路チップ １２・・・上面 ２０・・・種材料の層３０．３
２・・・部分 ４０・・・絶縁材料の層 ５０．５２・・・くぼみ ５４．５６・・・部分 図面の浄３（内容に変更なし） ＦＩＧ、２ ＦＩＧ、３Ｆ
ＩＧ、４ ＦＩＧ、５ＦＩＧ
、６ ＦＩＧ、８ 手続補正帯（方式） ％式％ １、事件の表示 昭和６２年特許願第１８８７１３
号３、補正をする者 事件との関係 出願人 名 称 ディジタル イクイプメント コーポレーション ４、代理人 願書に最初に添付した図面の浄書 （内容に変更なし）
を形成する次々の段階において集積回路チップの一部分
を概略的に示す断面図、第７図は、一般のＮＭＯ８技術
により、金属接触バイアスのためのくぼみを形成した点
まで処理された集積回路チップの一部分を示す断面図、
そして 第８図は、４枚の導体−絶縁体層を介して電気的接続が
形成される能動的な装置を有した集積回路チップの一部
分を示す断面図である。 １ｏ・・・集積回路チップ １２・・・上面 ２０・・・種材料の層３０．３
２・・・部分 ４０・・・絶縁材料の層 ５０．５２・・・くぼみ ５４．５６・・・部分 図面の浄３（内容に変更なし） ＦＩＧ、２ ＦＩＧ、３Ｆ
ＩＧ、４ ＦＩＧ、５ＦＩＧ
、６ ＦＩＧ、８ 手続補正帯（方式） ％式％ １、事件の表示 昭和６２年特許願第１８８７１３
号３、補正をする者 事件との関係 出願人 名 称 ディジタル イクイプメント コーポレーション ４、代理人 願書に最初に添付した図面の浄書 （内容に変更なし）
Claims (12)
- （１）集積回路チップの表面のくぼみに導電性材料を付
着する方法において、 ａ）上記集積回路チップの表面の所定領域に種材料を与
え、 ｂ）この種材料を露出させるようにパターン化された絶
縁材料の層を形成し、そして ｃ）上記露出された種材料の存在するところで作用して
この露出された種材料に導電性材料を選択的に付着させ
るような第１の化学薬品に上記集積回路チップを曝すと
いう段階を具備することを特徴とする方法。 - （２）上記集積回路はシリコン基体を有しそして上記種
材料は上記基体のシリコンである特許請求の範囲第１項
に記載の方法。 - （３）種材料を与える上記段階は、 ｉ）集積回路チップの表面にポリシリコンの層を付着し
、そして ｉｉ）このポリシリコンの層が形成された表面の一部分
を露出させるようにポリシリコン層にパターンをエッチ
ングするという段階を備えている特許請求の範囲第１項
に記載の方法。 - （４）絶縁材料の層を形成する上記段階は、 ｉ）集積回路チップの実質的に全面に絶縁材料の層を形
成し、そして ｉｉ）上記種材料の少なくとも一部分を露出させるよう
に絶縁材料の層をエッチングするという段階を備えてい
る特許請求の範囲第１項に記載の方法。 - （５）上記くぼみに付着した導電性材料の存在するとこ
ろで作用してこのくぼみに更に別の導電性材料を付着さ
せるような第２の化学薬品に集積回路チップを曝す段階
を更に具備した特許請求の範囲第１項に記載の方法。 - （６）上記集積回路はシリコン基体を有しそして上記種
材料はこの基体のシリコンである特許請求の範囲第５項
に記載の方法。 - （７）種材料を与える上記段階は、 ｉ）集積回路チップの表面にポリシリコンの層を付着し
、そして ｉｉ）このポリシリコン層が形成された表面の一部分を
露出させるようにこのポリシリコン層にパターンをエッ
チングするという段階を備えた特許請求の範囲第５項に
記載の方法。 - （８）絶縁材料の層を形成する上記段階は、 ｉ）集積回路チップの実質的に全面に絶縁材料の層を形
成し、そして ｉｉ）種材料の少なくとも一部分を露出させるように絶
縁材料の層をエッチングするという段階を備えた特許請
求の範囲第５項に記載の方法。 - （９）集積回路チップを第２の化学薬品に曝す上記段階
は、導電性材料の上面と絶縁層の上面とが一緒になって
実質的に平らな表面を形成するまで実行される特許請求
の範囲第８項に記載の方法。 - （１０）上記種材料はシリコンであり、上記第１の化学
薬品はフッ化タングステンでありそして上記第２の化学
薬品は水素である特許請求の範囲第９項に記載の方法。 - （１１）集積回路チップの表面に導体−絶縁体層を形成
する方法において、 ａ）絶縁材料の第１層を形成し、 ｂ）集積回路チップの表面の所定領域上に種材料の層を
形成し、 ｃ）集積回路チップの実質的に全表面上に絶縁材料の第
２層を形成し、 ｄ）種材料の層の少なくとも一部分を露出させるように
上記絶縁材料の第２層をエッチングし、 ｅ）この露出した種材料の存在するところで作用してこ
の露出した種材料に導電性材料を選択的に付着させるよ
うな第１の化学薬品に集積回路チップを曝し、 ｆ）くぼみに付着した導電性材料の存在するところで作
用してくぼみに更に別の導電性材料を付着させるような
第２の化学薬品に集積回路チップを曝し、これは、上記
くぼみの更に別の導電性材料が、導電性材料の上面と絶
縁層の上面が一緒に実質的に平らな表面を形成するよう
な厚みに達するまで行なうという段階を具備することを
特徴とする方法。 - （１２）上記種材料はシリコンであり、上記第１の化学
薬品はフッ化タングステンでありそして上記第２の化学
薬品は水素である特許請求の範囲第１１項に記載の方法
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US89197286A | 1986-07-29 | 1986-07-29 | |
| US891972 | 1986-07-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63100745A true JPS63100745A (ja) | 1988-05-02 |
Family
ID=25399146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62188713A Pending JPS63100745A (ja) | 1986-07-29 | 1987-07-28 | 種から成長された導体を使用して集積回路チップ上に相互接続層を形成する方法 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0256917B1 (ja) |
| JP (1) | JPS63100745A (ja) |
| KR (1) | KR960008522B1 (ja) |
| AT (1) | ATE87396T1 (ja) |
| AU (1) | AU7620687A (ja) |
| CA (1) | CA1269285A (ja) |
| DE (1) | DE3784984T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02143527A (ja) * | 1988-11-25 | 1990-06-01 | Sony Corp | 配線形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3826582A1 (de) * | 1988-08-04 | 1990-02-08 | Siemens Ag | Verfahren zur einbettung und stufenabflachung von strukturierten oberflaechen |
| GB9219267D0 (en) * | 1992-09-11 | 1992-10-28 | Inmos Ltd | Manufacture of semiconductor devices |
| GB9219281D0 (en) * | 1992-09-11 | 1992-10-28 | Inmos Ltd | Manufacture of semiconductor devices |
-
1987
- 1987-07-28 KR KR87008181A patent/KR960008522B1/ko not_active IP Right Cessation
- 1987-07-28 JP JP62188713A patent/JPS63100745A/ja active Pending
- 1987-07-28 EP EP87401753A patent/EP0256917B1/en not_active Expired - Lifetime
- 1987-07-28 DE DE87401753T patent/DE3784984T2/de not_active Expired - Fee Related
- 1987-07-28 AT AT87401753T patent/ATE87396T1/de not_active IP Right Cessation
- 1987-07-28 AU AU76206/87A patent/AU7620687A/en not_active Abandoned
- 1987-07-28 CA CA000543114A patent/CA1269285A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02143527A (ja) * | 1988-11-25 | 1990-06-01 | Sony Corp | 配線形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960008522B1 (en) | 1996-06-26 |
| ATE87396T1 (de) | 1993-04-15 |
| CA1269285A (en) | 1990-05-22 |
| AU7620687A (en) | 1988-02-04 |
| DE3784984D1 (de) | 1993-04-29 |
| EP0256917B1 (en) | 1993-03-24 |
| KR880002250A (ko) | 1988-04-30 |
| EP0256917A1 (en) | 1988-02-24 |
| DE3784984T2 (de) | 1993-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5069749A (en) | Method of fabricating interconnect layers on an integrated circuit chip using seed-grown conductors | |
| US4960732A (en) | Contact plug and interconnect employing a barrier lining and a backfilled conductor material | |
| US4558507A (en) | Method of manufacturing semiconductor device | |
| EP0279588B1 (en) | Contact in a contact hole in a semiconductor and method of producing same | |
| US4833519A (en) | Semiconductor device with a wiring layer having good step coverage for contact holes | |
| EP0391562B1 (en) | Semiconductor devices incorporating a tungsten contact and fabrication thereof | |
| JPS58176975A (ja) | 集積ｍｏｓ電界効果トランジスタ回路の製造方法 | |
| US5453400A (en) | Method and structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits | |
| JP3129232B2 (ja) | 半導体装置の製造方法 | |
| EP0106458A2 (en) | Method of manufacturing a semiconductor device including a MIS field effect transistor | |
| JPS6144470A (ja) | 集積回路チップにおける金属充填方法 | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| KR920006573B1 (ko) | 보호층내에 배선을 매설한 반도체 직접회로의 제조방법 | |
| US4630343A (en) | Product for making isolated semiconductor structure | |
| JPS63100745A (ja) | 種から成長された導体を使用して集積回路チップ上に相互接続層を形成する方法 | |
| JPH07254607A (ja) | 集積回路及びその製造方法 | |
| US6597042B1 (en) | Contact with germanium layer | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| KR19980056170A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH0425159A (ja) | 電極配線の形成方法 | |
| KR910006092B1 (ko) | 리프트 오프공정을 이용한 반도체장치의 제조방법 | |
| JPH0783021B2 (ja) | 半導体装置の製造方法 | |
| JPH079893B2 (ja) | 半導体装置の製造方法 | |
| JP2617090B2 (ja) | 半導体装置のコンタクト製造方法 | |
| JPS61166143A (ja) | 半導体装置の製造方法 |