JPH04276625A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04276625A JPH04276625A JP3873591A JP3873591A JPH04276625A JP H04276625 A JPH04276625 A JP H04276625A JP 3873591 A JP3873591 A JP 3873591A JP 3873591 A JP3873591 A JP 3873591A JP H04276625 A JPH04276625 A JP H04276625A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma cvd
- aluminum wiring
- semiconductor device
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract 4
- 238000000034 method Methods 0.000 claims description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 17
- 239000011229 interlayer Substances 0.000 abstract description 6
- 238000000151 deposition Methods 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関する。
法に関する。
【０００２】
【従来の技術】従来、図２に示すように種々のデバイス
を含む半導体基板１の上に、層間絶縁膜２を形成し、そ
の上にアルミ配線３をパターニングし、その上にプラズ
マ窒化膜などのプラズマＣＶＤ膜５を直接堆積していた
。
を含む半導体基板１の上に、層間絶縁膜２を形成し、そ
の上にアルミ配線３をパターニングし、その上にプラズ
マ窒化膜などのプラズマＣＶＤ膜５を直接堆積していた
。
【０００３】
【発明が解決しようとする課題】しかし、従来の半導体
装置の製造方法は、たとえアルミ配線３がプラズマＣＶ
Ｄ膜５にピンホール等もなく一様に覆われていても、こ
の半導体装置をプラスチック・パッケージに実装した場
合は、プラズマＣＶＤ膜５の窪んだ部分に強い応力がか
かりプラズマＣＶＤ膜５にクラックが起こり、アルミ配
線３の断線を生じる欠点があった。
装置の製造方法は、たとえアルミ配線３がプラズマＣＶ
Ｄ膜５にピンホール等もなく一様に覆われていても、こ
の半導体装置をプラスチック・パッケージに実装した場
合は、プラズマＣＶＤ膜５の窪んだ部分に強い応力がか
かりプラズマＣＶＤ膜５にクラックが起こり、アルミ配
線３の断線を生じる欠点があった。
【０００４】そこでこの発明は、従来のこのような欠点
を解決するため、プラスチック・パッケージに実装して
もプラズマＣＶＤ膜５にクラックが生ぜず、アルミ配線
３の断線を生じないことを目的としている。
を解決するため、プラスチック・パッケージに実装して
もプラズマＣＶＤ膜５にクラックが生ぜず、アルミ配線
３の断線を生じないことを目的としている。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、この発明はアルミ配線３の上に応力を緩衝するため
にＴＥＯＳ（ティオス：Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒ
ｔｈｏ Ｓｉｌｉｃａｔｅ） を堆積するか又はＳＯＧ
（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ） 膜を塗布し、平坦
化してから、プラズマＣＶＤ膜５を堆積する工程とし、
プラズマＣＶＤ膜５のクラックを防止するようにした。
に、この発明はアルミ配線３の上に応力を緩衝するため
にＴＥＯＳ（ティオス：Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒ
ｔｈｏ Ｓｉｌｉｃａｔｅ） を堆積するか又はＳＯＧ
（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ） 膜を塗布し、平坦
化してから、プラズマＣＶＤ膜５を堆積する工程とし、
プラズマＣＶＤ膜５のクラックを防止するようにした。
【０００６】
【作用】上記のように構成された半導体装置をプラスチ
ック・パッケージに実装すると、プラズマＣＶＤ膜５が
平坦化されているため、プラスチック・パッケージから
の応力がかかりにくくなり、プラズマＣＶＤ膜５のクラ
ックを防止することができるのである。
ック・パッケージに実装すると、プラズマＣＶＤ膜５が
平坦化されているため、プラスチック・パッケージから
の応力がかかりにくくなり、プラズマＣＶＤ膜５のクラ
ックを防止することができるのである。
【０００７】
【実施例】以下に、この発明の実施例を図面に基づいて
説明する。図１において、半導体基板１の上に層間絶縁
膜２を形成する。その上にアルミ配線３をパターニング
する。この上にＴＥＯＳを堆積するかＳＯＧ膜を塗布し
平坦化することにより緩衝膜４を設ける。その上にプラ
ズマＣＶＤ膜５を堆積する。
説明する。図１において、半導体基板１の上に層間絶縁
膜２を形成する。その上にアルミ配線３をパターニング
する。この上にＴＥＯＳを堆積するかＳＯＧ膜を塗布し
平坦化することにより緩衝膜４を設ける。その上にプラ
ズマＣＶＤ膜５を堆積する。
【０００８】このように、ＴＥＯＳを堆積あるいはＳＯ
Ｇ膜を塗布し緩衝膜４を設けた場合は、プラズマＣＶＤ
膜５を平坦化できるので、プラスチック・パッケージに
実装してもプラズマＣＶＤ膜５のクラックを防止するこ
とができる。以上のような実施例において、アルミ配線
の３の断線はプラズマＣＶＤ膜５の平坦化により防止さ
れる。このためＴＥＯＳあるいはＳＯＧ膜からなる緩衝
膜４の平坦化がなされるほど、すなわちプラズマＣＶＤ
膜５の平坦化がなされるほど有効に作用する。
Ｇ膜を塗布し緩衝膜４を設けた場合は、プラズマＣＶＤ
膜５を平坦化できるので、プラスチック・パッケージに
実装してもプラズマＣＶＤ膜５のクラックを防止するこ
とができる。以上のような実施例において、アルミ配線
の３の断線はプラズマＣＶＤ膜５の平坦化により防止さ
れる。このためＴＥＯＳあるいはＳＯＧ膜からなる緩衝
膜４の平坦化がなされるほど、すなわちプラズマＣＶＤ
膜５の平坦化がなされるほど有効に作用する。
【０００９】
【発明の効果】この発明は、以上説明したようにアルミ
配線上にＴＥＯＳを堆積あるいはＳＯＧ膜を塗布するこ
とにより緩衝膜を設けるという簡単な工程でプラズマＣ
ＶＤ膜の窪みにかかるプラスチック・パッケージからの
応力を抑制し、クラックを防止する効果がある。
配線上にＴＥＯＳを堆積あるいはＳＯＧ膜を塗布するこ
とにより緩衝膜を設けるという簡単な工程でプラズマＣ
ＶＤ膜の窪みにかかるプラスチック・パッケージからの
応力を抑制し、クラックを防止する効果がある。
【図１】この発明にかかる半導体装置の製造方法を示す
断面図である。
断面図である。
【図２】従来の半導体装置の製造方法を示す断面図であ
る。
る。
１ 半導体基板
２ 層間絶縁膜
３ アルミ配線
４ 緩衝膜
５ プラズマＣＶＤ膜
Claims (3)
- 【請求項１】 半導体基板の上にアルミ配線を設けた
半導体装置の製造方法において、前記アルミ配線形成後
に緩衝膜を設けることを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記緩衝膜はＳＯＧを塗布した膜であ
る請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記緩衝膜はＴＥＯＳを堆積した膜で
ある請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3873591A JPH04276625A (ja) | 1991-03-05 | 1991-03-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3873591A JPH04276625A (ja) | 1991-03-05 | 1991-03-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04276625A true JPH04276625A (ja) | 1992-10-01 |
Family
ID=12533587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3873591A Pending JPH04276625A (ja) | 1991-03-05 | 1991-03-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04276625A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480500B1 (ko) * | 2002-04-25 | 2005-04-06 | 학교법인 포항공과대학교 | 절연막의 저온 증착법 |
-
1991
- 1991-03-05 JP JP3873591A patent/JPH04276625A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480500B1 (ko) * | 2002-04-25 | 2005-04-06 | 학교법인 포항공과대학교 | 절연막의 저온 증착법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04276625A (ja) | 半導体装置の製造方法 | |
| JPS63147347A (ja) | 半導体装置 | |
| JPH1197437A (ja) | 半導体装置の製造方法および製造装置 | |
| JP3127983B2 (ja) | 半導体装置の製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JPS62205645A (ja) | 半導体装置の製造方法 | |
| JPH0419707B2 (ja) | ||
| JPS6165459A (ja) | 半導体装置の製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| KR100329736B1 (ko) | 층간 절연막 형성 방법 | |
| JP2606408B2 (ja) | 半導体装置 | |
| JPH10233446A (ja) | 配線形成方法 | |
| KR19980018427A (ko) | 금속간 유전체로서 작용하는 절연체층의 제조 방법 | |
| JPH0387048A (ja) | 層間膜の形成方法 | |
| JPH0122984B2 (ja) | ||
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| KR19990057931A (ko) | 금속층간의 평탄화 절연막 형성 방법 | |
| KR100203305B1 (ko) | 반도체 소자의 패시베이션 방법 | |
| JPH07153759A (ja) | 半導体装置の製造方法 | |
| JPS63152151A (ja) | 半導体装置 | |
| JPH01239941A (ja) | 半導体装置 | |
| JPH04352456A (ja) | 半導体装置の製造方法 | |
| JPH04162522A (ja) | 半導体装置の製造方法 | |
| JPH08274169A (ja) | 半導体装置 | |
| JPH07226438A (ja) | 半導体装置の製造方法 |