JPH04162522A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04162522A JPH04162522A JP28879190A JP28879190A JPH04162522A JP H04162522 A JPH04162522 A JP H04162522A JP 28879190 A JP28879190 A JP 28879190A JP 28879190 A JP28879190 A JP 28879190A JP H04162522 A JPH04162522 A JP H04162522A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- nitrogen
- etching
- emission spectrum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000000295 emission spectrum Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims abstract description 10
- 238000000576 coating method Methods 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 5
- 239000003550 marker Substances 0.000 claims abstract description 4
- 238000004528 spin coating Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000012544 monitoring process Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract 1
- 238000001228 spectrum Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000013074 reference sample Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体装置
の絶縁層間膜の形成および平坦化に関する。
の絶縁層間膜の形成および平坦化に関する。
従来の半導体装置の製造方法では、絶縁層間膜の形成に
おいて、スピンコート法による塗布膜（シリカ等）を形
成後のエッチバックの終点は、リファレンスサンプルの
エツチングによる時間算出を用い、当該ロットについて
はエツチング時間を一律に決めエツチングを実施してい
た。
おいて、スピンコート法による塗布膜（シリカ等）を形
成後のエッチバックの終点は、リファレンスサンプルの
エツチングによる時間算出を用い、当該ロットについて
はエツチング時間を一律に決めエツチングを実施してい
た。
上述した従来の製造方法では、リファレンスサンプルと
製品ウェハーの凹凸パターンの差及び塗布膜の膜質、膜
厚の差により、塗布膜のエッチバック後の形状を一定に
保つことが困難である。また一般に、下層配線パターン
上部には塗布膜を残すと、スルーホールコンタクト形成
時にガスが出ることによる、コンタクト不良を起こす場
合がある。
製品ウェハーの凹凸パターンの差及び塗布膜の膜質、膜
厚の差により、塗布膜のエッチバック後の形状を一定に
保つことが困難である。また一般に、下層配線パターン
上部には塗布膜を残すと、スルーホールコンタクト形成
時にガスが出ることによる、コンタクト不良を起こす場
合がある。
本発明の半導体装置の製造方法では、絶縁膜の形成時に
窒素成分の有る層と無しの層をあらかじめ成長しておく
ことにより、平坦化の為の塗布膜形成後のエッチバック
に於いて、窒素発光スペクトルをモニターしながらその
終点を決定する。
窒素成分の有る層と無しの層をあらかじめ成長しておく
ことにより、平坦化の為の塗布膜形成後のエッチバック
に於いて、窒素発光スペクトルをモニターしながらその
終点を決定する。
本発明の製造方法により、下層配線パターン上部には塗
布膜が無く、又オーバーエッチによる形状不良もなく安
定した断面構造で半導体装置を製造できる。
布膜が無く、又オーバーエッチによる形状不良もなく安
定した断面構造で半導体装置を製造できる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す半導体装置の部分断面
図である。第２図は本実施例の途中工程を示す半導体装
置の部分断面図である。
図である。第２図は本実施例の途中工程を示す半導体装
置の部分断面図である。
第２図に示すように、シリコン基板上酸化膜１の上に下
層アルミ配線２を形成した後、第１の絶縁膜（プラズマ
ＣＶＤ窒化膜）３を成長させる。
層アルミ配線２を形成した後、第１の絶縁膜（プラズマ
ＣＶＤ窒化膜）３を成長させる。
ついで第２の絶縁膜として窒素を含まないエツチングマ
ーカーとしての絶縁Ｍ（プラズマＣＶＤ酸化膜）４．第
３絶縁膜（プラズマＣＶＤ窒化膜）５を重ねて成長させ
る。その３層の絶縁膜上にスピンコート法にて平坦化の
為の塗布膜（シリカ）６を形成する。
ーカーとしての絶縁Ｍ（プラズマＣＶＤ酸化膜）４．第
３絶縁膜（プラズマＣＶＤ窒化膜）５を重ねて成長させ
る。その３層の絶縁膜上にスピンコート法にて平坦化の
為の塗布膜（シリカ）６を形成する。
その後、プラズマドライエツチング装置にて窒素の発光
スペクトルをモニターしながら全面エツチングを行う。
スペクトルをモニターしながら全面エツチングを行う。
そうすると第３の絶縁膜５の上部の露出の共に窒素の発
光スペクトルが現われ、第２の絶縁膜４が露出と共に窒
素の発光スペクトルが消える。この時点にてエツチング
を停止する。
光スペクトルが現われ、第２の絶縁膜４が露出と共に窒
素の発光スペクトルが消える。この時点にてエツチング
を停止する。
ついで第１図に示すように、第４の絶縁膜（プラズマＣ
ＶＤ窒化膜）７を成長する。以下、スルーホール形成、
上層アルミ配線工程へと進めることにより、平坦化がさ
れた信頼性９歩留の良い半導体装置を製造することが出
来る。
ＶＤ窒化膜）７を成長する。以下、スルーホール形成、
上層アルミ配線工程へと進めることにより、平坦化がさ
れた信頼性９歩留の良い半導体装置を製造することが出
来る。
以上説明したように本発明は、あらかじめ発光スペクト
ルのモニターによるエツチングの精度向上を目的にエツ
チングマーカーとしての窒素を含む絶縁膜と含まない絶
縁膜を重ねることにより、塗布膜の平坦化効果を減らさ
ないで、エッチバック工程の最適化を容易に実現出来る
効果を有する。
ルのモニターによるエツチングの精度向上を目的にエツ
チングマーカーとしての窒素を含む絶縁膜と含まない絶
縁膜を重ねることにより、塗布膜の平坦化効果を減らさ
ないで、エッチバック工程の最適化を容易に実現出来る
効果を有する。
第１図および第２図はそれぞれ本発明の一実施例を示す
半導体装置の部分断面図および途中工程を示す半導体装
置の部分断面図である。 １・・・シリコン基板上酸化膜、２・・・下層アルミ配
線、３・・・第１の絶縁膜（プラズマＣＶＤ窒化膜）、
４・・・第２の絶縁膜（プラズマＣＶＤ酸化膜）、５・
・・第３の絶縁膜（プラズマＣＶＤ窒化膜）、６・・・
塗布膜（シリカ）、７・・・第４の絶縁膜（プラズマＣ
ＶＤ窒化膜）。
半導体装置の部分断面図および途中工程を示す半導体装
置の部分断面図である。 １・・・シリコン基板上酸化膜、２・・・下層アルミ配
線、３・・・第１の絶縁膜（プラズマＣＶＤ窒化膜）、
４・・・第２の絶縁膜（プラズマＣＶＤ酸化膜）、５・
・・第３の絶縁膜（プラズマＣＶＤ窒化膜）、６・・・
塗布膜（シリカ）、７・・・第４の絶縁膜（プラズマＣ
ＶＤ窒化膜）。
Claims (1)
- １、基板上に形成された下層配線上に第１の絶縁膜とし
てプラズマＣＶＤ窒化膜、第２の絶縁膜として窒素を含
まないエッチングマーカーとしての絶縁膜、第３の絶縁
膜としてプラズマＣＶＤ窒化膜の成長による３層構造を
形成し、この３層構造の絶縁膜上にスピンコート法にて
平坦化の為のシリカ膜を形成し、その後プラズマドライ
エッチングで窒素の発光スペクトルをモニターしながら
全面エッチングを行い、窒素の発光スペクトルが現われ
てから次に消えた時の前記第２の絶縁膜の上部の露出時
点にて全面エッチングを停止し、ついで再度プラグマＣ
ＶＤ窒化膜を成長させることを特徴とする半導体装置の
製造方法。２、絶縁膜の形成時に窒素成分の有る層と無
い層を重ねて形成しておき、前記絶縁膜の上に平坦化の
為の塗布膜を形成後のエッチバック時にモニターする窒
素の発光スペクトルの変化により前記エッチバックを停
止することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28879190A JPH04162522A (ja) | 1990-10-25 | 1990-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28879190A JPH04162522A (ja) | 1990-10-25 | 1990-10-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162522A true JPH04162522A (ja) | 1992-06-08 |
Family
ID=17734773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28879190A Pending JPH04162522A (ja) | 1990-10-25 | 1990-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162522A (ja) |
-
1990
- 1990-10-25 JP JP28879190A patent/JPH04162522A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61119058A (ja) | 半導体装置の製造方法 | |
| USRE38363E1 (en) | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device | |
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US5578531A (en) | Method for manufacturing semiconductor device | |
| JPH11297820A (ja) | 半導体装置の製造方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPH04162522A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH0645313A (ja) | 半導体装置の製造方法 | |
| JP2663739B2 (ja) | 半導体装置の製造方法 | |
| JPH09153487A (ja) | 半導体装置の製造方法 | |
| JPH03152925A (ja) | 半導体装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| KR970007107B1 (ko) | 반도체 소자의 평탄화막 형성 방법 | |
| KR920000630B1 (ko) | 반도체장치 제조방법 | |
| JPS61206242A (ja) | 半導体装置の製造方法 | |
| JPH0220141B2 (ja) | ||
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH07226438A (ja) | 半導体装置の製造方法 | |
| JPH09106987A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| JPH06163513A (ja) | 半導体装置の製造方法 | |
| JPH01262626A (ja) | 表面平坦化法 | |
| JPH0319223A (ja) | 半導体装置の製造方法 |