JPH07153759A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07153759A JPH07153759A JP30163193A JP30163193A JPH07153759A JP H07153759 A JPH07153759 A JP H07153759A JP 30163193 A JP30163193 A JP 30163193A JP 30163193 A JP30163193 A JP 30163193A JP H07153759 A JPH07153759 A JP H07153759A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- sog
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ＳＯＧ膜を使用した層間絶縁膜の平坦化を図
るのに好適な半導体装置の製造方法を提供する。 【構成】 半導体基板１上に形成した第１の層間絶縁膜
５上に第２の層間絶縁膜７としてＳＯＧ膜を用いる半導
体装置の製造方法において、前記第１の層間絶縁膜５上
にプラズマ酸化膜６を塗布したのち前記ＳＯＧ膜を形成
することにより、ＳＯＧ膜の下地膜として第１の層間絶
縁膜５に対する濡れ性を改善することを可能とする。
るのに好適な半導体装置の製造方法を提供する。 【構成】 半導体基板１上に形成した第１の層間絶縁膜
５上に第２の層間絶縁膜７としてＳＯＧ膜を用いる半導
体装置の製造方法において、前記第１の層間絶縁膜５上
にプラズマ酸化膜６を塗布したのち前記ＳＯＧ膜を形成
することにより、ＳＯＧ膜の下地膜として第１の層間絶
縁膜５に対する濡れ性を改善することを可能とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わるものであり、特に層間絶縁膜の平坦化を図るのに
好適な半導体装置の製造方法に関するものである。
係わるものであり、特に層間絶縁膜の平坦化を図るのに
好適な半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体製造技術の進歩により、近年ます
ますデバイス素子の集積度が向上し、それにつれデバイ
ス素子の微細化構造が要求されるようになり、また集積
度の向上とともに多層配線構造となっている。このよう
な微細多層配線を可能にするには、配線およびスルーホ
ール形成のためのフォトリソグラフィ工程のフォーカス
マージンを確保すること、および金属配線の信頼性確保
のため層間絶縁膜の段差を緩和し、かつ平坦化すること
などがますます重要な課題となってきた。
ますデバイス素子の集積度が向上し、それにつれデバイ
ス素子の微細化構造が要求されるようになり、また集積
度の向上とともに多層配線構造となっている。このよう
な微細多層配線を可能にするには、配線およびスルーホ
ール形成のためのフォトリソグラフィ工程のフォーカス
マージンを確保すること、および金属配線の信頼性確保
のため層間絶縁膜の段差を緩和し、かつ平坦化すること
などがますます重要な課題となってきた。
【０００３】従来、層間絶縁膜を平坦化する方法として
は、リフロー法とかＳＯＧ法、レジストエッチバック法
など種々あるが、ここではＳＯＧ法について説明する
と、一般にＳＯＧ（Spin On Glass)と呼ばれるシラノー
ル系化合物を試料表面に回転塗布・焼成することにより
段差を平坦化する方法である。
は、リフロー法とかＳＯＧ法、レジストエッチバック法
など種々あるが、ここではＳＯＧ法について説明する
と、一般にＳＯＧ（Spin On Glass)と呼ばれるシラノー
ル系化合物を試料表面に回転塗布・焼成することにより
段差を平坦化する方法である。
【０００４】
【発明が解決しようとする課題】しかしながら、従来か
ら行われていたＳＯＧ法には以下に示す問題があった。
すなわち、下地膜として常圧ＣＶＤ(Chemical Vapor De
position) で成膜した酸化膜上にこのＳＯＧ膜を塗布す
る際、特に下地膜にＰＳＧ(Phospho-Silicate Glass)、
ＢＰＳＧ(Boron-doped Phospho-Silicate Glass)、ＢＳ
Ｇ(Boron-Silicate Glass)の不純物を含むシリコン酸化
膜を用いたとき、下地膜のＳＯＧに対する濡れ性の悪さ
に起因する塗布むらが発生する場合がある。その塗布む
らは本発明者らの鋭意実験研究の結果、ＰＳＧ＞ＢＰＳ
Ｇ＞ＢＳＧの順でより顕著に生ずることが判明するに到
った。
ら行われていたＳＯＧ法には以下に示す問題があった。
すなわち、下地膜として常圧ＣＶＤ(Chemical Vapor De
position) で成膜した酸化膜上にこのＳＯＧ膜を塗布す
る際、特に下地膜にＰＳＧ(Phospho-Silicate Glass)、
ＢＰＳＧ(Boron-doped Phospho-Silicate Glass)、ＢＳ
Ｇ(Boron-Silicate Glass)の不純物を含むシリコン酸化
膜を用いたとき、下地膜のＳＯＧに対する濡れ性の悪さ
に起因する塗布むらが発生する場合がある。その塗布む
らは本発明者らの鋭意実験研究の結果、ＰＳＧ＞ＢＰＳ
Ｇ＞ＢＳＧの順でより顕著に生ずることが判明するに到
った。
【０００５】したがって、従来、どの下地膜を選択する
かによりＳＯＧ膜による平坦化に制限を受けていた。こ
の問題については下地膜の成膜条件やＳＯＧ膜の塗布条
件、ＳＯＧ塗布装置あるいは下地膜の前処理条件などに
より、下地膜に対するＳＯＧの濡れ性を改善することに
より、ある程度この制限は解消されてきた。しかし、そ
の結果、再現性の確保やプロセスマージンという点で自
由度が非常に低いプロセスとなる恐れがある。
かによりＳＯＧ膜による平坦化に制限を受けていた。こ
の問題については下地膜の成膜条件やＳＯＧ膜の塗布条
件、ＳＯＧ塗布装置あるいは下地膜の前処理条件などに
より、下地膜に対するＳＯＧの濡れ性を改善することに
より、ある程度この制限は解消されてきた。しかし、そ
の結果、再現性の確保やプロセスマージンという点で自
由度が非常に低いプロセスとなる恐れがある。
【０００６】本発明は、上記のような従来技術の有する
課題を解決すべくなされたものであって、ＳＯＧ法によ
る平坦化方法において下地膜の構成材料によってはＳＯ
Ｇ塗布むらが生ずるという下地依存性を解消するもので
あり、より一層好適なＳＯＧ法による層間絶縁膜の平坦
化を可能にした半導体装置の製造方法を提供することを
目的とする。
課題を解決すべくなされたものであって、ＳＯＧ法によ
る平坦化方法において下地膜の構成材料によってはＳＯ
Ｇ塗布むらが生ずるという下地依存性を解消するもので
あり、より一層好適なＳＯＧ法による層間絶縁膜の平坦
化を可能にした半導体装置の製造方法を提供することを
目的とする。
【０００７】
【課題を解決するための手段】本発明は、半導体基板上
に形成した第１の層間絶縁膜上に第２の層間絶縁膜とし
てＳＯＧ膜を用いる半導体装置の製造方法において、前
記第１の層間絶縁膜上に濡れ性にすぐれた酸化膜を塗布
したのち前記ＳＯＧ膜を形成することを特徴とする半導
体装置の製造方法である。
に形成した第１の層間絶縁膜上に第２の層間絶縁膜とし
てＳＯＧ膜を用いる半導体装置の製造方法において、前
記第１の層間絶縁膜上に濡れ性にすぐれた酸化膜を塗布
したのち前記ＳＯＧ膜を形成することを特徴とする半導
体装置の製造方法である。
【０００８】なお、前記濡れ性にすぐれた酸化膜として
プラズマ酸化膜またはＮＳＧ膜を用いることが望まし
い。
プラズマ酸化膜またはＮＳＧ膜を用いることが望まし
い。
【０００９】
【作 用】本発明によれば、第２の層間絶縁膜としての
ＳＯＧ膜を塗布するに前に、下地として濡れ性のよいプ
ラズマ酸化膜またはＮＳＧ膜を塗布するようにしたの
で、ＳＯＧの濡れ性を改善することができ、第１の層間
絶縁膜の構成材料のいかんにかかわらず常に平坦性のす
ぐれた層間絶縁膜を形成できる。
ＳＯＧ膜を塗布するに前に、下地として濡れ性のよいプ
ラズマ酸化膜またはＮＳＧ膜を塗布するようにしたの
で、ＳＯＧの濡れ性を改善することができ、第１の層間
絶縁膜の構成材料のいかんにかかわらず常に平坦性のす
ぐれた層間絶縁膜を形成できる。
【００１０】したがって、第２の層間絶縁膜のＳＯＧ膜
を塗布するときの下地膜としての第１の層間絶縁膜の成
膜条件、ＳＯＧ膜の塗布条件等について特に配慮するこ
となく成膜可能となりプロセス条件を任意に選択でき、
かつプロセスマージンも格段に向上する。
を塗布するときの下地膜としての第１の層間絶縁膜の成
膜条件、ＳＯＧ膜の塗布条件等について特に配慮するこ
となく成膜可能となりプロセス条件を任意に選択でき、
かつプロセスマージンも格段に向上する。
【００１１】
【実施例】以下に、本発明に係わる実施例について図面
を参照して詳しく説明する。図１は本発明の実施例に係
わる半導体装置の製造工程の一部を示す部分断面図であ
る。まず、図１(a) に示す工程では、所望の素子分離形
成のためにSiなどの半導体基板１上に、通常のＬＯＣＯ
Ｓ(Local Oxidation of Silicon)法によりフィールド酸
化膜２を形成する。次に熱酸化法によりゲート酸化膜３
を150 〜200 Åの厚さに形成した後、ゲート電極形成の
ための多結晶シリコン膜４を減圧ＣＶＤ法により4000〜
6000Åの厚さに形成する。
を参照して詳しく説明する。図１は本発明の実施例に係
わる半導体装置の製造工程の一部を示す部分断面図であ
る。まず、図１(a) に示す工程では、所望の素子分離形
成のためにSiなどの半導体基板１上に、通常のＬＯＣＯ
Ｓ(Local Oxidation of Silicon)法によりフィールド酸
化膜２を形成する。次に熱酸化法によりゲート酸化膜３
を150 〜200 Åの厚さに形成した後、ゲート電極形成の
ための多結晶シリコン膜４を減圧ＣＶＤ法により4000〜
6000Åの厚さに形成する。
【００１２】次に、図１(b) に示すように、多結晶シリ
コン膜４を写真蝕刻法によりゲート電極４ａを形成した
後、第１の層間絶縁膜５を常圧ＣＶＤ法により形成す
る。第１の層間絶縁膜５として、たとえばＢＰＳＧ膜を
10000 Åの厚さに形成した後アニール処理を行う。ま
た、図１(c) に示す工程では、プラズマＣＶＤ法によ
り、プラズマ酸化膜６を1000Å程度の厚さに成膜する。
このプラズマ酸化膜６の働きにより、すなわちＳＯＧと
プラズマ酸化膜とで良好な濡れ性を有するという性質に
より次工程におけるＳＯＧ膜の平坦化に大きな効果があ
る。
コン膜４を写真蝕刻法によりゲート電極４ａを形成した
後、第１の層間絶縁膜５を常圧ＣＶＤ法により形成す
る。第１の層間絶縁膜５として、たとえばＢＰＳＧ膜を
10000 Åの厚さに形成した後アニール処理を行う。ま
た、図１(c) に示す工程では、プラズマＣＶＤ法によ
り、プラズマ酸化膜６を1000Å程度の厚さに成膜する。
このプラズマ酸化膜６の働きにより、すなわちＳＯＧと
プラズマ酸化膜とで良好な濡れ性を有するという性質に
より次工程におけるＳＯＧ膜の平坦化に大きな効果があ
る。
【００１３】さらに、図１(d) に示す工程では、第２の
層間絶縁膜７としてＳＯＧ膜を回転塗布し、さらに焼成
することにより層間絶縁膜の平坦化を図る。最後に、図
１(e) に示す工程では、全面エッチバックすることによ
り層間絶縁膜を一定の厚さに抑え、より一層の平坦化を
図ることができる。以上の製造工程により下地膜に対す
るＳＯＧ膜の濡れ性を改善し、またそれによりＳＯＧ膜
の塗布むらを防止し、すぐれた層間絶縁膜の平坦化を達
成することができる。ここに用いたプラズマ酸化膜６と
しては、ＴＥＯＳ(Tetra Ethoxy Silane) 系またはSiH4
系のいずれでもよい。また、ＳＯＧ膜７も有機ＳＯＧま
たは無機ＳＯＧのいずれでもよい。いずれの場合も下地
膜に対して濡れ性が改善され、塗布むらを防止すること
ができ、従来よりすぐれた層間絶縁膜の平坦化を達成す
ることができる。
層間絶縁膜７としてＳＯＧ膜を回転塗布し、さらに焼成
することにより層間絶縁膜の平坦化を図る。最後に、図
１(e) に示す工程では、全面エッチバックすることによ
り層間絶縁膜を一定の厚さに抑え、より一層の平坦化を
図ることができる。以上の製造工程により下地膜に対す
るＳＯＧ膜の濡れ性を改善し、またそれによりＳＯＧ膜
の塗布むらを防止し、すぐれた層間絶縁膜の平坦化を達
成することができる。ここに用いたプラズマ酸化膜６と
しては、ＴＥＯＳ(Tetra Ethoxy Silane) 系またはSiH4
系のいずれでもよい。また、ＳＯＧ膜７も有機ＳＯＧま
たは無機ＳＯＧのいずれでもよい。いずれの場合も下地
膜に対して濡れ性が改善され、塗布むらを防止すること
ができ、従来よりすぐれた層間絶縁膜の平坦化を達成す
ることができる。
【００１４】なお、本実施例においては濡れ性の改善手
段としてプラズマ酸化膜６を用いるとして説明したが、
常圧ＣＶＤで形成されるＮＳＧ（Non-doped Silicate G
lass）膜も同様に、濡れ性の改善に有効である。また、
第１層間絶縁膜５の構成材料としてＢＰＳＧの場合につ
いて示したが、この場合に限らずＰＳＧあるいはＢＳＧ
の場合でも層間絶縁膜の構成材料に何を用いても無関係
に本発明の目的が達成できる。
段としてプラズマ酸化膜６を用いるとして説明したが、
常圧ＣＶＤで形成されるＮＳＧ（Non-doped Silicate G
lass）膜も同様に、濡れ性の改善に有効である。また、
第１層間絶縁膜５の構成材料としてＢＰＳＧの場合につ
いて示したが、この場合に限らずＰＳＧあるいはＢＳＧ
の場合でも層間絶縁膜の構成材料に何を用いても無関係
に本発明の目的が達成できる。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
第１の層間絶縁膜５の構成材料にどのような材料を用い
ても全く無関係にＳＯＧと下地膜との良好な濡れ性を維
持でき、よってＳＯＧ膜の塗布むらを防止することがで
きる。したがって、第１の層間絶縁膜の形成に際しては
第２の層間絶縁膜としてのＳＯＧ膜の平坦化のために何
ら制限を受けずに自由に設定可能となる。また本発明に
よる良好な濡れ性の実現により、すぐれた層間絶縁膜の
平坦化が達成できる。
第１の層間絶縁膜５の構成材料にどのような材料を用い
ても全く無関係にＳＯＧと下地膜との良好な濡れ性を維
持でき、よってＳＯＧ膜の塗布むらを防止することがで
きる。したがって、第１の層間絶縁膜の形成に際しては
第２の層間絶縁膜としてのＳＯＧ膜の平坦化のために何
ら制限を受けずに自由に設定可能となる。また本発明に
よる良好な濡れ性の実現により、すぐれた層間絶縁膜の
平坦化が達成できる。
【図１】本発明の一実施例に係わる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
１ 半導体基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ 多結晶シリコン膜 ４ａ ゲート電極 ５ 第１の層間絶縁膜 ６ プラズマ酸化膜 ７ 第２の層間絶縁膜（ＳＯＧ膜）
Claims (3)
- 【請求項１】 半導体基板上に形成した第１の層間絶
縁膜上に第２の層間絶縁膜としてＳＯＧ膜を用いる半導
体装置の製造方法において、前記第１の層間絶縁膜上に
濡れ性にすぐれた酸化膜を塗布したのち前記ＳＯＧ膜を
形成することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記濡れ性にすぐれた酸化膜としてプ
ラズマ酸化膜を用いることを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項３】 前記濡れ性にすぐれた酸化膜としてＮ
ＳＧ膜を用いることを特徴とする請求項１記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30163193A JPH07153759A (ja) | 1993-12-01 | 1993-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30163193A JPH07153759A (ja) | 1993-12-01 | 1993-12-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07153759A true JPH07153759A (ja) | 1995-06-16 |
Family
ID=17899275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30163193A Pending JPH07153759A (ja) | 1993-12-01 | 1993-12-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07153759A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8629055B2 (en) | 2007-03-29 | 2014-01-14 | Fujitsu Semiconductor Limited | Manufacturing method of semiconductor device |
-
1993
- 1993-12-01 JP JP30163193A patent/JPH07153759A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8629055B2 (en) | 2007-03-29 | 2014-01-14 | Fujitsu Semiconductor Limited | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08148559A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JP2973905B2 (ja) | 半導体装置の製造方法 | |
| US5817571A (en) | Multilayer interlevel dielectrics using phosphorus-doped glass | |
| KR100248572B1 (ko) | 반도체장치 및 그제조방법 | |
| JPH07153759A (ja) | 半導体装置の製造方法 | |
| JPH02292826A (ja) | 半導体装置 | |
| US7008882B2 (en) | Method and structure for the adhesion between dielectric layers | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH1041385A (ja) | 半導体装置及びその製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH0637090A (ja) | 半導体装置の製造方法 | |
| US5920791A (en) | Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices | |
| JPH0637069A (ja) | 半導体装置の製造方法 | |
| JP3197315B2 (ja) | 半導体装置の製造方法 | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| JPH05335299A (ja) | 半導体装置の製造方法 | |
| JP3279737B2 (ja) | 半導体素子の製造方法 | |
| JPH0982799A (ja) | 配線基板およびその製造方法 | |
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| JPH08293493A (ja) | 平坦化絶縁膜の形成方法 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JPH05218210A (ja) | 半導体装置およびその製造方法 | |
| JPH088249A (ja) | 層間絶縁膜の形成方法 | |
| JPH09246379A (ja) | 半導体集積回路装置およびその製造方法 |