JP2597072B2 - 複合被膜を沈積する方法 - Google Patents

複合被膜を沈積する方法

Info

Publication number
JP2597072B2
JP2597072B2 JP5100845A JP10084593A JP2597072B2 JP 2597072 B2 JP2597072 B2 JP 2597072B2 JP 5100845 A JP5100845 A JP 5100845A JP 10084593 A JP10084593 A JP 10084593A JP 2597072 B2 JP2597072 B2 JP 2597072B2
Authority
JP
Japan
Prior art keywords
tungsten
silicon
flow rate
substrate
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5100845A
Other languages
English (en)
Other versions
JPH07118855A (ja
Inventor
エル．ブロス ダニエル
Original Assignee
ジーナス インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジーナス インコーポレイテッド filed Critical ジーナス インコーポレイテッド
Publication of JPH07118855A publication Critical patent/JPH07118855A/ja
Application granted granted Critical
Publication of JP2597072B2 publication Critical patent/JP2597072B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は低圧化学蒸気沈積（Ｃ
ＤＶ）により、半導体ウエーハ上にタングステン及びシ
リコンの錯化合物を沈積することに関する。
【０００２】
【発明の背景】集積回路の装置の形状の縮小が進むにつ
れて、改良された微小回路製造技術並びに材料に対する
要望が強くなっている。現在利用し得る処理方法は１乃
至 1.5マイクロメータという小さい寸法を限定すること
ができるが、更に小さい形状が望まれている。然し、乾
式食刻及び製版技術の改良により、高密度のＶＬＳＩ回
路の寸法は、この探求に対する主要な障害が既に明らか
になる様な点までに至っている。
【０００３】
【発明が解決しようとする課題】例えば多結晶シリコン
（ポリＳｉ）を使うこと、即ち、ＬＳＩ−ＭＯＳ装置で
現在使われている最も普通のゲート電極及び層間接続材
料を使うことは、重要な問題である。ポリＳｉは良好な
酸化特性、高い温度に於ける機械的な安定性、すぐれた
ステップ・カバリッジ及び接着力という様な多くの望ま
しい性質を持っているが、抵抗値が比較的大きいという
大きな欠点がある。大抵の用途では、著しくドープした
ポリＳｉの 5,000Å層の典型的なシート抵抗である２０
乃至３０オーム／スクエアのシート抵抗は回路の設計に
於ける大きな制約とはならない。然し、ＶＬＳＩの設計
にとっては、こういう大きさの抵抗値は大きな制約とな
る。これは、大形のＶＬＳＩ回路は長くて細い線を必要
とし、その結果、ＲＣ時間の制約が許容し難がたいもの
になり、こうして形状を非常に縮小した時の高速性能が
制限されるからである。その結果、ＭＯＳ回路の設計が
更に改良されるかどうかは、更に進歩した相互接続技術
が開発されるかどうかにかかっていると思われる。
【０００４】ポリＳｉの相互接続部に代わるものとし
て、耐火金属及び耐火金属珪化物が魅力のある候補と思
われ、最近研究が進められている。耐火金属、例えばタ
ングステンは、典型的にはポリＳｉよりもバルク抵抗値
が小さいが、一般的に酸化特性がよくなく、半導体業界
で普通に使われる洗滌剤である過酸化水素／硫酸中で容
易に食刻される。更に、焼鈍後の接着力が不良であり、
２酸化シリコン上では特にそうである。このため、現在
では、限られた範囲でしか受入れられていない。他方、
耐火金属珪化物は、耐火金属自体よりもバルク比抵抗は
一層大きいが、一般的にすぐれた酸化抵抗を持ち、ＩＣ
ウエーハ処理と合う様にするその他の性質をも持ってい
る。例えば珪化物はＩＣウエーハ処理温度に於ける安定
性があり、良好な接着力、良好な化学抵抗及び良好な乾
式食刻特性を持っている。
【０００５】こういう珪化物を形成するための幾つかの
方式が使われているが、何れもかなりの問題がある。共
同蒸着は限界的なステップ・カバリッジ及び焼鈍中のか
なりの収縮を持つ被膜を作る傾向がある。後者は接着力
の問題を招く。共同スパッタリングした被膜は、ステッ
プ・カバリッジがよくなるが、被膜にかなりの量のアル
ゴンが含まれ、焼鈍中もかなりの収縮がある。圧成した
珪化物ターゲットからスパッタリングした被膜は収縮を
最小限に抑えると思われるが、酸素、炭素及びアルゴン
の汚染により一般的に被膜はバルク比抵抗が大きいとい
う様に性質が劣る。
【０００６】或るＣＶＤ装置が限られた範囲で成功を収
めたが、報告された化合物は粗い面を持っていて、柱状
の構造、結合された構造又はモジュール形の構造である
か、或いは塵埃粒子の形をしている。（アプライド・フ
イジイックス・レターズ誌1981年９月１日、３９（５）
所載のＫ．アキモト、及びＫ．ワタナベの論文「プラズ
マ化学蒸気沈積によるＷx Ｓｉ1-x の形成」参照。） タングステン珪化物の特定の場合、この沈積は、標準型
の石英又はバイコール管の反応器内でシラン中で６弗化
タングステンが還元されることによって起こるのが典型
的である。一般的に、基板表面に於ける反応は次の様に
なるものと考えられる。
【０００７】ＳｉＨ4 →Ｓｉ＋４Ｈ ＷＦ6 ＋６Ｈ→Ｗ＋６ＨＦ Ｗ＋Ｓｉ→ＷＳｉ2 ７Ｗ＋３ＷＳｉ2 →２Ｗ5 Ｓｉ3 （プロシーディング・オブ・ザ・４−ｔｈ・インターナ
ショナル・コンファレンス・オン・ＣＶＤ第７４頁乃至
第８３頁所載のジーシュエ・ロー他の論文「タングステ
ン−シリコン系のＣＤＶの研究」参照。）
【０００８】大抵の高温壁装置では、或る程度の気相反
応も考えられ、これによって重大な有害な影響が起こり
得る。特にウエーハを汚染する惧れのある塵埃粒子が形
成される。
【０００９】熱駆動形のプロセスでこういう珪化物を沈
積する際の問題は、１つには６弗化タングステン中のシ
ラン反応性が非常に強いことによるものであり、これに
よって非常に高い表面反応速度になる。更に、形成され
た化合物の化学量論は、タングステン分が多くなる傾向
があり、従ってこの後の処理環境にさらされた時、不安
定になる。反応は非常に急速に且つ低い沈積温度で進
み、このため、結果は、厚さも一様性も、制御が困難で
ある。更に、この反応は基板の所望の面の上だけでな
く、反応室内にあるこの他の利用し得る面でも進行し、
制御が尚更難しくなると共に、その上に沈積しようとす
るウエーハを汚染する惧れのある粒状物を最終的に生ず
る。
【００１０】タングステン珪化物を沈積する場合のこう
いう問題の幾分かは、新たに開発された低温壁沈積装置
を使うことによって解決された。この装置の詳細は、19
83年３月２９日出願された係属中の米国特許出願通し番
号第 480,030号に記載されている。この装置では、でき
た表面は一般的に品質が高く、シリコン分が多く、典型
的には、化学式ＷＳｉｘで表わすと、ｘを 2.0と 4.0の
間で変えることができる。こういう被膜は良好なステッ
プ・カバリッジを持ち、即ち、垂直の階段に対して８５
％をこえるステップ・カバリッジを持つと共に、ウエー
ハを 1,000℃で１０分間焼鈍した時は７５マイクロオー
ムcm未満、そして 1,100℃で１０分間焼鈍した時は、５
０マイクロオームcm未満のバルク比抵抗が得られる。然
し、焼鈍前のバルク比抵抗はずっと高く、典型的には５
００乃至８００マイクロオームcm程度である。この焼鈍
過程はＶＳＬＩ回路の浅い接合の様な、熱サイクルの影
響を受け易い系では望ましくない。焼鈍が大きなウエー
ハに反りを招く原因にもなり得る。
【００１１】従って、珪化物被膜の品質が最近改善され
たと言っても、比抵抗が小さく、すぐれたステップ・カ
バリッジを持ち、半導体基板並びに酸化物に対する接着
がよく、良好な酸化抵抗を持ち、焼鈍を必要としない様
な被膜に対する現在の業界の必要条件は充たされていな
い。
【００１２】
【課題を解決するための手段】この発明の好ましい実施
例では、ｘを２より大きいとして、ＷＳｉx の第１の層
を持ち、その上に実質的にタングステンで構成され、典
型的には５重量％未満の少量のシリコンを持つタングス
テン錯化合物の第２の層を沈積した複合被膜を提供す
る。両方の層は５００乃至５５０℃の基板温度で低温壁
化学蒸気沈積室内でその場所で沈積される。この沈積は
５００℃より低い所で行なわれるが、酸化物に対する被
膜の接着力は５００℃より下では限界的である。
【００１３】この第１及び第２の層に対する沈積過程を
開始する前に、これらを沈積する基板は２つの工程から
成るプロセスにより、最初にプラズマ食刻される。最初
は、ＮＦ3 を反応ガスとし、次に、Ｈ2 を反応ガスとす
る。両方の工程は約１００乃至２００ボルトの自己バイ
アスで行なわれる。この２つの工程から成る食刻によ
り、その表面にシリコン、２酸化シリコン、窒化物又は
その他の材料を持つ基板に対する複合被膜の接着力がよ
くなる様に表面が用意される。
【００１４】次に、タングステン珪化物の流量の２０乃
至８０倍のガス流量のシランを用いて、基板の表面にＷ
Ｓｉx を沈積する。ＷＳｉx を沈積した後、６弗化タン
グステンのガス流量をシランの流量の１乃至３倍にし且
つ水素のガス流量をシランの流量の約１０倍にして、タ
ングステン錯化合物を第２の層として沈積する。この結
果できる複合被膜はすぐれたステップ・カバリッジ、低
いバルク比抵抗、小さい接触抵抗、関心のある全ての面
に対するすぐれた接着力を持ち、湿式食刻に対して不透
過性である。
【００１５】同様に、別の実施例では、最初の実施例の
第２の層のタングステンに対するのと同じ方法を用い
て、直接的にシリコンの表面に、珪化物の層なしにタン
グステン錯化合物を沈積する。この結果得られるタング
ステン錯化合物の単一層被膜は、最初の実施例の第２の
層と同じ組成及び作用を持つ様に思われる。その独特の
性質に基づいて、これはタングステン及びシリコンの組
合せの新しい組成物を構成するが、これはその製法によ
って説明するのが最も判り易い。
【００１６】
【実施例】図１に示す基板１０１は、今日の半導体装置
を製造する場合に見られる様なシリコンの表面１０７及
び２酸化シリコン１０９を持っている。この発明の好ま
しい実施例では、これらの表面の上にタングステン珪化
物の第１の層１１１が配置されている。この第１の層は
ｘを２より大きいか又は２に等しいとし、好ましくは２
乃至４の範囲内として、化学式ＷＳｉx を持つタングス
テン珪化物をＣＶＤによってその場所で沈積する。
【００１７】層１１１の上に、やはりＣＶＤによってそ
の場所で第２の層１２１が沈積される。第２の層は、実
質的にタングステンで構成されていて、この中にシリコ
ンが好ましくは５重量％含まれているところの錯化合物
であり、この錯化合物のシリコンの好ましい百分率は５
重量％未満であるが、約 0.1％より多いことが好まし
い。
【００１８】この好ましい実施例では、層１１１及び層
１２１の両方が、図２及び図３に示す様な低温壁低圧Ｃ
ＶＤ反応器内で沈積される。この反応器は前に引用した
米国特許出願に記載されているものと略同じである。引
用した米国特許出願には記載されていないが、この発明
の場合に設けられるのは、２本のガス配管、即ち、水素
配管２６１及びＮＦ3 配管であり、その作用は後で説明
する。
【００１９】装置は低圧ＣＶＤ反応装置であって、円筒
形の真空室又はハウジング１１を持ち、その中心には沈
積中にウエーハを保持する基板タレット集成体１３があ
る。典型的には、ハウジング１１は直径が約６０cm、高
さが約３０cmであり、アルミニウムで作るのが典型的で
ある。このハウジングは装置にウエーハを導入するため
の真空密の鎖錠ドア１２を持っており、その床にはタレ
ット集成体１３を入れるための円形孔がある。
【００２０】典型的には、ハウジング１１は、ハウジン
グの内壁に目立った沈積が起こらない程低い温度まで、
冷却コイル１４によって水冷する。一般的に、ハウジン
グの温度は、沈積する特定の材料によって変わるが、タ
ングステン珪化物に対し、ハウジング温度を約１００℃
にすれば、内壁に対する望ましくない沈積がかなり減少
する。壁の温度を約８０℃より低く、或いは、更に好ま
しくは３０℃より低く更に下げれば、尚更劇的である。
【００２１】前に述べたこういう温度では、ハウジング
壁に対する沈積が殆どなくなるが、これは恐らく、壁面
に於ける反応剤の解離のために利用し得るエネルギが減
少するため、並びに一般的に化学反応は温度が下がった
時は、その速度が遅くなるためであると考えられる。３
０℃では、室壁に対する沈積はごく少なく、それを測定
するのは非常に困難である。大まかな見積りから、壁に
沈積されるタングステン珪化物の厚さとウエーハに沈積
される厚さとの比は精々１対 1,000であり、或いは尚更
低いと思われる。
【００２２】排気マニホルド１５がハウジング１１に取
付けられ、室を真空にひくことができる様にする。排気
マニホルド１５は真空／排気装置１７に取付けられる
が、この装置は典型的にはシステム１０mT未満にまでポ
ンプで引くことができる。排気マニホルド１５は直径 1
0.16cm（４吋）の半円形のアルミニウムの排気高圧室で
構成され、これがハウジングの下方に懸吊されており、
４本の直径は5.08cm（２吋）の接続管１９がマニホルド
に沿って一様な間隔で設けられている。これらの接続管
がハウジング１１の中に約２５cm入り込み、ハウジング
壁と良好な熱接触をして、管も比較的低い温度に保たれ
る様にする。
【００２３】各々の接続管は頂部にキャップをはめ、１
つは頂部の近く、そしてもう１つは底部の近くに、典型
的には直径が約 1.9cm（３／４吋）の２つの開口１６を
持ち、こうしてハウジングの周縁に沿って合計８個の排
気ポートが分布する様にする。この配置により、排気が
非常に均一になり、沈積過程の間の制御がかなりやり易
くなる。真空／排気装置１７は典型的には真空絞り弁及
び制御器、高精度のマノメータ、回転ベーン・ポンプ、
及び圧力を下げ且つ真空を維持する間、ベーン・ポンプ
を昇圧するためのルーツ送風機を持っている。真空の圧
力はプログラム自在であり、マイクロプロセッサ２９に
よって監視される。
【００２４】反応ガスは典型的には３つのバンクに入っ
ている。第１のバンク２５がプロセス・ヘリウム及びシ
ランを保有し、第２のバンク２６が水素及びＮＦ3 を保
有し、第３のバンク２７がヘリウム担体及び６弗化タン
グステンを保有する。バンク２５及び２７のガスが、ハ
ウジング１１の壁に取付けた混合室２８の様な混合室
で、混合されて低い圧力で拡散され、反応ガス混合物を
作り、それがウエーハと直接向い合ってハウジングに導
入される。ガスが一様に導入される様に保証するため、
図３に示す様に、室２８の様な８個の混合室がハウジン
グに沿って均一に分布している。
【００２５】一般的にタレット集成体１３はハウジング
１１の底の上で、電気的に隔離された回転真空封じ４７
にのっている。平面図（図３）で示す様に、タレット集
成体１３は典型的には水平断面が８角形であって、８角
形の各面にウエーハを保持するための、ウエーハ・プラ
テン１５の様なウエーハ・プラテン又はチャックを持っ
ている。各々のウエーハ・プラテンは厚さ1.27cm（１／
２吋）のモネル・シート材料から梯形に切取るのが典型
的であり、各々のプラテンの頂部は幅が12.7cm（５吋）
であり、底は幅が約 15.24cm（６吋）であり、梯形の高
さは約 15.24cm（６吋）であって、12.7cm（５吋）のウ
エーハを保有する様に設計されている。
【００２６】図３及び図４に示す様に、プラテンを全般
的にその縁で溶接すると共に、上側の８角形リング３４
及び下側の８角形リング３２に溶接する。高さが約5.08
cm（２吋）で頂部の直径が 26.67cm（10.5吋）であるキ
ャップ３１、及び深さが7.62cm（３吋）で底の直径が 2
6.67cm（10.5吋）である底部３５も夫々上側及び下側の
８角形リングに溶接し、この集成体をチャック基部リン
グ３６に取付ける。チャック基部３６は、ハウジング１
１の底にある真空封じ４７と接触する時、真空に対して
密な装置を構成する。
【００２７】処理の間、タレット集成体１３は、沈積の
一様性を高めるために、典型的には１ＲＰＭ程度の一定
速度で、モータ２３によってゆっくりと回転させること
ができる。図４の切欠きに示す様に、タレット集成体１
３は、ランプ２４の様な３つのランプのバンクから成る
不動の配列によって、内側から加熱される。各々のバン
クが固体整流器によって制御される８個の５００ワット
石英ランプを持っている。
【００２８】典型的には、タレット集成体の全体は、腐
食抵抗並びに高温に耐えることができる点で、モネルで
構成される。プラテンがその後面からの熱を、ウエーハ
を配置した前面に伝導する。プラテンの外面の温度はプ
ログラム可能であって、マイクロプロセッサ２９によっ
て制御される。タレット集成体の内側を見る不動の赤外
線感知装置により、マイクロプロセッサに対して温度情
報の帰還が送られる。タレット集成体１３を回転するこ
とにより、この感知装置が集成体の円周全体にわたる温
度を測定することができる。
【００２９】タレット集成体の内、プラテン及びウエー
ハ以外の区域に沈積されない様にするため、タレット集
成体１３はキャップ３１及び底部３５に冷却装置を設け
るのが典型的である。冷却は 0.635cm（１／４吋）の給
水管３７で行なわれる。この給水管はキャップ及び底部
の両方と良好な熱接触を保ちながら、その円周を実質的
に横切る。
【００３０】典型的には、ハウジング壁に対して行なっ
たのと同じ様に、キャップ及び底部の温度を約３０℃よ
り低く保ち、これらの部分に目立った沈積が起こらない
様にし、それと共に真空封じ４７が低温状態にとどまる
様に保証する。然し、加熱されたプラテンと給水管３７
の円周方向の接触部の間の温度勾配のため、キャップ及
び底部の全面をこういう温度に保つことができないこと
は言うまでもない。
【００３１】２キロワットのＲＦ発生装置４９がタレッ
ト集成体１３に取付けられる。これは、基板のプラズマ
食刻のため、並びに時おりの洗滌のために、Ｈ2 及びＮ
Ｆ3ガスと共に使うことができる。発生器４９の周波数
は 13.56ＭＨｚが典型的である。
【００３２】この装置を用いて品質の高い複合被膜を作
るため、処理工程は特に調整する。典型的には、室を最
初に窒素でパージする。次に、装置にウエーハを装入
し、ハウジングを１０乃至２０mTの基本圧力まで下げ
る。
【００３３】圧力を下げた後に、最初はＮＦ3 を用い
て、約５０mTの室圧で約２０cc／分のガス流量で、約１
分間、プラズマ食刻を開始する。次に、２度目はＨ2 を
食刻ガスとして約１００mT室圧並びに約５０cc／分のガ
ス流量で約３分間用いて、ウエーハをプラズマ食刻す
る。この何れの食刻でも、電力密度は典型的には約３乃
至５ワット／平方吋である。
【００３４】有効な食刻が行なわれる様にするため、こ
の過程の間、１００乃至２００ボルトの直流自己バイア
スを保つことが好ましい。更に、約１００ボルトより低
い直流自己バイアスでは、食刻過程は比較的効果がない
ことが判った。
【００３５】この２つの工程から成る食刻過程の目的
は、後で沈積される複合被膜に対する接着力がよくなる
様に保証することである。そのメカニズムは十分に判っ
ていないが、ＮＦ3 がウエーハ面を食刻するが、後で沈
積する被膜があらゆる種類の材料に接着する様にするた
めに、ウエーハ面に残留する弗化物錯体を除去するため
に、Ｈ2 食刻が必要であることが判った。
【００３６】プラズマ食刻の後、ハウジングをポンプ作
用によって吸出し、この時装置はＷＳｉx の層１１１を
沈積する用意ができる。最初に６弗化タングステン配管
２７１及びシラン配管２５１の両方でヘリウムから開始
して、ガス配管の間の相互汚染並びに望ましくない反応
を防止し、次にシランを送り始める。
【００３７】典型的な流量は、ヘリウムは１００／分、
シランは 1,000cc／分である。次に室圧を約２００mTに
設定し、所望の沈積時間の間、典型的には層１１１の厚
さが約６００乃至 1,000Åになるまで、６弗化タングス
テンを約１４cc／分の流量でオンする。６弗化タングス
テンの流れを開始する時、目立ったオーバーシュートを
避けるため（２０％を超えない）、予防措置を講ずるこ
とが重要である。（一般的にシランの流量は沈積時間並
びに珪化物の所望の化学量論に応じて、６弗化タングス
テンの流量の２０乃至８０倍にすべきである。６弗化タ
ングステンの最適の最低流量は12.７cm（５吋）のウエ
ーハにつき、約 1.7乃至2.0cc／分であることが判っ
た。）
【００３８】沈積の終りに、ガスはオンした時とは逆の
順序でオフに転じ、再びポンプ作用で装置の吸出しを行
なう。典型的な沈積速度は、ガスの流量、温度及び室圧
に応じて、約１００乃至約10,000Å／分の範囲で変える
ことができる。然し、５００乃至５５０℃の範囲内の温
度で層１１１を沈積するのが典型的であり、これが層１
１２の沈積温度の好ましい範囲に対応する。これは後で
説明する。
【００３９】今述べた様に、珪化物を沈積した後、層１
１１と略同じ手順を用いて、シリコンを少量含むタング
ステン錯化合物の層１２１を沈積する。主な違いは流量
と、この過程の反応剤として水素ガスを添加することで
ある。水素は高い温度で６弗化タングステンをタングス
テンに還元するのを助ける。この層では、６弗化タング
ステンの流量はシランの流量の１乃至３倍にすることが
好ましく、水素ガスはシランの流量の約１０倍の流量
で、室に導入する。好ましい実施方法として、シランの
流量を１００cc／分、６弗化タングステンの流量を１５
０cc／分、及び水素の流量を 1,000cc／分にして、ウエ
ーハ温度を約５００℃にすると、層１２１のタングステ
ン錯化合物の成長速度は約 2,000Å／分になる。
【００４０】こうして得られたタングステン錯化合物を
分析したところ、層１２１はシリコンが全般的に５％重
量未満であり、焼鈍せずに、バルク比抵抗が８乃至１０
マイクロオームcmと小さく、８０°の階段に対してステ
ップ・カバリッジが９５％より大きく、小山が形成され
ず、プラズマ方式によって容易に食刻ができ、ポリシリ
コン、単結晶シリコン、窒化物、２酸化シリコン及びそ
の他の面に対する接着力がすぐれていることが判った。
更に、上記のタングステン錯化合物は湿式食刻に対する
抵抗力が特に強く、これに対して例えば純粋なタングス
テンは、半導体業界で洗滌剤として普通使われる過酸化
水素／硫酸中で食刻されてしまう。
【００４１】さらに重要なことは、１０20／cm3 の表面
にドーピング濃度でドープしたｎ形のシリコンに沈積し
た時、ドープしたシリコンに対する複合被膜の接触抵抗
が非常に小さく、２×１０-8オームcm2 であるが、それ
に較べてアルミニウムは５×１０-6オームcm2 である。
アルミニウムは最も良く使われる相互接続材料の１つで
ある。これは、相互接続の抵抗値が接触抵抗によって左
右される様な小さな形状の場合、特に重要である。例え
ば１ミクロン×１ミクロンという寸法の接点では、ｎ形
シリコンの表面に対するアルミニウムの接触抵抗は約５
００オームであるが、この発明の複合層で構成された同
じ寸法の接点は、接触抵抗が約２オームである。
【００４２】別の重要な特徴は、複合層を７００℃まで
の温度で加熱しても比抵抗に影響がない様に思われ、接
着力も同じ様に影響を受けないことである。８００℃よ
り高い温度では、複合被膜をシリコンの上に沈積した場
合、追加のタングステン珪化物が形成されるが、２酸化
シリコン上の複合被膜では、 1,000℃まで被膜に変化は
認められなかった。然し、この複合被膜で低いバルク抵
抗を得るのに焼鈍を必要としないことを強調しておきた
い。これは、ウエーハを約８００℃より多角加熱する
と、浅い接合に難点を招く惧れがある小形のＶＬＳＩの
形状ではとくに重要である。この時ドープ剤が更にウエ
ーハの中に拡散し、装置を破壊する。
【００４３】この発明の別の実施例は、複合被膜を沈積
する代わりに、タングステン錯化合物の単一層の被膜を
シリコン・ウエーハの上に直接的に沈積するものであ
る。この場合、この単一層被膜に対する処理は複合被膜
の層１２１に対するものと全く同じである。この実施例
では、単一層被膜の物理的な属性は層１２１と同一であ
る様に思われ、基板の表面を前と同じ様に２回のプラズ
マ食刻によって予め処理しても、単一層が熱サイクルで
２酸化シリコンに接着しない他は、複合被膜の全ての性
質を持っている。タングステン及びシリコンのこの新し
い組成物の正確な構造は完全に判っていないが、これ
は、タングステン及びシリコンの錯化合物について従来
知られていない性質を明らかに持つものである。
【図面の簡単な説明】
【図１】図１はこの発明の複合被膜の断面図。
【図２】図２は図１の複合被膜を沈積するのに使う低圧
ＣＶＤ装置をこの装置の真空ハウジングを通る断面で示
した図。
【図３】図３は真空ハウジングの頂部を取外したこのハ
ウジングの平面図。
【図４】図４は低圧ＣＶＤ装置内に基板を保持するため
の基板タングステンを切欠いた図である。
【符号の説明】
１１ ハウジング １３ タレット集成体 ２５ シラン配管 ２７ ６弗化タングステン配管 ４９ ＲＦ発生装置 １０１ 基板 １１１ 第１の層（ＷＳｉx の層） １２１ 第２の層（タングステン錯化合物の層）

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 タングステン及びシリコンの両方を成
    分とする被膜の沈積に対する受容度を高めるように基板
    を処理する方法に於いて、前記タングステン及びシリコ
    ンの沈積前に、 （イ） ＮＦ3 を反応ガスとして使った前記基板をプラ
    ズマ食刻し、 （ロ） 前記工程（イ）の後、Ｈ2 を反応ガスとして使
    って前記基板をプラズマ食刻する工程から成る方法。
  2. 【請求項２】 被膜が、 シリコン基板を５００乃至５５０℃の範囲内の温度にＳ
    ｉＨ4 ，ＷＦ6 およびＨ2 の反応ガスの雰囲気内で加熱
    し、これらのガスの流量の比は、ＳｉＨ4 の流量に対す
    るＷＦ6 の流量の比が１乃至３、ＳｉＨ4 の流量に対す
    るＨ2 の流量の比が１０になるようにして得られ、シリ
    コン基板に低圧化学蒸気沈積によって沈積され、実質的
    にタングステンであって、シリコンが５重量％未満であ
    り、バルク抵抗値が焼鈍なしに８乃至10マイクロオーム
    cmの範囲内であり、傾斜角８０°のステップに対するス
    テップカバリッジが９５％を越えるタングステンとシリ
    コンの錯化合物である請求項１記載の方法。
JP5100845A 1984-03-16 1993-04-27 複合被膜を沈積する方法 Expired - Lifetime JP2597072B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/590,117 US4629635A (en) 1984-03-16 1984-03-16 Process for depositing a low resistivity tungsten silicon composite film on a substrate
US590117 1984-03-16

Publications (2)

Publication Number Publication Date
JPH07118855A JPH07118855A (ja) 1995-05-09
JP2597072B2 true JP2597072B2 (ja) 1997-04-02

Family

ID=24360943

Family Applications (2)

Application Number Title Priority Date Filing Date
JP60003438A Granted JPS60200966A (ja) 1984-03-16 1985-01-14 複合被膜
JP5100845A Expired - Lifetime JP2597072B2 (ja) 1984-03-16 1993-04-27 複合被膜を沈積する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP60003438A Granted JPS60200966A (ja) 1984-03-16 1985-01-14 複合被膜

Country Status (4)

Country Link
US (1) US4629635A (ja)
EP (1) EP0157052B1 (ja)
JP (2) JPS60200966A (ja)
DE (1) DE3480309D1 (ja)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784033B1 (en) 1984-02-15 2004-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for the manufacture of an insulated gate field effect semiconductor device
US4629635A (en) * 1984-03-16 1986-12-16 Genus, Inc. Process for depositing a low resistivity tungsten silicon composite film on a substrate
JPH0752718B2 (ja) * 1984-11-26 1995-06-05 株式会社半導体エネルギー研究所 薄膜形成方法
US6786997B1 (en) 1984-11-26 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus
US6113701A (en) 1985-02-14 2000-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method, and system
JPS61250172A (ja) * 1985-04-25 1986-11-07 Fujitsu Ltd タングステンシリサイド膜の成長方法
JPS61270870A (ja) * 1985-05-25 1986-12-01 Mitsubishi Electric Corp 半導体装置
JPS61272379A (ja) * 1985-05-27 1986-12-02 Fujitsu Ltd アルミニウムのｃｖｄ方法
US4617087A (en) * 1985-09-27 1986-10-14 International Business Machines Corporation Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US6673722B1 (en) * 1985-10-14 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Microwave enhanced CVD system under magnetic field
US6230650B1 (en) 1985-10-14 2001-05-15 Semiconductor Energy Laboratory Co., Ltd. Microwave enhanced CVD system under magnetic field
US4709655A (en) * 1985-12-03 1987-12-01 Varian Associates, Inc. Chemical vapor deposition apparatus
US4796562A (en) * 1985-12-03 1989-01-10 Varian Associates, Inc. Rapid thermal cvd apparatus
JPS62216224A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
US4732801A (en) * 1986-04-30 1988-03-22 International Business Machines Corporation Graded oxide/nitride via structure and method of fabrication therefor
US4766006A (en) * 1986-05-15 1988-08-23 Varian Associates, Inc. Low pressure chemical vapor deposition of metal silicide
US4968644A (en) * 1986-06-16 1990-11-06 At&T Bell Laboratories Method for fabricating devices and devices formed thereby
EP0251764B1 (en) * 1986-06-30 1996-03-27 Nihon Sinku Gijutsu Kabushiki Kaisha Chemical vapour deposition methods and apparatus
US4849260A (en) * 1986-06-30 1989-07-18 Nihon Sinku Gijutsu Kabushiki Kaisha Method for selectively depositing metal on a substrate
JPH01501985A (ja) * 1986-07-31 1989-07-06 アメリカン　テレフォン　アンド　テレグラフ　カムパニー 改良メタライゼーションを有する半導体デバイス
US4684542A (en) * 1986-08-11 1987-08-04 International Business Machines Corporation Low pressure chemical vapor deposition of tungsten silicide
JPS6381948A (ja) * 1986-09-26 1988-04-12 Toshiba Corp 多層配線半導体装置
US5755886A (en) * 1986-12-19 1998-05-26 Applied Materials, Inc. Apparatus for preventing deposition gases from contacting a selected region of a substrate during deposition processing
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4812419A (en) * 1987-04-30 1989-03-14 Hewlett-Packard Company Via connection with thin resistivity layer
US5223455A (en) * 1987-07-10 1993-06-29 Kabushiki Kaisha Toshiba Method of forming refractory metal film
US4842687A (en) * 1987-07-16 1989-06-27 Texas Instruments Incorporated Method for etching tungsten
US4828649A (en) * 1987-07-16 1989-05-09 Texas Instruments Incorporated Method for etching an aluminum film doped with silicon
US4822450A (en) * 1987-07-16 1989-04-18 Texas Instruments Incorporated Processing apparatus and method
US4855016A (en) * 1987-07-16 1989-08-08 Texas Instruments Incorporated Method for etching aluminum film doped with copper
US4863558A (en) * 1987-07-16 1989-09-05 Texas Instruments Incorporated Method for etching tungsten
US4832779A (en) * 1987-07-16 1989-05-23 Texas Instruments Incorporated Processing apparatus
US4844773A (en) * 1987-07-16 1989-07-04 Texas Instruments Incorporated Process for etching silicon nitride film
US4820377A (en) * 1987-07-16 1989-04-11 Texas Instruments Incorporated Method for cleanup processing chamber and vacuum process module
US4891488A (en) * 1987-07-16 1990-01-02 Texas Instruments Incorporated Processing apparatus and method
US4830705A (en) * 1987-07-16 1989-05-16 Texas Instruments Incorporated Method for etch of GaAs
US4849067A (en) * 1987-07-16 1989-07-18 Texas Instruments Incorporated Method for etching tungsten
US4904621A (en) * 1987-07-16 1990-02-27 Texas Instruments Incorporated Remote plasma generation process using a two-stage showerhead
US4832778A (en) * 1987-07-16 1989-05-23 Texas Instruments Inc. Processing apparatus for wafers
US4818326A (en) * 1987-07-16 1989-04-04 Texas Instruments Incorporated Processing apparatus
US4832777A (en) * 1987-07-16 1989-05-23 Texas Instruments Incorporated Processing apparatus and method
US4872938A (en) * 1987-07-16 1989-10-10 Texas Instruments Incorporated Processing apparatus
US4838990A (en) * 1987-07-16 1989-06-13 Texas Instruments Incorporated Method for plasma etching tungsten
US4857132A (en) * 1987-07-16 1989-08-15 Texas Instruments Incorporated Processing apparatus for wafers
US4867841A (en) * 1987-07-16 1989-09-19 Texas Instruments Incorporated Method for etch of polysilicon film
US4838984A (en) * 1987-07-16 1989-06-13 Texas Instruments Incorporated Method for etching films of mercury-cadmium-telluride and zinc sulfid
US4816098A (en) * 1987-07-16 1989-03-28 Texas Instruments Incorporated Apparatus for transferring workpieces
US4837113A (en) * 1987-07-16 1989-06-06 Texas Instruments Incorporated Method for depositing compound from group II-VI
US4842676A (en) * 1987-07-16 1989-06-27 Texas Instruments Incorporated Process for etch of tungsten
US4830700A (en) * 1987-07-16 1989-05-16 Texas Instruments Incorporated Processing apparatus and method
US4855160A (en) * 1987-07-16 1989-08-08 Texas Instruments Incorporated Method for passivating wafer
US4842686A (en) * 1987-07-17 1989-06-27 Texas Instruments Incorporated Wafer processing apparatus and method
JPH0656841B2 (ja) * 1987-10-15 1994-07-27 日電アネルバ株式会社 タングステンの選択成長方法
FR2622052B1 (fr) * 1987-10-19 1990-02-16 Air Liquide Procede de depot de siliciure de metal refractaire pour la fabrication de circuits integres
JPH01109770A (ja) * 1987-10-22 1989-04-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH021988A (ja) * 1987-12-03 1990-01-08 Texas Instr Inc <Ti> 電気的にプログラム可能なメモリ・セル
JP2627756B2 (ja) * 1987-12-17 1997-07-09 富士通株式会社 半導体装置の製造方法
NL8800221A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JP2768685B2 (ja) * 1988-03-28 1998-06-25 株式会社東芝 半導体装置の製造方法及びその装置
US4988533A (en) * 1988-05-27 1991-01-29 Texas Instruments Incorporated Method for deposition of silicon oxide on a wafer
EP0345400A1 (en) * 1988-06-08 1989-12-13 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Selective CVD for maufacturing semiconductor devices
ES2015776A6 (es) * 1988-10-07 1990-09-01 American Telephone & Telegraph Metodo de fabricacion de dispositivos semiconductores.
KR940000906B1 (ko) * 1988-11-21 1994-02-04 가부시키가이샤 도시바 반도체장치의 제조방법
JPH02298270A (ja) * 1989-02-17 1990-12-10 Tokyo Electron Ltd 成膜方法
US4985372A (en) * 1989-02-17 1991-01-15 Tokyo Electron Limited Method of forming conductive layer including removal of native oxide
NL8900469A (nl) * 1989-02-24 1990-09-17 Imec Inter Uni Micro Electr Werkwijze en toestel voor het aanbrengen van epitaxiaal silicium en silicides.
JP2708533B2 (ja) * 1989-03-14 1998-02-04 富士通株式会社 Ｃｖｄ装置の残留ガス除去方法
JPH02272727A (ja) * 1989-04-14 1990-11-07 Fujitsu Ltd 配線形成方法
US5104694A (en) * 1989-04-21 1992-04-14 Nippon Telephone & Telegraph Corporation Selective chemical vapor deposition of a metallic film on the silicon surface
JP2888253B2 (ja) * 1989-07-20 1999-05-10 富士通株式会社 化学気相成長法およびその実施のための装置
US4993358A (en) * 1989-07-28 1991-02-19 Watkins-Johnson Company Chemical vapor deposition reactor and method of operation
US5075256A (en) * 1989-08-25 1991-12-24 Applied Materials, Inc. Process for removing deposits from backside and end edge of semiconductor wafer while preventing removal of materials from front surface of wafer
US5043299B1 (en) * 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
US5180432A (en) * 1990-01-08 1993-01-19 Lsi Logic Corporation Apparatus for conducting a refractory metal deposition process
EP1069610A2 (en) * 1990-01-08 2001-01-17 Lsi Logic Corporation Refractory metal deposition process for low contact resistivity to silicon and corresponding apparatus
ES2127183T3 (es) * 1990-02-20 1999-04-16 Air Liquide Cuerpo ceramico metalizado y metodo para fabricarlo.
US5043300A (en) * 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer
EP0528795A1 (en) * 1990-04-30 1993-03-03 International Business Machines Corporation Apparatus for low temperature cvd of metals
JPH05347272A (ja) * 1991-01-26 1993-12-27 Sharp Corp 半導体装置の製造方法
JPH088258B2 (ja) * 1991-02-19 1996-01-29 日本電信電話株式会社 パターン形成方法
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
JP3163687B2 (ja) * 1991-11-12 2001-05-08 富士通株式会社 化学気相成長装置及び化学気相成長膜形成方法
US5273588A (en) * 1992-06-15 1993-12-28 Materials Research Corporation Semiconductor wafer processing CVD reactor apparatus comprising contoured electrode gas directing means
US5342652A (en) * 1992-06-15 1994-08-30 Materials Research Corporation Method of nucleating tungsten on titanium nitride by CVD without silane
US5534072A (en) * 1992-06-24 1996-07-09 Anelva Corporation Integrated module multi-chamber CVD processing system and its method for processing subtrates
US5643633A (en) * 1992-12-22 1997-07-01 Applied Materials, Inc. Uniform tungsten silicide films produced by chemical vapor depostiton
US5997950A (en) * 1992-12-22 1999-12-07 Applied Materials, Inc. Substrate having uniform tungsten silicide film and method of manufacture
US5647911A (en) * 1993-12-14 1997-07-15 Sony Corporation Gas diffuser plate assembly and RF electrode
JPH09501612A (ja) * 1994-04-08 1997-02-18 マーク エー． レイ， 選択的プラズマ成長
US6699530B2 (en) * 1995-07-06 2004-03-02 Applied Materials, Inc. Method for constructing a film on a semiconductor wafer
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
US5948697A (en) * 1996-05-23 1999-09-07 Lsi Logic Corporation Catalytic acceleration and electrical bias control of CMP processing
US6335280B1 (en) 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
KR100243291B1 (ko) * 1997-04-30 2000-03-02 윤종용 반도체장치의제조공정에서실리사이드층형성방법
KR100269315B1 (ko) * 1997-11-24 2000-11-01 윤종용 램프가열방식의매엽식장비를이용한반도체장치의제조방법
US6451692B1 (en) * 2000-08-18 2002-09-17 Micron Technology, Inc. Preheating of chemical vapor deposition precursors
DE60022067T2 (de) * 2000-12-28 2006-06-01 Ami Semiconductor Belgium Bvba Verfahren zur chemischen Dampfablagerung von Wolfram auf einem Halbleitersubstrat

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49131585A (ja) * 1973-04-20 1974-12-17
JPS5211175A (en) * 1975-07-18 1977-01-27 Toshiba Corp Activated gas reacting apparatus
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
US4391846A (en) * 1979-04-05 1983-07-05 The United States Of America As Represented By The United States Department Of Energy Method of preparing high-temperature-stable thin-film resistors
US4247579A (en) * 1979-11-30 1981-01-27 General Electric Company Method for metallizing a semiconductor element
US4310380A (en) * 1980-04-07 1982-01-12 Bell Telephone Laboratories, Incorporated Plasma etching of silicon
US4359490A (en) * 1981-07-13 1982-11-16 Fairchild Camera & Instrument Corp. Method for LPCVD co-deposition of metal and silicon to form metal silicide
US4411734A (en) * 1982-12-09 1983-10-25 Rca Corporation Etching of tantalum silicide/doped polysilicon structures
US4629635A (en) * 1984-03-16 1986-12-16 Genus, Inc. Process for depositing a low resistivity tungsten silicon composite film on a substrate
JPH0576548A (ja) * 1991-09-13 1993-03-30 Ube Ind Ltd 義歯のリベース法

Also Published As

Publication number Publication date
US4629635A (en) 1986-12-16
JPH07118855A (ja) 1995-05-09
JPH0576548B2 (ja) 1993-10-22
DE3480309D1 (en) 1989-11-30
EP0157052A1 (en) 1985-10-09
EP0157052B1 (en) 1989-10-25
JPS60200966A (ja) 1985-10-11

Similar Documents

Publication Publication Date Title
JP2597072B2 (ja) 複合被膜を沈積する方法
US4851295A (en) Low resistivity tungsten silicon composite film
US4565157A (en) Method and apparatus for deposition of tungsten silicides
KR100355914B1 (ko) 저온플라즈마를이용한직접회로제조방법
JP3740508B2 (ja) 窒化チタンのプラズマエンハンスアニール処理
US4563367A (en) Apparatus and method for high rate deposition and etching
US5064683A (en) Method for polish planarizing a semiconductor substrate by using a boron nitride polish stop
US5695819A (en) Method of enhancing step coverage of polysilicon deposits
KR100356264B1 (ko) 암모니아를사용하는질화티타늄의플라즈마강화화학증착
JPH10144628A (ja) 薄膜の改良堆積法
JP2001185500A (ja) Ｃｖｄチャンバを現場でエッチングして清浄化するための装置及び方法
GB2195663A (en) Chemical vapour deposition method and apparatus therefor
JPS6333569A (ja) 金属薄膜の製造方法
US20020168840A1 (en) Deposition of tungsten silicide films
JP3578155B2 (ja) 被処理体の酸化方法
US7033939B2 (en) Chemistry for chemical vapor deposition of titanium containing films
EP0388957A2 (en) Process for depositing tantalum oxide film and chemical vapor deposition system used therefore
US4794019A (en) Refractory metal deposition process
US20020162500A1 (en) Deposition of tungsten silicide films
US4920908A (en) Method and apparatus for deposition of tungsten silicides
JPH09249972A (ja) 薄膜形成方法、半導体装置及びその製造方法
JPH0765179B2 (ja) 化学的気相成長方法
JPH0327565A (ja) 容量絶縁膜の形成方法
Tedrow et al. Plasma-enhanced chemical vapor deposition
JPH0414188B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250