JP2006523837A - 誘電体層厚を決定する方法及び装置 - Google Patents

Abstract

本発明による誘電体層厚を決定する方法は、誘電体層（１３）を有する電気伝導体（１１）を設けるステップであって、誘電体層（１３）は少なくとも１つの他の誘電体層（３）によって電気伝導体（１１）から分離されており、該誘電体層の表面（１５）が露出されているステップを有する。露出表面（１５）上に電荷が蓄積され、これにより露出表面（１５）と電気伝導体（１１）との間に電位差が誘起される。前記電位差に関する電気的パラメータが決定され、誘電体層（１３）の厚さ及び／又は他の誘電体層（３）の厚さに関する付加的な測定データを得るように測定が実施される。このようにして、誘電体層（１３）の厚さ及び／又は他の誘電体層（３）の厚さが決定される。電気デバイス（１００）を製造する方法は、誘電体層厚を決定する当該方法を含んでいる。誘電体層厚を決定する装置（１０）は、この方法を実行する。

Description

本発明は、誘電体層厚を決定する方法であって、その表面が露出されている誘電体層を有する電気伝導体を設けるステップと、露出されている前記表面上に電荷を蓄積させ、これにより該露出されている表面と前記電気伝導体との間に電位差を誘起するステップと、前記電位差に関する電気的パラメータを決定するステップと、前記電気的パラメータから前記誘電体層の厚さを得るステップとを有する方法に関する。

本発明は、更に、前記のような方法が実施される電気デバイスを製造する方法に関する。

本発明は、更に、前記のような方法によって誘電体層厚を決定する装置に関する。

国際特許出願公開第０２／０５９６３１号公報は、冒頭段落に記載したような誘電体層厚を決定する方法を記載している。

既知の方法において、電荷ｄＱ_Ｃは、前記誘電体層の露出表面上に蓄積（ｄｅｐｏｓｉｔ）される。蓄積された電荷ｄＱ_Ｃによって、前記露出表面と電気伝導体との間に電位差ｄＶが誘起される。この電位差に関する電気的パラメータがケルビン（Ｋｅｌｖｉｎ）プローブ又はモンロー（Ｍｏｎｒｏｅ）プローブによって決定され、次いで、前記誘電体層の厚さが前記電気的パラメータから決定される。前記電気的パラメータとは、前記電位差ｄＶ自体であり得るが、又は代替的には、例えば、前記誘電体層を介するリーク電流である。前記リーク電流は、時間に依存し得る。

既知の方法の不利な点は、誘電体層厚は、誘電体層が少なくとも１つの他の誘電体層によって前記電気伝導体から分離されている場合、決定されることができないことである。

本発明の目的は、前記誘電体層が少なくとも１つの他の誘電体層によって電気伝導体と分離されている場合、誘電体層厚を決定するのに適している方法を提供することにある。

本発明は、添付されている独立請求項によって規定される。従属請求項は、有利な実施例を規定する。

本発明は、既知の方法において、該誘電体層が少なくとも１つの他の誘電体層によって前記電気伝導体と分離されている場合、前記電気的パラメータが前記誘電体層の厚さｄ_１と前記少なくとも１つの他の誘電体層の厚さｄ_２との関数であるため、前記誘電体層の厚さｄ_１が決定されることができないという見識に基づいている。本明細書の残部において、前記少なくとも１つの他の誘電体層は、しばしば、単に他の誘電体層と称される。前記少なくとも１つの他の誘電体層が２つ以上の層を含む場合、厚さｄ_２はこれらの層の各々の厚さを含んでいる。測定を実施することにより、厚さｄ_２の他の関数である測定データが得られる。誘電体層厚（厚さｄ_１と厚さｄ_２とから選択される）が前記電位差及び前記測定データから導出可能である場合、前記測定データは、厚さｄ_１にも付加的に依存し得る。このことは、前記電気的パラメータ及び前記測定データは厚さｄ_１及び厚さｄ_２に対する異なる関数依存性を有し、この結果、未知のもの（即ち厚さｄ_１及び／又は厚さｄ_２）の少なくとも一方が前記電気的パラメータ及び前記測定データから決定されることができることを意味する。

前記測定とは、厚さｄ_１、厚さｄ_２、又は厚さｄ_１と厚さｄ_２との和の機械的、光学的又は電気的測定を含んでも良い。

本発明の方法において、前記電気伝導体とは、例えば、金属、合金、半導体又はこれらの材料の層を含んでも良い。前記誘電体層及び前記他の誘電体層は、酸化シリコン、窒化シリコン、酸化タンタル、酸化アルミニウム、バリウムストロンチウムチタン又は酸化ハフニウムのような何らかの種類の電気的絶縁材料を含んでも良い。

本発明による方法は、更に、厚さｄ_１を決定する代わりに又は厚さｄ_１を決定するのに加えて、厚さｄ_２を決定するのに適している。

本発明による方法は、例えば１０ｎｍ以下のような比較的薄い厚さを有する誘電体層に特に便利である。特に、このような厚さが薄い層に関して、代替的な技術は、大抵、信頼性がない及び／又は正確ではない。

実施例において、前記誘電体層は誘電率ε_１を有し、前記他の誘電体層は他の誘電率ε_２を有し、誘電体層厚（例えばｄ_１）は、厚さｄ_２、誘電率ε_１、他の誘電率ε_２、電荷ｄＱ_Ｃ及び電位差ｄＶから決定される。前記誘電体層と前記他の誘電体層とを介する電流のリークを無視する場合、ｄＱ_Ｃの関数としてのｄＶ（Ｑ−Ｖ関係とも称する）が、等価な静電容量密度Ｃ／Ａ（即ち面積Ａあたりの静電容量Ｃ）を得るのに使用される。等価な静電容量密度Ｃ／Ａから、ε_０を自由空間の誘電率とする式ε_０Ａ／Ｃ＝（ｄ_１／ε_１＋ｄ_２／ε_２）を使用して、厚さｄ_１が導出されることができる。前記他の誘電体層が、ｎを２以上の整数とするｎ層のスタックを有する場合、前記層の各々は、ｉをｎ以下の正の整数とする誘電率ε_ｉ＋１を有する厚さｄ_ｉ＋１を有し、上述の式における項ｄ_２／ε_２は、全ての項ｄ_ｉ／ε_ｉの和と置換される。前記誘電体層と前記他の誘電体層とを介する電流のリークが無視されることができない場合、前記電位差は時間に依存する。この場合、厚さｄ_１は、例えば、これを既知の方法と類似的に分析することにより、時間の関数として測定された前記電位差から決定されることができる。

代替的には、特に厚さｄ_２が容易に利用可能でない場合、前記測定を実施する他の方法が有利であり得えて、該他の方法は、例えば、前記誘電体層及び／又は前記他の誘電体層のスペクトル反射率に基づくものでも良い。前記スペクトル反射率を測定することにより厚さｄ_１及び厚さｄ_２を決定するこの方法は、例えば、米国特許第４，９９９，５０９号公報から知られている。これは、前記スペクトル反射率、即ち波長の関数としての反射光強度と入射光強度との比の測定を含んでいる。このように得られた測定データは、次いで最適化手順を使用して分析され、この結果は、該最適化手順において使用された初期パラメータに少なくとも部分的に依存する。従ってこの技術だけでは、特に前記誘電体層及び前記他の誘電体層が比較的薄い場合（例えば、２ないし１０ｎｍのように５０ｎｍよりも薄い厚さを有するような場合）、又は前記他の誘電体層と前記電気伝導体とが付加的な誘電体層によって分離されている場合、しばしば十分に信頼できない及び／又は正確でない。この方法が前記既知の方法と組み合わされて使用される場合、前記電気的パラメータが前記最適化手順の間に制約を課し、これにより前記最適化手順において使用される初期パラメータへの上述の依存性を大いに軽減する。

これは、電荷ｄＱ_Ｃを蓄積させ前記電気的パラメータを決定した後、前記測定を実施する前に、前記他の誘電体層の他の表面を露出させるように前記誘電体層が少なくとも部分的に取り除かれる場合、しばしば有利である。前記他の誘電体層が２つ以上の層を有する場合、これらの層の上側、即ち前記誘電体層と直接接触している層が露出される。このようにして、前記他の誘電体層の露出部分、即ち前記誘電体層が無い位置において当該測定を実施することが可能である。結果として、前記測定データは比較的小さい程度で厚さｄ_１に関連し、計算的に比較的容易に厚さｄ_１を決定することを可能にする。前記誘電体層を部分的に取り除く場合、前記測定データが厚さｄ_１にできる限りほとんど関連しない（即ち、全く関連しない）ことが好ましい。

この場合において、前記測定データは前記他の誘電体層の前記露出部分の厚さｄ_２に直接的に関連するので、前記誘電体層を少なくとも部分的に取り除くステップの間、該厚さｄ_２はほぼ一定のままである場合が、更に有利である。前記誘電体層を少なくとも部分的に取り除く前記ステップの間に前記他の誘電体層の一部も取り除かれる場合、露出されている前記他の誘電体層の残部は、前記電気的パラメータを決定する際に前記他の誘電体層よりも薄い。厚さｄ_１の信頼できる決定のために、厚さｄ_２のこの減少は考慮に入れられなくてはならず、このことは本発明による方法の実行を複雑化する。

多くの場合、これは、前記誘電体層を少なくとも部分的に取り除くステップがエッチングステップを有する場合、有利である。多くの材料の組み合わせに関してエッチング法が知られており、厚さｄ_２をほぼ不変に保持すると同時に前記誘電体層の少なくとも一部を選択的に取り除くことを可能にするからである。

前記他の誘電体層を少なくとも部分的に露出させるように前記誘電体層を少なくとも部分的に取り除く際、これは、前記測定を実施するステップが、他の露出表面上に更なる電荷を蓄積させ、これによって前記他の露出表面と前記電気伝導体との間の更なる電位差を誘起するサブステップと、前記更なる電位差に関する更なる電気的パラメータを決定するサブステップであって、前記測定データは前記更なる電気的パラメータを含んでいるサブステップとを有する場合、更に有利である。本発明による方法のこの実施例において、露出されている前記他の誘電体層の厚さｄ_２は既知の方法に類似した態様で決定され、該方法は、特に該厚さｄ_２が比較的薄い（例えば５０ｎｍ未満）場合、厚さｄ_２が比較的正確に決定されるという利点を有する。前記のような比較的薄い厚さに関して、代替的な方法は、大抵、必要とされる精度を有さない。

本発明による方法の他の実施例において、前記電気伝導体と前記他の誘電体層とが付加的な誘電体層（即ち誘電体層）によって分離されており、前記他の誘電体層と前記付加的な誘電体層とは、初めにスタックを形成しており、前記測定データは、前記付加的な誘電体層の厚さｄ_３に関連する。前記誘電体層と前記他の誘電体層と前記付加的な誘電体層とを介するリーク電流が無視されることができる場合、厚さｄ_１は、ε_３は前記付加的な誘電体層の誘電率、Ａ／Ｃは等価な静電容量密度Ｃ／Ａの逆数である、式ε_０Ａ／Ｃ＝（ｄ_１／ε_１＋ｄ_２／ε_２＋ｄ_３／ε_３）から直ちに得られる。

厚さｄ_２及び厚さｄ_３（存在する場合）も、本発明による方法を実行する際に決定されるのが、大抵、好ましい。

代替的には、特に、厚さｄ_２及び／又は厚さｄ_３が容易に利用可能でない場合、例えば、前記誘電体層及び／又は前記他の誘電体層のスペクトル反射率に基づくことができる測定を実施する他の方法が有利であるかもしれない。

多くの場合、これは、前記測定を実施するステップが、前記露出表面及び／又は前記他の誘電体層の他の露出表面のスペクトル反射率を決定するステップを含む場合、有利である。この方法は、従来技術においてよく知られており、これを国際特許出願公開第０２／０５９６３１号公報から知られる方法と組み合わせることにより、この方法によるデータの解析における不明瞭さが、上述で説明したように軽減される。国際特許出願公開第０２／０５９６３１号公報から知られる前記方法と前記スペクトル反射率を決定する方法との組み合わせは、前記電気伝導体及び前記他の誘電体層が付加的な誘電体層によって分離されている場合、特に有利である。後者の方法のみを、３つ以上の誘電体層を有するスタックに使用することは、大抵、不可能であるのに対し、このことは、本発明による方法を使用して実行可能である。

１つの実施例において、少なくとも３つの層の前記スタック全体のスペクトル反射率のデータは、決定された前記電気的パラメータを分析における制約として使用して、分析される。他の実施例において、前記誘電体層は、前記電気的パラメータを決定した後、少なくとも部分的に取り除かれ、前記他の誘電体層は、前記少なくとも部分的に露出された該他の誘電体層のスペクトル反射率の測定を実施する前に、少なくとも部分的に露出される。この後者の実施例は、前記スペクトル反射率のデータの分析は、３つの誘電体層の代わりに２つの誘電体層のみ（即ち、前記他の誘電体層及び前記付加的な誘電体層のみ）を含むので、比較的容易であるという利点を有する。

前記誘電体層厚を決定する方法は、誘電体層を有する電気伝導体を有する電気デバイスであって、前記誘電体層は少なくとも１つの他の誘電体層によって前記電気伝導体から分離されている電気デバイスを製造する方法を実行する場合、有利である。電気デバイスを製造する前記方法は、
― 前記電気伝導体に前記少なくとも１つの他の誘電体層を設けるステップと、
― 前記少なくとも１つの他の誘電体層に前記誘電体層を設けるステップと、
― 前記電気伝導体に前記少なくとも１つの他の誘電体層を設けるステップ及び／又は前記少なくとも１つの他の誘電体層に前記誘電体層を設けるステップを監視する、本発明による誘電体層厚を決定する方法を実施するステップと、
を含む。

例えばトランジスタのような多く電気デバイスは誘電体層を含んでおり、これは、例えば、半導体基板とゲート電極との間に配されるゲート誘電体、又は不揮発性メモリ装置内でフローティングゲートと制御ゲートとの間に配される内部ゲート誘電体であり得る。大抵、これらの誘電体層は、２つ又は３つ、時にはそれ以上の、互いにスタック状になっている別個の層を有する。例として、酸化シリコン及び窒化シリコンの層（これらは、しばしば単にＯＮ層と呼ばれる）と、酸化シリコン、窒化シリコン及び酸化シリコンの層（これらは、しばしば単にＯＮＯ層と呼ばれる）とのスタックである。他の例は、スタック状の層であって、これら層の少なくとも１つが、例えば、酸化タンタル、酸化ハフニウム、酸化ジルコニウム及び酸化アルミニウムのような、シリコン二酸化物の誘電率よりも高い誘電率を有する誘電性材料を有するスタック状の層である。これらの材料は、当技術分野においてｈｉｇｈ−ｋ材料と呼ばれており、しばしば、半導体又は金属と直接接触するべきではない。従って、これらは、例えば、前記ｈｉｇｈ−ｋ材料と前記電気伝導体との間に挿入された酸化シリコン層を含むスタック状でしばしば利用される。

信頼できる電気デバイスを得るように、前記スタック状の誘電体層の各々は特定範囲内の厚さを有さなくてはならない。電気デバイスの製造の間、これらの層の各々の厚さは正確に監視されるべきである。この場合、厚さｄ_２及びｄ_３（存在する場合）も、本発明による方法を実行する際に決定されるのが、好ましい。

前記電気デバイスの製造の間の本発明による誘電体層厚を決定する方法の実施は、前記誘電体層と前記他の誘電体層と前記付加的な誘電体層（存在する場合）とが、測定の目的で前記誘電体層の１つを蓄積させた後、後続の誘電体層を形成する前に、前記伝導体を取り除く必要なしに１つのツールによって後続的に形成されることができるという利点を有する。

本発明によれば、前記誘電体層の厚さは、予め作製された電気デバイスを有する１つ以上の他の電気伝導体と同じチャンバ内で、同時に処理されるテストウェハのような、別個の電気伝導体上で決定されることができる。代替的には、前記誘電体層の厚さは、予め作製された電気デバイスを有するものと同じ電気伝導体上で決定されることもできる。後者の実施例は、電気伝導体が１つずつ処理される過程、いわゆる枚葉式処理において好ましい。

本発明の方法による誘電体層厚を決定する装置は、電荷を蓄積させる充電源（ｃｈａｒｇｅ ｓｏｕｒｃｅ）と、前記電位差に関する前記電気的パラメータを決定する測定装置と、前記電気的パラメータ及び測定データから前記誘電体層厚を決定する信号プロセッサ手段とを有する。好ましくは、前記信号プロセッサ手段は、適用可能であれば、厚さｄ_１、厚さｄ_２及び厚さｄ_３を決定する。

本発明による誘電体層厚を決定する方法及び装置、並びに本発明による電気デバイスを製造する方法のこれら及び他の見地は、添付図面を参照して、更に説明され、記載される。

これらの図面は縮尺で描かれているのではない。概ね同一の構成要素は同一の符号によって示されている。

誘電体層厚を決定する方法は、図１に示されている電気伝導体１１を設けるステップを有し、該電気伝導体１１とは、例えば、シリコンウェハ、絶縁体ウェハ上のシリコン、又はガリウムヒ素ウェハであり得る。電気伝導体１１は、アース電位に電気的に接続されている導電性真空チャック１８によって保持されており、該導電性真空チャック１８に電気的に接続されている。電気伝導体１１は、酸化シリコン、窒化シリコン、酸化タンタル、酸化アルミニウム、ハフニウムシリケート、酸化ジルコニウム、酸化ランタン、酸化プラセオジウム（Ｐｒ_２Ｏ_３）、チタン酸バリウムストロンチウム（ｂａｒｉｕｍ ｓｔｒｏｎｔｉｕｍ ｔｉｔａｎｉｕｍ）又は酸化ハフニウムのような、何らかの種類の電気的絶縁材料によって構成されることができる誘電体層１３を有する。誘電体層１３は、少なくとも１つの他の誘電体層３によって電気伝導体１１から分離されており、該他の誘電体層３は、例えば、前記誘電体層１３に関して上述した材料のような、何らかの種類の電気的絶縁材料から構成されることができる。誘電体層１３は、露出されている表面１５を有する。

本発明による方法のステップにおいて、電荷ｄＱ_Ｃは露出表面１５上に蓄積され、これによって、露出表面１５と電気伝導体１１との間に電位差ｄＶを誘起する。電位差ｄＶは、誘電体層１３の厚さｄ_１及び他の誘電体層３の厚さｄ_２の関数である。

図１に示されている誘電体層厚を決定する装置１０は、国際特許出願公開第０２／０５９６３１号公報の図１に示されているものと類似している。これは、電荷ｄＱ_Ｃを蓄積させる充電源１６を有する。充電源１６は、例えば、正又は負のいずれかの極性の高電位差を受けるコロナ充電ワイヤ１４ａと、アース電位又はバイアス電位に保持されている金属環のようなコロナ閉じ込め電極環１４ｂとを含むコロナ放電源であっても良い。好ましくは、放電源１６は、誘電体層１３の表面１５上に（好ましくは半径約６ないし約１０ｍｍ以内で）一様に電荷ｄＱ_Ｃを蓄積させることができる。コロナ放電源は、電荷ｄＱ_Ｃを蓄積させるのに適している制御されたイオン放電フラックス（イオン）電流を生じることができる。フラックスは調整可能であることもでき、例えば約１０^−６から約５ｘ１０^−６Ａｃｍ^−２までの範囲にある。

好ましくは、蓄積される電荷ｄＱ_Ｃの量は比較的少なく（例えば、上述のフラックスによって決定される）、例えば３０秒間よりも短い間、蓄積される。このように、電流のリークにより誘電体層１３及び前記他の誘電体層３内に生じる帯電しているトラップの量は減少され、当該方法の精度を向上させる。蓄積される電荷ｄＱ_Ｃの量は、前記高電位差、ウェハの上方のコロナ電極の高さ及び／又はコロナ充電ワイヤ１４ａとイオンフラックス閉じ込め電極１４ｂとの間に印加されるバイアス電圧を調整することによって制御されることができる。充電源１６は、正又は負のいずれかの電荷を表面１５上に蓄積させることができる。好ましくは、充電源１６は、負のコロナ放電は帯電一様性に関して制御するのがより難しいため、正のコロナ放電によって表面１５を帯電させる。

後続のステップにおいて、電荷ｄＱ_Ｃの蓄積による電位差ｄＶに関する電気的パラメータが決定される。この目的のために、装置１０は、電位差ｄＶに関する電気的パラメータを決定する測定装置２２を更に有する。電位測定装置２２は、例えば、ケルビンプローブ又はモンロー型プローブであっても良い。基準電極３０に対する誘電体層１３の接触電位を測定することによって電位差ｄＶを決定することができる。これらの種類のセンサは、例えば、上述の参考文献、国際特許出願公開第０２／０５９６３１号公報の９ページ、２８−３１行目に記載されている。典型的には、電極３０は、およそ何分の１ミリメータほどの空隙だけ誘電膜１３の最上面から離れている。充電源１６及び測定装置２２は、これらの中心間の固定された距離ｘ_０（例えば、２ｃｍ）で取り付けられ、互いに離間されている。電荷ｄＱ_Ｃを表面１５上に蓄積させた後、ソレノイド２０が、距離ｘ_０による充電源１６及び測定装置２２を移動するのに使用され、この結果、測定装置２２が、予め電荷ｄＱ_Ｃを供給された表面１５の上方にある。

電気伝導体１１が半導体である場合、振動しているケルビン又はモンロー電極によって測定される接触電位Ｖの変化は、単に蓄積される電荷ｄＱ_Ｃによって生じる電位差ｄＶによって決定されるのではなく、前記誘電体層の両端における電圧降下の変化ｄＶと前記半導体の表面障壁の変化Ｖ_ＳＢとの和、即ちＶ＝ｄＶ＋Ｖ_ＳＢに等しい。好ましくは、装置１０は、充電中（光源２３）及び測定中（光源２５）に試験サイト１５を照明するための光源２３、２５（好ましくは、緑又は青色発光ダイオード）を更に有し、これによって電気伝導体１１が半導体である場合の表面の空乏領域を崩壊させることによるＶ_ＳＢの値を減少する。

装置１０は、前記電位差に関する信号を受け取るコンピュータである信号処理装置１２を更に有する。信号処理装置１２は、更に、充電源１６の高電圧とソレノイド２０とを制御する。

電位差ｄＶに関する電気的パラメータの決定の後、他の誘電体層３の更なる表面を露出するように、誘電体層１３がエッチングステップによって取り除かれる。１つの実施例において、誘電体層１３は窒化シリコンによって構成されており、他の誘電体層３は二酸化シリコンによって構成されており、前記エッチングステップは、燐酸（Ｈ_３ＰＯ_４）がエッチング剤として使用されるウェットエッチングを含んでいる。前記のようなエッチング処理は二酸化シリコンに対して選択的なものである、即ち、窒化シリコンは、二酸化シリコンよりも効果的に取り除かれる。選択性は、エッチング剤を過熱することによって向上され、通常２５：１よりも大きい。従って、前記他の誘電体層の露出部分の厚さは、少なくとも部分的に前記誘電体層を取り除く前記ステップの間、ほぼ一定に保持される。

従って、得られる電気伝導体１１は他の誘電体層３のみを有する。本発明による方法の後続ステップにおいて、測定は、少なくとも１つの他の誘電体層３の厚さの更なる関数である測定データを得るように実施される。前記測定の実施は、他の誘電体層３の他の露出表面上に更なる電荷ｄＱ_ＣＦを蓄積させ、これにより装置１０を類似の仕方で使用して前記他の露出表面と電気伝導体１１との間に更なる電位差ｄＶ_Ｆを誘起するサブステップと、これに後続して更なる電位差ｄＶ_Ｆに関する更なる電気的パラメータを決定するサブステップとを含む。

更なる電荷ｄＱ_ＣＦは充電源１６によって蓄積され、更なる電位差ｄＶ_Ｆは、上述の仕方と類似の仕方で測定装置２２によって決定される。信号処理装置１２は、更に前記測定データに関する更なる信号を受け取り、前記信号と前記更なる信号とから前記誘電体層厚を決定する。

この実施例において、前記電気的パラメータは電位差ｄＶを有し、前記測定データは更なる電位差ｄＶ_Ｆを有し、誘電体層厚（誘電体層１３の厚さｄ_１と少なくとも１つの他の誘電体層３の厚さｄ_２とから選択される）は、前記電気的パラメータと前記測定データとから得られる。誘電体層１３は誘電率ε_１を有し、他の誘電体層３は他の誘電率ε_２を有し、誘電体層１３の厚さｄ_１は、他の誘電体層３の厚さｄ_２、誘電率ε_１、他の誘電率ε_２、電荷ｄＱ_Ｃ及び電位差ｄＶから決定される。この目的のため、他の誘電体層３の厚さｄ_２は、ε_０は自由空間の誘電率を表しＡ／Ｃ_ＦはｄＱ_ＣＦの関数としてｄＶ_Ｆから得られる等価な静電容量密度の逆数である、式ε_０Ａ／Ｃ_Ｆ＝ｄ_２／ε_２によって、更なる電位差ｄＶ_Ｆと更なる電荷Ｑ_ＣＦとから決定される。次いで、誘電体層１３の厚さｄ_１は、Ａ／ＣはｄＱ_Ｃの関数としてｄＶから得られる等価な静電容量密度の逆数である式ε_０Ａ／Ｃ＝（ｄ_１／ε_１＋ｄ_２／ε_２）によって決定される。信号処理装置１２は、これら２つの式を解き、厚さｄ_１及び厚さｄ_２を供給する。

当該方法の代替的な実施例によれば、当該測定の実施は、誘電体層１３の露出表面１５のスペクトル反射率の決定を含む。代替的には、他の誘電体層３の他の露出表面のスペクトル反射率が決定されることができる。これらの場合、厚さｄ_２は、米国特許第４，９９９，５０９号公報と類似の仕方で、測定されたスペクトル反射率から決定される。

他の実施例において、電気伝導体１１と他の誘電体層３とは、例えば図２Ａに示されるように付加的な誘電体層３３によって分離されている。当該方法は、電荷ｄＱ_Ｃを誘電体層１３の露出表面上に蓄積させるステップと、電位差ｄＶに関する電気的パラメータを決定するステップと、他の誘電体層３を露出させるように誘電体層１３部分的に取り除くステップ（この結果、図２Ｂの構造を生じる）と、上述の方法の実施例と類似の仕方で、他の電荷ｄＱ_ＣＦを他の誘電体層３の露出表面上に蓄積させるステップと、更なる電位差ｄＶ_Ｆに関する他の電気的パラメータを決定するステップとを有する。当該方法は、付加的な誘電体層３３を露出させるように他の誘電体層３を部分的に取り除くステップ（この結果、図２Ｃに示されている構造を生じる）と、付加的な電荷ｄＱ_ＣＡを付加的な誘電体層３３の露出表面上に蓄積させるステップと、付加的な電位差ｄＶ_Ａに関する付加的な電気的パラメータを決定するステップとを更に有する。測定データは、更なる電位差ｄＶ_Ｆと付加的な電位差ｄＶ_Ａとを有する。前記測定データは、付加的な誘電体層３３の厚さｄ_３の他の関数である。誘電体層厚は、厚さｄ_１、厚さｄ_２及び厚さｄ_３から選択され、付加的な層３３の誘電率をε_３で示している式：ε_０Ａ／Ｃ_Ａ＝ｄ_３／ε_３、ε_０Ａ／Ｃ_Ｆ＝（ｄ_２／ε_２＋ｄ_３／ε_３）及びε_０Ａ／Ｃ＝（ｄ_１／ε_１＋ｄ_２／ε_２＋ｄ_３／ε_３）によって前記電気的パタメータと前記測定データとから得られる。ここで、Ａ／ＣはｄＶ及びｄＱ_Ｃから得られる等価な静電容量密度の逆数であり、Ａ／Ｃ_ＦはｄＶ_Ｆ及びｄＱ_ＣＦから得られる等価な静電容量密度の逆数であり、Ａ／Ｃ_ＡはｄＶ_Ａ及びｄＱ_ＣＡから得られる等価な静電容量密度の逆数である。

当該方法の代替的な実施例において、前記測定の実施は、誘電体層１３の露出表面１５のスペクトル反射率を決定するステップを含む。代替的には、図２Ｂ及び２Ｃにそれぞれ示されているように、他の誘電体層３の他の露出表面１５’及び／又は付加的な誘電体層３３の付加的な露出表面１５”のスペクトル反射率が決定されても良い。これらの場合、厚さｄ_２及び／又は厚さｄ_３は、測定された前記スペクトル反射率から、米国特許第４，９９９，５０９号公報と類似の仕方で決定される。

本発明による電気デバイス１００を製造する方法は、電気伝導体１１に他の誘電体層３を設けるステップと、他の誘電体３に誘電体層１３を設けるステップと、本発明による前記誘電体層厚を決定する方法を実施するステップとを有する。図２Ａ−２Ｄに示されている実施例において、電気伝導体１１は単結晶シリコンウェハであり、他の誘電体層３を設ける前に付加的な誘電体層３３が設けられる。誘電体層１３を設けた後、露出表面に多結晶シリコンの層が設けられ、後続して、図２Ａに示されているゲート層２が形成されるようにパターンを焼き付けられる。後続して、上述の誘電体層厚を決定する方法が、電気伝導体１１に他の誘電体層３を設けるステップ及び／又は他の誘電体層３に誘電体層１３を設けるステップを監視するように実施される。この目的のため、電荷ｄＱ_Ｃは、図２Ａに示されている層１３の表面１５上に蓄積され、得られる電位差ｄＶが決定される。後続して、図２Ｂに示されているように、他の誘電体層３の表面１５'を露出するように誘電体層１３の一部が取り除かれ、他の電荷ｄＱ_ＣＦが表面１５'上に蓄積され、得られる更なる電位差ｄＶ_Ｆが決定される。次のステップにおいて、図２Ｃに示されているように、付加的な誘電体層３３の表面１５”を露出させるように他の誘電体層３の一部が取り除かれ、他の電荷ｄＱ_ＣＡが表面１５”上に蓄積され、得られる更なる電位差ｄＶ_Ａが決定される。最後に、電気伝導体１１を露出させるように付加的な誘電体層３３が部分的に取り除かれ、このように形成されたスタックに隣接して、ソース領域５０及びドレイン領域５１がイオン注入によって形成される。

このようにして得られ、図２Ｄに示されている電気デバイス１００は、トランジスタである。これは、誘電体層１３を有する電気伝導体１１であって、該誘電体層１３少なくとも他の誘電体層３によって電気伝導体１１から分離されている電気伝導体１１を有する。

要約すると、本発明による誘電体層厚を決定する方法は、誘電体層１３を有する電気伝導体１１であって、誘電体層１３は少なくとも他の誘電体層３によって電気伝導体１１から分離されており該誘電体層１３の表面１５は露出されている、電気伝導体１１を設けるステップを有する。露出表面１５上に電荷が蓄積され、これにより露出表面１５と電気伝導体１１との間に電位差を誘起する。前記電位差に関する電気的パラメータが決定され、測定は、誘電体層１３の厚さ及び／又は他の誘電体層３の厚さに関する付加的な測定データを得るように実施される。このようにして、誘電体層１３及び／又は他の誘電体層３の厚さが決定される。電気デバイス１００を製造する方法は、誘電体層厚を決定する当該方法を含む。誘電体層厚を決定する装置１０は、この方法を実行する。

上述の実施例は、本発明を制限するというよりもむしろ説明するものであり、当業者であれば、添付請求項の範囲から逸脱することなく、多くの代替的な実施例を設計することができるであろうことに留意されたい。前記請求項において、括弧内に置かれたいかなる符号も、該請求項を制限するものと解釈されてはならない。「有する」という語は、請求項に記載されていない構成要素又はステップの存在を排除するものではない。単数形の構成要素は、複数のこのような構成要素を排除するものではない。

誘電体層厚を決定する装置の断面の模式図である。 電気デバイスを製造する方法の実施例の１つのステップにおける電気伝導体の断面である。 電気デバイスを製造する方法の実施例の１つのステップにおける電気伝導体の断面である。 電気デバイスを製造する方法の実施例の１つのステップにおける電気伝導体の断面である。 電気デバイスを製造する方法の実施例の１つのステップにおける電気伝導体の断面である。

Claims (10)

1. 誘電体層厚を決定する方法であって、
   ― 誘電体層を有する電気伝導体であって、前記誘電体層は少なくとも１つの他の誘電体層によって該電気伝導体から分離されており、前記誘電体層の表面が露出されている電気伝導体を設けるステップと、
   ― 露出されている前記表面上に電荷を蓄積させ、これにより該露出されている表面と前記電気伝導体との間に電位差を誘起し、前記電位差は前記誘電体層の厚さ及び前記少なくとも１つの他の誘電体層の厚さの関数である、電荷を蓄積させるステップと、
   ― 前記電位差に関する電気的パラメータを決定するステップと、
   ― 前記少なくとも１つの他の誘電体層の厚さの他の関数である測定データを得る測定を実施し、前記誘電体層厚は、前記誘電体層の厚さ及び前記少なくとも１つの他の誘電体層の厚さから選択されるステップと、
   ― 前記誘電体層の厚さを前記電気的パラメータ及び前記測定データから得るステップと、
   を有する方法。
2. 前記誘電体層は誘電率を有し、前記他の誘電体層は他の誘電率を有し、前記誘電体層厚は、前記誘電率と前記他の誘電率と前記電荷と前記電気的パラメータと、前記誘電体層の厚さ又は前記少なくとも１つの他の誘電体層の厚さとから決定される、請求項１に記載の方法。
3. 前記電気的パラメータを決定するステップの後、かつ、前記測定を実施するステップの前に、前記少なくとも１つの他の誘電体層の他の表面を露出させるように前記誘電体層を少なくとも部分的に取り除くステップを更に有する、請求項１に記載の方法。
4. 前記少なくとも１つの他の誘電体層の露出された部分の厚さは、前記誘電体層を少なくとも部分的に取り除くステップの間、ほぼ一定に保持される、請求項３に記載の方法。
5. 前記誘電体層を少なくとも部分的に取り除くステップがエッチングステップを含んでいる、請求項３に記載の方法。
6. 前記測定を実施するステップが、
   ― 前記他の露出されている表面上に他の電荷を蓄積させ、これにより前記他の露出されている表面と前記電気伝導体との間に更なる電位差を誘起するサブステップと、
   ― 前記更なる電位差に関する他の電気的パラメータを決定するサブステップであって、前記測定データは前記他の電気的パラメータを含んでいるサブステップと、
   を有する、請求項３に記載の方法。
7. 前記電気伝導体と前記他の誘電体層とが付加的な誘電体層によって分離されており、前記測定データが前記付加的な誘電体層の厚さの他の関数であり、前記誘電体層厚は、前記誘電体層の厚さと前記他の誘電体層の厚さと前記付加的な誘電体層の厚さとから選択され、前記誘電体層厚は前記電位差及び前記測定データから得られることができる、請求項１に記載の方法。
8. 前記測定を実施するステップは、前記露出されている表面及び／又は前記他の露出されている表面のスペクトル反射率を決定するステップを有する、請求項３に記載の方法。
9. 誘電体層を有する電気伝導体であって、前記誘電体層は少なくとも１つの他の誘電体層によって前記電気伝導体から分離されている電気伝導体を有する電気デバイスを製造する方法であって、
   ― 前記電気伝導体に前記少なくとも１つの他の誘電体層を設けるステップと、
   ― 前記少なくとも１つの他の誘電体層に前記誘電体層を設けるステップと、
   ― 前記電気伝導体に前記少なくとも１つの他の誘電体層を設けるステップ及び／又は前記少なくとも１つの他の誘電体層に前記誘電体層を設けるステップを監視するように、請求項１に記載の前記誘電体層厚を決定する方法を実施するステップと、
   を有する方法。
10. ― 前記電荷を蓄積させる充電源と、
    ― 前記電位差に関する前記電気的パラメータを決定する測定装置と、
    ― 前記電気的パラメータ及び前記測定データから前記誘電体層厚を決定する信号処理手段と、
    を有する、請求項１に記載の誘電体層厚を決定する方法を実施する装置。

Images