KR20060007020A - 유전체 두께 결정 방법 및 장치와 전기 소자 제조 방법 - Google Patents

유전체 두께 결정 방법 및 장치와 전기 소자 제조 방법 Download PDF

Info

Publication number
KR20060007020A
KR20060007020A KR1020057019552A KR20057019552A KR20060007020A KR 20060007020 A KR20060007020 A KR 20060007020A KR 1020057019552 A KR1020057019552 A KR 1020057019552A KR 20057019552 A KR20057019552 A KR 20057019552A KR 20060007020 A KR20060007020 A KR 20060007020A
Authority
KR
South Korea
Prior art keywords
dielectric layer
thickness
determining
electrical
dielectric
Prior art date
Application number
KR1020057019552A
Other languages
English (en)
Inventor
프라샨트 마즈히
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060007020A publication Critical patent/KR20060007020A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
    • G01B7/06—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

본 발명은 유전층 두께 결정 방법에 관한 것으로, 이 방법은 적어도 하나의 다른 유전층(3)에 의해 전기 전도체(11)로부터 분리되며 그 표면이 노출되는 유전층(13)을 갖는 전기 전도체를 제공하는 단계를 포함한다. 노출된 표면(15) 상으로 전하를 축적하여 노출된 표면(15)과 전기 전도체(11) 사이의 전위차를 유도한다. 전위차에 관한 전기 파라미터를 결정하고 측정을 수행하여 유전층(13)의 두께 및/또는 다른 유전층(3)의 두께에 관한 추가 측정 데이터를 얻는다. 이 방식에서, 유전층(13) 및/또는 다른 유전층(3)의 두께를 결정한다. 전기 소자(100) 제조 방법은 유전층의 두께를 결정하는 이 방법을 포함한다. 유전층의 두께를 결정하는 장치(10)는 이 방법을 실행하도록 구성된다.

Description

유전체 두께 결정 방법 및 장치와 전기 소자 제조 방법{METHOD AND APPARATUS FOR DETERMINING THE THICKNESS OF A DIELECTRIC LAYER}
본 발명은 유전층 두께를 결정하는 방법에 관한 것으로, 이 방법은 표면이 노출되는 유전층을 갖는 전기 전도체를 제공하는 단계와, 이 노출된 표면 상으로 전기 전하를 축적하여 노출된 표면과 전기 전도체 사이의 전위차를 유도하는 단계와, 전위차에 관한 전기 파라미터를 결정하는 단계와, 전기 파라미터로부터 유전층 두께를 유도하는 단계를 포함한다.
또한, 본 발명은 이러한 방법이 수행되는 전기 소자를 제조하는 방법에 관한 것이다.
또한, 본 발명은 이러한 방법에 따라 유전층 두께를 결정하는 장치에 관한 것이다.
도입 단락에서 설명한 유전층 두께의 두께를 결정하는 방법은 WO 02/059631에 개시되어 있다.
공지된 방법에서는, 전기 전하(dQC)를 유전층의 노출된 표면 상으로 축적한다. 전기 전하(dQc)를 축적함으로써, 노출된 표면과 전기 전도체 사이의 전위차(dV)가 유도된다. 이 전위차에 관한 전기 파라미터는 켈빈(Kelvin) 프로브 또는 몬뢰(Monroe) 프로프로 결정하며 이어서 이 전기 파라미터로부터 유전층 두께를 결정한다. 전기 파라미터는 전위차(dV) 그 자체 또는 예를 들어 유전층을 통한 누설 전류일 수 있다. 누설 전류는 시간-의존적일 수 있다.
공지된 방법의 단점은 적어도 하나의 다른 유전층에 의해 전기 전도체로부터 이 유전층이 분리되는 경우에는 유전층의 두께를 결정할 수 없다는 점이다.
본 발명의 목적은 적어도 하나의 다른 유전층에 의해 전기 전도체로부터 유전층이 분리되는 경우에 유전층의 두께를 결정하기에 적합한 방법을 제공하는 것이다.
본 발명은 독립항에 의해 정의된다. 종속항은 유리한 실시예를 정의한다.
본 발명은 공지된 방법에서 전기 파라미터는 적어도 하나의 다른 유전층의 두께(d1)와 두께(d2)의 함수이므로 이 적어도 하나의 다른 유전층에 의해 전기 전도체로부터 유전층이 분리되는 경우에는 유전층의 두께를 결정할 수 없다는 점에 기초한다. 이 문헌은 다른 부분에서 이 적어도 하나의 다른 유전층은 종종 간단히 다른 유전층으로 지칭된다. 적어도 하나의 다른 유전층이 하나 이상의 층을 포함하는 경우, 두께(d2)는 이들 층 각각의 두께를 포함한다. 이 측정을 수행함으로서, 두께(d2)의 다른 함수인 측정 데이터가 얻어진다. 또한, 측정 데이터는 두께(d1) 및 두께(d2)로부터 선택되는 유전층 두께가 전위차 및 측정 데이터로부터 유동 가능하면 두께(d1)에 의존할 수 있다. 이는 전기 파라미터 및 측정 데이터가 두께(d1) 및 두께(d2)에 항이한 함수 의존을 가져서 적어도 하나의 알려지지 않은 것, 즉, 두께(d1) 및/또는 두께(d2) 중 하나가 전기 파라미터 및 측정 데이터로부터 결정될 수 있음을 의미한다.
측정 데이터는 예를 들어, 두께(d1), 두께(d2) 또는 두께(d1) 더하기 두께(d2)의 기계적, 광학적 또는 전기적 측정을 포함할 수 있다.
본 발명에 따른 방법에서, 전기 전도체는 예를 들어 금속, 금속 합금, 반도체 또는 이들 물질층을 포함할 수 있다. 유전층 및 다른 유전층은 예를 들어 실리콘 옥사이드, 실리콘 니트라이드, 탄탈륨 옥사이드, 알루미늄 옥사이드, 바륨 스트론티움 티타늄 또는 하프늄 옥사이드와 같은 임의의 종류의 전기 절연 물질을 포함할 수 있다.
또한, 본 발명에 따른 방법은 두께(d1)의 결정 대신 또는 이에 추가하여 두께(d2)를 결정하는 데 적합하다.
본 발명에 따른 방법은 비교적 작은 두께, 예를 들어, 10nm 이하의 두께를 갖는 유전층에 대해 특히 유리하다. 특히, 이러한 작은 두께의 층에 대해 다른 기술은 신뢰할 수 없거나 정확하지 못하다.
일실시예에서, 유전층은 유전 상수(ε)를 가지며, 다른 유전층은 다른 유전 상수(ε2)를 가지고, 유전층 두께, 예를 들어, 두께(d1)은 두께(d2), 유전 상수(ε1), 다른 유전 상수(ε2), 전기 전하(dQC) 및 전위차(dV)로부터 결정한다. 유전층 및 다른 유전층을 통한 전류 누설을 무시하면, Q-V 관계로도 불리는 dQC의 함수로서 dV가 등가 캐패시턴스 밀도(C/A), 즉, 면적(A)당 캐패시턴스(C)을 유도하는데 이용된다. 등가 캐패시턴스 밀도(C/A)로부터 두께(d1)는 식 ε0A/C = (d1/ε1 + d2/ε2)를 이용하여 유도되는데, ε0은 자유 공간의 유전율이다. 다른 유전층이 n개의 층 스택을 포함하는 경우, n은 1보다 큰 정수이며, 층 각각은 유전 상수(εi+1)를 갖는 두께(di+1)를 가지고, I는 n이하의 양의 정수이며, 위 식의 항(d2/ε2)은 모든 항(di/εi)의 합에 의해 대체된다. 유전층 및 다른 층을 통한 전류 누설을 무시할 수 없는 경우, 전위차는 시간에 의존한다. 이 경우에, 두께(d1)는 공지된 방법에 유사하게 분석함으로써 시간의 함수로서, 예를 들어, 측정된 전위차로부터 결정할 수 있다.
이와 달리, 특히 두께(d2)가 쉽게 이용 가능하지 않은 경우, 측정을 수행하는 다른 방법이 유리할 수 있는데, 이 방법은 예를 들어 유전층 및/또는 다른 유전층의 스펙트럼 반사율에 기초한다. 스펙트럼 반사율을 이용하여 두께(d1) 및 두께(d2)를 결정하는 이 방법은 예를 들어 US-4,999,509로부터 알려져 있다. 이는 스펙트럼 반사율, 즉, 파장의 함수로서 반사되는 빛 강도와 입사 빛 강도의 비율을 측정하는 단계를 포함한다. 얻어진 측정 데이터는 최적화 과정을 이용하여 분석되며 그 결과는 최적화 과정에서 사용되는 초기 파라미터에 적어도 부분적으로 의존한다. 그러므로, 이 기술만으로는 충분히 신뢰할 수 있거나 정확하지 못한 경우가 자주 있으며, 유전층과 다른 유전층이 비교적 얇은, 예를 들어 2 내지 10nm와 같이 50nm보다 작은 두께를 갖는 경우나 다른 유전층과 전기 전도체가 추가적 유전층에 의해 분리되는 경우에 특히 그러하다. 이 방법이 공지된 방법과 조합되어 사용되는 경우, 전기 파라미터는 최적화 과정 동안에 제한을 부과함으로써, 최적화 과정에서 사용되는 초기 파라미터로의 전술한 의존성을 크게 감소시킨다.
전하(dQC)를 축적하고 전기 파라미터를 결정한 후, 측정을 수행하기 전에, 유전층이 적어도 부분적으로 제거하여 다른 유전층의 다른 표면을 노출하는 것이 유리한 경우가 자주 있다. 다른 유전층이 하나 이상의 층을 포함하는 경우, 이들 층의 상부, 즉, 유전층과 직접 접촉하는 층이 노출된다. 이 방식에서, 다른 유전층의 노출된 부분, 즉, 유전층이 존재하지 않는 부위에 대한 측정을 수행할 수 있다. 결과적으로, 측정 데이터는 비교적 작은 정도로 두께(d1)에 관련되며, 상대적으로 계산하기 쉬운 두께(d1) 결정을 가능하게 한다. 유전층을 부분적으로 제거하는 경우, 측정 데이터는 두께(d1)에 가능한 최소로, 즉, 거의 관련되지 않는 것이 바람직하다.
다른 유전층의 노출된 부분의 두께(d2)가 유전층을 제거하는 동안 실질적으로 일정한 경우에는 측정 데이터가 두께(d2)에 직접 관련되므로 더욱 유리하다. 유전층을 적어도 부분적으로 제거하는 단계 동안에 다른 유전층의 일부도 제거되는 경우, 잔여 노출된 다른 유전층은 전기 파라미터를 결정하는 경우 다른 유전층보다 얇다. 두께(d1)의 신뢰할 수 있는 결정을 위해, 두께(d2)의 이 감소는 본 발명에 따른 방법의 실행을 복잡하게 하는 것으로 고려된다.
많은 경우, 유전층을 적어도 부분적으로 제거하는 단계가 에칭 단계를 포함하는 것이 유리한데, 왜냐하면 많은 물질 조합에 있어서 에칭 방법은 두께(d2)를 실질적으로 변경되지 않게 유지하면서 유전층의 적어도 일부를 선택적으로 제거할 수 있게 하는 것이 알려져 있기 때문이다.
유전층을 적어도 부분적으로 제거하여 다른 유전층을 적어로 부분적으로 제거하는 경우, 측정을 수행하는 단계는, 다른 노출된 표면 상으로 다른 전기 전하를 축적하여, 다른 노출된 표면과 전기 전도체 사이의 다른 전위파를 포함하고, 다른 전위차에 관련되는 다른 전기 파라미터를 결정하는 서브 단계를 포함하고, 측정 데이터는 다른 전기 파라미터를 포함하는 것이 더욱 유리하다. 본 발명에 따른 방법의 이 실시예에서, 노출된 다른 유전층의 두께(d2)는 특히 두께(d2)가 가령 50nm 미만의 비교적 작은 두께인 경우에 두께(d2)가 비교적 정확하게 결정되는 장점을 갖는 공지된 방법과 유사한 방식으로 결정된다. 이러한 비교적 작은 두께에 있어서, 다른 방법은 요구되는 정확성을 갖지 못하는 경우가 자주 있다.
본 발명에 따른 방법의 다른 실시예에서는, 전기 전도체 및 다른 유전층은 추가 유전층, 즉, 유전층에 의해 분리되며, 다른 유전층 및 추가 유전층은 초기에 스택을 형성하고, 측정 데이터는 추가 유전층의 두께(d3)에 관련된다. 유전층, 다른 유전층 및 추가 유전층을 통한 누설 전류를 무시할 수 있는 경우, 두께(d1)는 식 ε0A/C=(d1/ε1 + d2/ε2 + d3/ε3)으로부터 쉽게 유도되는데, ε3은 추가 유전층의 유전 상수이며 A/C는 등가 캐패시턴스 밀도(C/A)의 역수이다.
두께(d2) 및 두께(d3)가 존재하는 경우에는 이들도 본 발명에 따른 방법을 실행하는 경우에 결정되는 것이 종종 바람직하다.
이와 달리, 두께(d2) 및/또는 두께(d3)가 쉽게 이용 가능하지 않는 경우에 특히, 예를 들어, 유전층 및/또는 다른 유전층의 스펙트럼 반사율에 기초하는 측정을 수행하는 다른 방법이 유리할 것이다.
많은 경우, 측정을 수행하는 단계는 노출된 표면 및/또는 다른 유전층의 노출된 표면의 스펙트럼 반사율을 결정하는 단계를 포함하는 것이 유리하다. 이 방법은 이 기술분야에 잘 알려져 있으며 WO 02/059631에 개시되어 있는 방법과 조합하여, 이 방법에 의한 데이터 분석의 모호함을 전술한 바와 같이 줄일 수 있다. WO 02/059631에 개시된 방법과 스펙트럼 반사율을 결정하는 방법과의 조합은 전기 전도체 및 다른 유전층이 추가 유전층에 의해 분리되는 경우에 특히 유리하다. 3개 이상의 유전층을 포함하는 스택 상에 후자의 방법만을 이용하는 것이 불가능할 수 있으나 본 발명에 따른 방법을 이용하는 것은 가능하다.
일실시예에서, 적어도 3개의 층의 전체 스택의 스펙트럼 반사율은 분석의 제한으로서 결정되는 전기 파라미터를 이용하여 분석된다. 다른 실시예에서는, 유전층은 전기 파라미터를 결정한 후 적어도 부분적으로 제거되며, 적어도 부분적으로 노출된 다른 유전층의 스펙트럼 반사율의 측정을 수행하는 단계 이전에 다른 유전층은 적어도 부분적으로 노출된다. 후자의 실시예는 3개의 유전층 대신 2개의 유전층만을, 즉, 다른 유전층 및 추가 유전층만을 포함하기 때문에 스펙트럼 데이터의 분석이 상대적으로 쉽다는 장점을 지닌다.
유전층 두께를 결정하는 방법은 유전층을 갖는 전기 전도체를 포함하는 전기 소자를 제조하는 방법을 실행하는 경우에 유리한데, 이 유전층은 적어도 하나의 다른 유전층에 의해 전기 전도체로부터 분리된다. 전기 소자를 제조하는 방법은 전기 전도체에 하나 이상의 다른 유전층을 제공하는 단계와, 적어도 하나의 다른 유전층에 유전층을 제공하는 단계와, 본 발명에 따른 유전층 두께를 결정하는 방법을 수행하는 단계를 포함하며, 전기 전도체에 적어도 하나의 다른 유전층을 제공하는 단계 및/또는 적어도 하나의 다른 유전층에 유전층을 제공하는 단계를 감시한다.
예를 들어, 트랜지스터와 같은 많은 전기 소자는, 예를 들어, 반도체 기판과 게이트 전극 사이에 배열되는 게이트 유전체 또는 비활성 메모리 소자의 부동 게이트와 제어 게이트 사이에 배열되는 인터-게이트 유전체일 수 있는 유전층을 갖는다. 이들 유전층은 종종 2개 또는 3개, 어떤 경우에는 그 이상을 포함하여 서로 적층되는 분리된 층을 포함한다. 간단히 ON층이라 지칭되는 실리콘 옥사이드 및 실리콘 니트라이드 층의 스택과, 간단히 ONO층이라 지칭되는 실리콘 옥사이드, 실리콘 니트라이드 및 실리콘 옥사이드 층의 스택을 예로 들 수 있다. 다른 예로는 탄탈륨 옥사이드, 하프늄 옥사이드, 지르코늄 옥사이드 및 알루미늄 옥사이드와 같은 실리콘 다이옥사이드의 유전 상수보다 높은 유전 상수를 갖는 유전 물질을 적어도 하나의 층이 포함하는 층들의 스택이 있다. 이 기술 분야에서 하이-k(high-k) 물질로 불리는 이들 물질은, 반도체 또는 금속과 직접 접촉할 수 없는 경우가 자주 있다. 그러므로, 이들은 종종, 예를 들어, 하이-k 물질과 전기 전도체 사이에 삽입되는 실리콘 다이옥사이드층을 포함하는 스택에 적용될 수 있다.
신뢰할 수 있는 전기 소자를 얻기 위해, 스택의 유전층 각각은 특정 범위 내의 두께를 가져야 한다. 전기 소자의 제조 동안, 이들 층 각각의 두께는 정확하게 감시되어야 한다. 두께(d2) 및 두께(d3)가 존재하는 경우에 이들도 본 발명에 따른 방법을 실행하는 경우에 결정되는 것이 바람직하다.
전기 소자의 제조 동안에 본 발명에 따른 유전층 두께 결정 방법을 수행하는 단계는, 유전층, 다른 유전층 및 추가 유전층이 존재하는 경우 이들이, 후속 유전층 형성 전에 측정을 위한 유전층 중 하나를 증착한 후에 전도체를 제거할 필요 없이 하나의 툴에서 후속적으로 형성될 수 있다는 장점을 지닌다.
본 발명에 따르면, 유전층 두께는, 예를 들어, 사전 제조되는 전기 소자를 포함하는 하나 이상의 다른 전기 전도체로서 동일한 챔버에서 동시에 처리되는 테스트 웨이퍼와 같은 분리된 전기 전도에 상에서 결정될 수 있다. 이와 달리, 유전층 두께는 사전 제조되는 전기 소자를 포함하는 전기 전도체와 동일한 전기 전도체 상에서 결정될 수 있다. 후자의 실시예는 전기 전도체가 하나씩 처리되는 소위 싱글 웨이퍼 프로세싱(single wafer processing)에서 처리되는 것이 바람직하다.
본 발명의 방법에 따른 유전층 두께를 결정하는 장치는 전하를 축적하는 전하 소스와, 전위차에 관한 전기 파라미터를 결정하는 측정 장치와, 전기 파라미터 및 측정 데이터로부터 유전층 두께를 결정하는 신호 처리 수단을 포함한다. 바람직하게는, 이 신호 처리기는 적용 가능한 경우에 두께(d1), 두께(d2) 및 두께(d3)를 결정한다.
본 발명에 따른 유전층 두께 결정 방법과 장치 및 전기 소자 제조 방법의 이들과 다른 양태는 첨부된 도면을 참조하여 보다 상세히 설명할 것이다.
도 1은 유전층 두께를 결정하는 장치의 개략적 단면도이다.
도 2a-2d는 전기 장치 제조 방법에 대한 실시예의 여러 단계에서의 전기 전도체의 단면도이다.
도면은 실제 축적대로 도시된 것이 아니다. 전체에서, 동일 구성요소는 동 일한 참조 번호로 표시되어 있다.
유전층 두께를 결정하는 방법은 도 1에 도시된 예를 들어, 실리콘 웨이퍼, 절연 웨이퍼 상의 실리콘 또는 갈륨 비소 웨이퍼일 수 있는 전기 전도체(11)를 제공하는 단계를 포함한다. 전기 전도체(11)는 접지 전위에 전기 접속되는 도전 진공 처크(conductive vacuum chuck, 18)의 의해 지지되며 이에 전기 접속된다. 전기 전도체(11)는 유전층(13)을 갖는데, 이는 예를 들어 실리콘 옥사이드, 실리콘 니트라이드, 탄탈륨 옥사이드, 알루미늄 옥사이드, 하프늄 실리케이트, 지르코늄 옥사이드, 란타늄 옥사이드, 프라세오듐 옥사이드(Pr2O3), 바륨 스트론튬 티타늄 도는 하프늄 옥사이드와 같은 임의의 종류의 전기 절연 물질로 구성될 수 있다. 유전층(13)은 유전층(13)과 관련하여 전술한 물질과 같은 임의의 종류의 전기 절연 물질로 구성될 수 있는 적어도 하나의 다른 유전층(3)에 의해 전기 전도체(11)로부터 분리된다. 유전층(13)은 노출되는 표면(15)을 갖는다.
본 발명에 따른 방법의 단계에서, 전하(dQC)를 노출된 표면(15) 상으로 축적하여, 노출된 표면(15)과 전기 전도체(11) 사이의 전위차(dV)를 유도한다. 전위차(dV)는 유전층(13)의 두께(d1) 및 다른 유전층(3)의 두께(d2)의 함수이다.
도 1에 도시된 유전층 두께를 결정하는 장치(10)는 WO 02/059631의 도 1에 도시된 것와 유사하다. 이는 전기 전하(dQC)를 축적하는 전하 소스(charge source, 16)을 포함한다. 전하 소스(16)는 양 또는 음 극성의 높은 전위를 수신하는 코로나 충전 와이어(14a)와, 예를 들어 접지 전위 또는 바이어스에서 유지되는 금속 링인 코로나-한정 전극 링(14b)을 포함하는 코로나 방전 소스일 수 있다. 바람직하게는, 충전 소스(16)는 유전층(13)의 표면(15) 상에 전하(dQC)를 균일하게 축적할 수 있으며, 바람직하게는 약 6 내지 약 10mm 범위에 존재한다. 코로나 방전 소스는 전기 전하(dQC)를 축적하기에 적합한 제어되는 이온 방전 플럭스(flux)(ionic) 전류를 발생시킬 수 있다. 이 플럭스는 조절 가능하며 약 10-6 내지 약 5 ×10-6Acm-2에 존재한다.
바람직하게는, 축적되는 전하(dQC)의 양은 상대적으로 작으며, 예를 들어, 30초보다 작은 시간 동안 축적되는 전술한 플럭스에 의해 결정된다. 이 방식에서, 전류 누설로 인해 유전층(13)과 다른 유전층(3)에서 발생되는 충전된 트랩(traps)의 양은 이 방법의 정확도를 향상시킨다. 축적되는 전기 전하(dQC)의 양은 높은 전위, 웨이퍼 위의 코로나 전극의 높이 및/또는 코로나 충전 와이어(14a)와 이온 플럭스 한정 전극(14b) 사이에 인가되는 바이어스 전압을 조절함으로써 제어될 수 있다. 전하 소스(16)는 표면(15) 상에 양 또는 음 전하를 축적할 수 있다. 바람직하게는, 전하 소스(16)는 양의 코로나 방전으로 표면(15)을 충전하는데, 이는 충전 균일성의 관점에서 음의 코로나 방전이 제어하기 더 어렵기 때문이다.
후속 단계에서, 전기 전하(dQC)의 축적으로 인한 전위차(dV)에 관한 전기 파 라미터가 결정된다. 이를 위해, 장치(10)는 전위차(dV)에 관한 전기 파라미터를 결정하는 측정 소자(22)를 더 포함한다. 전위 측정 소자(22)는 예를 들어 켈빈 프로브 또는 몬뢰-종류 프로브일 수 있다. 기준 전극(30)과 비교하여 유전층(13)의 접촉 전위를 측정함으로써 전위차(dV)를 결정할 수 있다. 이들 종류의 센서는, 예를 들어, WO 02/059631의 9쪽 28-31 라인에 개시되어 있다. 전형적으로, 전극(30)은 약 1밀리미터의 몇 분의 1의 공기 간격만큼 유전 필름(13)의 상부면으로부터 분리된다. 전하 소스(16) 및 측정 소자(22)는 그들 중심 간에 예를 들어 2cm의 고정 간격(x0)을 두고 서로 분리된다. 표면(15)에 전하(dQC)를 축적한 후, 전하 소스(16) 및 측정 소자(22)를 일정 거리(x0)만큼 이동시켜서 측정 소자(22)가 사전에 전기 전하(dQC)가 제공된 표면(15) 위에 존재하도록 하는 데 솔레노이드(20)가 이용된다.
전기 전도체(11)가 반도체인 경우, 켈빈 또는 몬뢰 전극을 진동시킴으로써 측정되는 접촉 전위(V)의 변경은 축적된 전하(dQC)에 의해 초래되는 전위차(dV)에 의해서 단독으로 결정되지는 않지만, 유전층을 지나는 전압 강하의 변경(dV)과 반도체 표면 장벽에서의 변경(VSB)을 합한 것, 즉, V=dV+VSB와 동일하다. 바람직하게는, 이 장치(10)는 녹색 또는 청색 발광 다이오드인 광원(23,25)을 더 포함하여, 충전(광원(23)) 및 측정(광원(25)) 동안 테스팅 사이트(15)를 조명함으로써, 전기 전도체(11)가 반도체인 경우에 표면 고갈 영역을 붕괴시킴으로써 VSB의 값을 감소시 킨다.
이 장치는 전위차에 관한 신호를 수신하는 연산자인 신호 처리 소자(12)를 더 포함한다. 이 신호 처리 소자(12)는 전하 소스(16) 및 솔레노이드(20)의 고전압도 제어하도록 구성된다.
전위차(dV)에 관한 전기 파라미터의 결정 후, 유전층(13)이 제거되어 에칭 단계에 의해 다른 유전층(3)의 다른 표면을 노출시킨다. 일실시예에서, 유전층(13)은 실리콘 니트라이드로 구성되며, 다른 유전층(3)은 실리콘 다이옥사이드로 구성되고, 에칭 단계는 인 산(phosphoric acid), H3PO4이 에칭 작용제로서 사용되는 습식 에칭을 포함한다. 이러한 에칭 공정은 실리콘 니트라이드가 선호되는데, 즉, 시리콘 니트라이드가 실리콘 다이옥사이드보다 더 효율적으로 제거된다. 이 선택성은 에칭 작용제를 가열함으로써 향상되며 통상적으로 25:1보다 크다. 그러므로, 다른 유전층의 노출된 부분의 두께는 유전층을 적어도 부분적으로 제거하는 동안에 실질적으로 일정하게 유지된다.
얻어진 전기 전도체(11)는 다른 유전층(3)만을 갖는다. 본 발명에 따른 방법의 후속 단계에서, 적어도 하나의 다른 유전층(3)의 두께의 다른 함수인 측정 데이터를 얻기 위한 측정이 수행된다. 이 측정을 수행하는 단계는 다른 전하(dQCF)를 다른 유전층(3)의 다른 노출된 표면 상으로 축적하는 서브 단계를 포함하여, 유사한 방식으로 이 장치(10)를 이용하여 다른 노출된 표면과 전기 전도체(11) 사이의 다른 전위차(dVF)를 유도하며, 그 후 다른 전위차(dVF)에 관한 다른 전기 파라미터 를 결정한다.
다른 전하(dQCF)는 전하 소스(16)에 의해 적층하며 다른 전위차(dVF)는 전술한 바와 유사한 방식으로 측정 소자(22)에 의해 결정한다. 신호 처리 소자(12)는 측정 데이터에 관한 다른 신호도 수신하도록 구성되어, 신호 및 다른 신호로부터 유전층 두께를 결정한다.
이 실시예에서, 전기 파라미터는 전위차(dV)를 포함하고, 측정 데이터는 다른 전위차(dVF)를 포함하며, 유전층 두께는 전기 파라미터 및 측정 데이터로부터 유도되고, 이 유전층 두께는 유전층(13)의 두께(d1)와 적어도 하나의 다른 유전층(3)의 두께(d2)로부터 선택된다. 유전층(13)은 유전 상수(ε1)를 가지며, 다른 유전층(3)은 다른 유전 상수(ε2)를 가지고, 유전층(13)의 두께(d1)는 다른 유전층(3)의 두께(d2), 전하(dQC) 및 전위차(dV)로부터 결정한다. 이를 위해, 다른 유전층(3)의 두께(d2)는 식 ε0A/CF = d2/ε2에 따라 다른 전위차(dVF)와 다른 전하(dQCF)로부터 결정되는데, ε0은 자유 공간의 유전율이고 A/CF는 dQCF의 함수로서 dVF로부터 유도되는 등가 캐패시턴스 밀도의 역수이다. 이어서, 유전층(13)의 두께(d1)는 식 ε0A/C = (d1/ε1 + d2/ε2)에 따라 결정하는데, A/C는 dQC의 함수로서 dV로부터 유도되는 등가 캐패시턴스 밀도의 역수이다. 이 신호 처리 소자(12)는 이들 2개의 식을 풀어서 두께(d1) 및 두께(d2)를 제공하도록 구성된다.
이 방법의 다른 실시예에서, 이 측정을 수행하는 단계는 유전층(13)의 노출된 표면(15)의 스펙트럼 반사율을 결정하는 단계를 포함한다. 이와 달리, 스펙트럼 반사율은 다른 유전층(3)의 다른 노출된 표면에 대해 결정된다. 이들 경우에, 두께(d2)는 US-4,999,509와 유사한 방식으로 측정된 스펙트럼 반사율로부터 결정된다.
다른 실시예에서, 전기 전도체(11)와 다른 유전층(3)은 예를 들어 도 2a에 도시된 바와 같이 추가 유전층(33)에 의해 분리된다. 이 방법은, 유전층(13)의 노출된 표면 상에 전하(dQC)를 축적하는 단계와, 전위차(dV)에 관한 전기 파라미터를 결정하는 단계와, 도 2b의 구조를 유도하는, 유전층(13)을 부분적으로 제거하여 다른 유전층(3)을 노출시키는 단계와, 다른 유전층(3)의 노출된 표면 상에 다른 전기 전하(dQCF)를 축적하는 단계와, 전술한 방법의 실시예와 유사하게, 다른 전위차(dVF)에 관한 다른 전기 파라미터를 결정하는 단계를 포함한다. 또한 , 이 방법은, 도 2c의 구조를 유도하는, 다른 유전층(3)을 부분적으로 제거하여 추가 유전층(33)을 노출시키는 단계와, 추가 유전층(33)의 노출된 표면 상에 추가 전하(dQCA)를 축적하는 단계와, 추가 전위차(dVA)에 관한 추가 전기 파라미터를 결정하는 단계를 더 포함한다. 측정 데이터는 다른 전위차(dVF) 및 추가 전위차(dVA)를 포함한다. 측정 데이터는 추가 유전층(33)의 두께(d3)의 다른 함수이다. 유전층 두께는 두께 (d1), 두께(d2) 및 두께(d3)로부터 선택되며, ε0A/CA=d3/ε3, ε0A/CF=(d2/ε2+d3/ε3) 및 ε0A/C=(d1/ε1 + d2/ε2 + d3/ε3)을 통해 전기 파라미터 및 측정 데이터로부터 유도되는데, ε3은 추가 층(33)의 유전 상수를 표시한다. 여기서, A/C는 dV 및 dQC로부터 유도되는 등가 캐패시턴스 밀도의 역수이고, A/CF는 dVF 및 dQCF로부터 유도되는 등가 캐패시턴스 밀도의 역수이며, A/CA는 dVA 및 dQCA로부터 유도되는 등가 캐패시턴스 밀도의 역수이다.
이 방법의 다른 실시예에서, 측정을 수행하는 단계는 유전층(13)의 노출된 표면(15)의 스펙트럼 반사율을 결정하는 단계를 포함한다. 이와 달리, 스펙트럼 반사율은 도 2b 및 2c에 각각 도시된 추가 유전층(33)의 추가 노출된 표면(15”) 및/또는 다른 유전층(3)의 다른 노출된 표면(15')에 대해 결정된다. 이들 경우에서, 두께(d2) 및/또는 두께(d3)는 US-4,999,509와 유사한 방식으로 측정된 스펙트럼 반사율로부터 결정된다.
본 발명에 따른 전기 소자(100) 제조 방법은 전기 전도체(11)를 다른 유전층(3)에 제공하는 단계와, 다른 유전층(3)을 유전층(13)에 제공하는 단계와, 본 발명에 따른 유전층 두께를 결정하는 방법을 수행하는 단계를 포함한다. 도 2a-2d에 도시된 실시예에서는, 전기 전도체(11)는 다른 유전층(3)을 제공하는 단계 이전에 추가 층(33)이 제공되는 단결정 실리콘 웨이퍼이다. 유전층(13)을 제공한 후, 노출된 표면에는 도 2a에 도시된 게이트층(2)을 형성하도록 후속하여 패터닝되는 다 결정 실리콘 층을 제공한다. 이어서, 전술한 바와 같은 유전층을 결정하는 방법은 전기 전도체(11)에 다른 유전층(3)을 제공하는 단계 및/또는 다른 유전층(3)에 유전층(13)을 제공하는 단계를 감시하기 위해 수행된다. 이를 위해, 전하(dQC)를 도 2에 도시된 층(13)의 표면 상에 축적하고 결과 전위차(dV)를 결정한다. 이어서, 도 2b에 도시된 바와 같이, 유전층(13) 부분을 제거하여 다른 유전층(3)의 표면(15')을 노출시키고, 결과 다른 전위차(dVF)를 결정한다. 다음 단계에서는, 도 2c에 도시된 바와 같이, 다른 유전층(3)을 제거하여 추가 유전층(33)의 표면(15”)을 노출시키고 다른 전하(dQCA)를 표면(15”) 상에 축적하고 결과 다른 전위차(dVA)를 결정한다. 최종적으로, 추가 유전층(33)을 부분적으로 제거하여 전기 전도체(11)를 노출시키고, 이온을 주입하여 형성된 스택 부근에 소스 영역(50) 및 드레인 영역(51)을 형성한다.
이 방식으로 얻어진 도 2d에 도시된 전기 소자(100)는 트랜지스터이다. 이는 유전층(13)을 갖는 전지 전도체(11)를 포함하는데, 이 유전층(13)은 적어도 하나의 다른 유전층(3)에 의해 전기 전도체(11)로부터 분리된다.
요약하면, 본 발명에 따른 유전층의 두께를 결정하는 방법은 적어도 하나의 다른 유전층(3)에 의해 전기 전도체(11)로부터 분리되는 유전층(13)을 갖는 전기 전도체(11)를 제공하는 단계를 포함하는데, 그 표면은 노출된다. 노출된 표면(15) 상으로, 전하를 축적하여, 노출된 표면(15)과 전기 전도체(11) 사이의 전위차를 유도한다. 전위차에 관한 전기 파라미터를 결정하고측정을 수행하여 유전층(13)의 두께 및/또는 다른 유전층(3)의 두께에 관한 추가 측정 데이터를 얻는다. 이 방식에서, 유전층(13) 및/또는 다른 유전층(3)의 두께를 결정한다. 전기 소자(100) 측정 방법은 유전층의 두께를 결정하는 이 방법을 포함한다. 유전층의 두께를 결정하는 장치(10)는 이 방법을 실행하기 위해 구성된다.
전술한 실시예는 본 발명을 한정하는 것이 아니라는 것을 이해해야 하며, 당업자는 첨부된 청구 범위를 벗어나지 않고 많은 다른 실시예가 가능하다는 것을 이해할 것이다. 청구 범위에서, 괄호 안의 어떠한 참조 기호도 청구 범위를 제한하는 것으로 해석되어서는 안된다. "포함한다"라는 단어가 청구 범위에 기재된 것 이외의 구성요소 또는 단계의 존재를 배제하는 것은 아니다. "하나의"라는 단어가 복수의 이러한 구성요소의 존재를 배제하는 것은 아니다.

Claims (10)

  1. 유전층 두께 결정 방법으로서,
    유전층(13)을 갖는 전기 전도체(11)를 제공하는 단계 - 상기 유전층(13)은 적어도 하나의 다른 유전층(3)에 의해 상기 전기 전도체(11)로부터 분리되며, 상기 유전층(13)의 표면(15)은 노출됨 - 와,
    전하를 상기 노출된 표면(15) 상으로 축적하여, 상기 노출된 표면과 상기 전기 전도체(11) 사이에 전위차를 유도하는 단계 - 상기 전위차는 상기 유전층(13)의 두께 및 상기 적어도 하나의 다른 유전층(3)의 두께의 함수임 - 와,
    상기 전위차에 관한 전기 파라미터를 결정하는 단계와,
    상기 적어도 하나의 다른 유전층(3)의 두께의 다른 함수인 측정 데이터를 얻기 위한 측정을 수행하는 단계 - 상기 유전층 두께는 상기 유전층(13)의 두께 및 상기 적어도 하나의 다른 유전층(3)의 두께로부터 선택됨 - 와,
    상기 전기 파라미터 및 측정 데이터로부터 상기 유전층 두께를 유도하는 단계를 포함하는
    유전층 두께 결정 방법.
  2. 제 1 항에 있어서,
    상기 유전층(13)은 소정 유전 상수를 가지며,
    상기 다른 유전층(3)은 다른 유전 상수를 가지고,
    상기 유전층 두께는 상기 유전 상수, 상기 다른 유전 상수, 상기 전하, 상기 전기 파라미터 및 상기 유전층(13)의 두께 또는 상기 적어도 하나의 다른 유전층(3)의 두께로부터 결정되는
    유전층 두께 결정 방법.
  3. 제 1 항에 있어서,
    상기 전기 파라미터를 결정하는 단계 후 상기 측정을 수행하는 단계 이전에, 상기 유전층(13)을 적어도 부분적으로 제거하여 상기 적어도 하나의 다른 유전층(3)의 다른 표면(15')을 노출시키는 단계를 더 포함하는
    유전층 두께 결정 방법.
  4. 제 3 항에 있어서,
    상기 적어도 하나의 다른 유전층(3)의 상기 노출된 부분의 두께는 상기 유전층(13)을 적어도 부분적으로 제거하는 단계 동안 실질적으로 일정하게 유지되는
    유전층 두께 결정 방법.
  5. 제 3 항에 있어서,
    상기 유전층(13)을 적어도 부분적으로 제거하는 단계는 에칭 단계를 더 포함하는
    유전층 두께 결정 방법.
  6. 제 3 항에 있어서,
    상기 측정을 수행하는 단계는,
    추가 전하를 상기 노출된 다른 표면(15') 상으로 축적하여, 상기 다른 노출된 표면(15')과 상기 전기 전도체(11) 사이의 다른 전위차를 유도하는 단계와,
    상기 다른 전위차에 관한 다른 전기 파라미터를 결정하는 단계 - 상기 측정 데이터는 상기 다른 전기 파라미터를 포함함 - 를 포함하는
    유전층 두께 결정 방법.
  7. 제 1 항에 있어서,
    상기 전기 전도체(11) 및 상기 다른 유전층(3)은 추가 유전층(33)에 의해 분리되며,
    상기 측정 데이터는 상기 추가 유전층의 두께의 다른 함수이고,
    상기 유전층 두께는 상기 유전층(13)의 두께, 상기 다른 유전층(3)의 두께 및 상기 추가 유전층(33)의 두께로부터 선택되며,
    상기 유전층 두께는 상기 전위차 및 상기 측정 데이터로부터 유도되는
    유전체 두께 결정 방법.
  8. 제 3 항에 있어서,
    상기 측정을 수행하는 단계는 상기 노출된 표면(15) 및/또는 상기 다른 노출된 표면(15')의 스펙트럼 반사율을 결정하는 단계를 포함하는
    유전체 두께 결정 방법.
  9. 전기 소자(100) 제조 방법으로서,
    상기 전기 소자(100)는 유전층(13)을 갖는 전기 전도체(11)를 포함하고,
    상기 유전층(13)은 적어도 하나의 다른 유전층(3)에 의해 상기 전기 전도체(11)로부터 분리되며,
    상기 방법은,
    상기 전기 전도체(11)에 상기 적어도 하나의 다른 유전층(3)을 제공하는 단계와,
    상기 적어도 하나의 다른 유전층(3)에 상기 유전층(13)을 제공하는 단계와,
    제 1 항에 기재된 상기 유전층 두께 결정하는 방법을 수행하여, 상기 전기 전도체(11)에 상기 적어도 하나의 다른 유전층(3)을 제공하는 단계 및/또는 적어도 하나의 다른 유전층(3)에 상기 유전층(13)을 제공하는 단계를 감시하는 단계를 포함하는
    전기 소자 제조 방법.
  10. 제 1 항에 기재된 방법에 따라 유전층 두께를 결정하는 장치(10)로서,
    전기 전하를 축적하는 전하 소스(16)와,
    전위차에 관한 전기 파라미터를 결정하는 측정 소자(22)와,
    상기 전기 파라미터와 상기 측정 데이터로부터 상기 유전층 두께를 결정하는 신호 처리 수단(12)을 포함하는
    유전층 두께 결정 장치.
KR1020057019552A 2003-04-17 2004-04-14 유전체 두께 결정 방법 및 장치와 전기 소자 제조 방법 KR20060007020A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101051 2003-04-17
EP03101051.5 2003-04-17

Publications (1)

Publication Number Publication Date
KR20060007020A true KR20060007020A (ko) 2006-01-23

Family

ID=33185941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057019552A KR20060007020A (ko) 2003-04-17 2004-04-14 유전체 두께 결정 방법 및 장치와 전기 소자 제조 방법

Country Status (7)

Country Link
US (2) US7256056B2 (ko)
EP (1) EP1629252A1 (ko)
JP (1) JP2006523837A (ko)
KR (1) KR20060007020A (ko)
CN (1) CN1774610A (ko)
TW (1) TW200506320A (ko)
WO (1) WO2004092676A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929768B1 (ko) * 2007-03-07 2009-12-03 큐셉트 테크놀로지스 인크. 비-진동 접촉 전위차 센서와 제어되는 조명을 이용하는반도체 검사 시스템 및 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004092676A1 (en) * 2003-04-17 2004-10-28 Koninklijke Philips Electronics N.V. Method and apparatus for determining the thickness of a dielectric layer
JP4669679B2 (ja) * 2004-07-29 2011-04-13 東京エレクトロン株式会社 窒化珪素膜の製造方法及び半導体装置の製造方法
EP2229574A2 (en) * 2007-11-29 2010-09-22 Nxp B.V. Method of and device for determining and controlling the distance between an integrated circuit and a substrate
CN104792255B (zh) 2015-05-06 2018-06-05 京东方科技集团股份有限公司 一种膜厚测试装置及膜厚测试方法
CN114763986B (zh) * 2021-01-14 2024-04-19 欣兴电子股份有限公司 电路板内介电层厚度之量测装置及量测方法
CN117091489B (zh) * 2023-10-16 2023-12-22 青禾晶元(天津)半导体材料有限公司 一种复合结构的顶膜厚度检测装置及检测方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840809A (en) * 1972-12-04 1974-10-08 Ibm Non-destructive measurement of dielectric properties
JP2637820B2 (ja) * 1989-03-27 1997-08-06 オリンパス光学工業株式会社 光学式膜厚測定装置
US6538462B1 (en) * 1999-11-30 2003-03-25 Semiconductor Diagnostics, Inc. Method for measuring stress induced leakage current and gate dielectric integrity using corona discharge
US6569691B1 (en) * 2000-03-29 2003-05-27 Semiconductor Diagnostics, Inc. Measurement of different mobile ion concentrations in the oxide layer of a semiconductor wafer
US6680621B2 (en) * 2001-01-26 2004-01-20 Semiconductor Diagnostics, Inc. Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current
WO2004092676A1 (en) * 2003-04-17 2004-10-28 Koninklijke Philips Electronics N.V. Method and apparatus for determining the thickness of a dielectric layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929768B1 (ko) * 2007-03-07 2009-12-03 큐셉트 테크놀로지스 인크. 비-진동 접촉 전위차 센서와 제어되는 조명을 이용하는반도체 검사 시스템 및 장치

Also Published As

Publication number Publication date
WO2004092676A1 (en) 2004-10-28
US20060214680A1 (en) 2006-09-28
TW200506320A (en) 2005-02-16
CN1774610A (zh) 2006-05-17
US7256056B2 (en) 2007-08-14
US20070281373A1 (en) 2007-12-06
JP2006523837A (ja) 2006-10-19
EP1629252A1 (en) 2006-03-01
US7687286B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
US7012438B1 (en) Methods and systems for determining a property of an insulating film
US7687286B2 (en) Method and apparatus for determining the thickness of a dielectric layer
US6538462B1 (en) Method for measuring stress induced leakage current and gate dielectric integrity using corona discharge
US7397254B1 (en) Methods for imperfect insulating film electrical thickness/capacitance measurement
US8241928B2 (en) Test structure and method for detecting charge effects during semiconductor processing
KR100546303B1 (ko) 코로나 전하를 이용한 집적 회로 소자의 콘택홀 모니터링방법
US8004290B1 (en) Method and apparatus for determining dielectric layer properties
US7064565B1 (en) Methods and systems for determining an electrical property of an insulating film
US7501837B2 (en) Test structure and method for detecting charge effects during semiconductor processing using a delayed inversion point technique
JP3506875B2 (ja) 電気特性測定装置
KR100448529B1 (ko) 이온전류밀도 측정방법 및 측정장치 및 반도체디바이스제조방법
US6677766B2 (en) Shallow trench isolation step height detection method
US20030197175A1 (en) Test structure for evaluating antenna effects
JP2609728B2 (ja) Ｍｉｓ界面評価法及び装置
US20070212800A1 (en) Methods for detecting charge effects during semiconductor processing
CN108732225B (zh) 离子敏感场效应晶体管及其形成方法
US20090032813A1 (en) Test Wafer, Manufacturing Method Thereof and Method for Measuring Plasma Damage
US20240159701A1 (en) Ion-sensitive field-effect transistors with local-field bias
KR20080029699A (ko) 리세스 깊이 측정 방법
US6677608B2 (en) Semiconductor device for detecting gate defects
JPH09252038A (ja) プラズマ損傷評価装置及びプラズマ損傷評価方法
US7709836B2 (en) Detector arrangement, method for the detection of electrical charge carriers and use of an ONO field effect transistor for detection of an electrical charge
JPH07174800A (ja) 表面計測装置
US20040092044A1 (en) Ion current density measuring method and instrument, and semiconductor device manufacturing method
TW202430879A (zh) 用於離子檢測和識別的位於微流體腔上方的離子感測場效電晶體

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid