JP2007048950A

JP2007048950A - 半導体装置及びその製造方法

Info

Publication number: JP2007048950A
Application number: JP2005231855A
Authority: JP
Inventors: Takayuki Hisaka; 隆行日坂; Koichi Fujita; 光一藤田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-08-10
Filing date: 2005-08-10
Publication date: 2007-02-22

Abstract

【課題】Ｔ字型又はΓ型のゲート電極を用いる場合に、耐湿性を向上させることができる半導体装置及びその製造方法を得る。
【解決手段】半導体基板と、半導体基板上に離間して形成されたソース電極及びドレイン電極と、ソース電極とドレイン電極との間に配置され、半導体基板とショットキ接合されたＴ字型又はΓ型のゲート電極と、ゲート電極の下部の柱状部分を覆う酸化膜とを有し、酸化膜とソース電極及びドレイン電極とは離間している。
【選択図】図１

Description

本発明は、Ｔ字型又はΓ型のゲート電極を有する半導体装置及びその製造方法に関し、特に耐湿性を向上させることができる半導体装置及びその製造方法に関するものである。

電子移動度が高いＧａＡｓ等の化合物半導体を用いた電界効果トランジスタにおいて、ゲート抵抗を低減させるためにＴ字型又はΓ型のゲート電極が用いられている。

このようなＴ字型のゲート電極を用いた従来の半導体装置を図６に示す。半絶縁性のＧａＡｓからなる半導体基板１１の表面に、Ｓｉをドープしたｎ型ＧａＡｓからなるチャネル層１２が形成されている。そして、半導体基板１１上に、Ａｕ等からなるソース電極１３及びドレイン電極１４が互いに離間して形成されている。また、ＷＳｉ電極１５及びＡｕ電極１６からなるＴ字型又はΓ型のゲート電極が、ソース電極１３とドレイン電極１４との間に配置され、半導体基板１１とショットキ接合されている。そして、全面が保護膜１８により覆われている。このようにゲート電極には、高温時の劣化を抑制するため、高融点金属、特にＷ系材料（Ｗ、ＷＳｉ）が用いられる（例えば、特許文献１参照）。

特開平４−２４６８３６号公報

高周波デバイスには高価な気密パッケージが使用されてきたが、低コスト化のため非気密パッケージ化の要求が高まっている。そのためには半導体素子の耐湿性を確保する必要がある。しかし、Ｗ系材料は、高湿度環境下では腐食してしまう。そして、ゲート電極が腐食するとゲート抵抗（Ｒｇ）の増大、ピンチオフ特性不良等の電気特性が劣化する。この対策として、パッシベーション膜によりゲート電極を保護し、水分のゲート電極への浸入を抑制する方法がある。

しかし、ゲート抵抗を低減させるためにＴ字型又はΓ型のゲート電極を用いた場合、パッシベーション膜のカバレッジが悪くなり、ゲート電極を十分に保護することができない。そして、パッシベーション膜を厚くすると、ゲート容量が増加してトランジスタの高周波特性が低下するという問題がある。また、有機膜（例えばポリイミド、Benzo Cyclo Butane（ＢＣＢ）膜）によるチップ表面保護が耐湿保護として用いられるが、パッシベーション膜と同様にゲートの容量増大による特性低下の問題がある。

従って、高周波特性を確保しつつ耐湿性を改善するには、ゲート電極の周りをできるだけ薄く、耐湿性の高い膜でカバレッジよく保護することが必要である。しかし、従来のプラズマＣＶＤによって形成された保護膜（ＳｉＮｘ等）は、ゲート電極がＴ型又はΓ型の場合は、カバレッジが悪く、ゲート電極の下部において膜質が低下し耐湿性を十分確保することができなかった。また、ポリイミドなどの有機保護膜を塗布した場合は、ゲート容量が増大し性能が低下するという問題があった。

本発明は、上述のような課題を解決するためになされたもので、その目的は、Ｔ字型又はΓ型のゲート電極を用いる場合に、耐湿性を向上させることができる半導体装置及びその製造方法を得るものである。

本発明に係る半導体装置は、半導体基板と、半導体基板上に離間して形成されたソース電極及びドレイン電極と、ソース電極とドレイン電極との間に配置され、半導体基板とショットキ接合されたＴ字型又はΓ型のゲート電極と、ゲート電極の下部の柱状部分を覆う酸化膜とを有し、酸化膜とソース電極及びドレイン電極とは離間している。

本発明に係る半導体装置の製造方法は、半導体基板上に、Ｗを含む物質からなるＴ字型又はΓ型のゲート電極を形成する工程と、酸性溶液で処理することにより、ゲート電極の下部の柱状部分にＷＯ_３膜を形成する酸化工程とを有する。本発明のその他の特徴は以下に明らかにする。

本発明により、Ｔ字型又はΓ型のゲート電極を用いる場合に、耐湿性を向上させることができる。

実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。半絶縁性のＧａＡｓからなる半導体基板１１の表面に、Ｓｉをドープしたｎ型ＧａＡｓからなるチャネル層１２が形成されている。そして、半導体基板１１上に、Ａｕ等からなるソース電極１３及びドレイン電極１４が互いに離間して形成されている。

また、ＷＳｉ電極１５及びＡｕ電極１６からなるＴ字型のゲート電極が、ソース電極１３とドレイン電極１４との間に配置され、半導体基板１１とショットキ接合されている。ここではゲート電極がＴ字型の場合について説明するが、ゲート電極はΓ型でもよい。そして、ゲート電極の下部の柱状部分を覆うように酸化膜１７が設けられている。さらに、全面が保護膜１８により覆われている。

上記のように酸化膜１７を設けたことにより、水分によるＷＳｉ電極１５の腐食を抑制することができる。また、酸化膜１７は、ソース電極及びドレイン電極とは離間しており、高耐圧になっている。

上記の半導体装置の製造方法について説明する。まず、半絶縁性のＧａＡｓからなる半導体基板１１の表面にＳｉをドープして、ｎ型ＧａＡｓからなるチャネル層１２を形成する。そして、半導体基板１１上に、Ａｕ等からなるソース電極１３及びドレイン電極１４と、ＷＳｉ電極１５及びＡｕ電極１６からなるＴ字型のゲート電極とを形成する。

次に、酸性溶液で処理することによりＷＳｉ電極１５を酸化して、ＷＯ_３からなる酸化膜１７を形成する。このようなウェット処理によれば、ゲート形状によらず水分の曝されるゲート表面を処理することができる。従って、Ｔ字型又はΓ型のゲート電極の下部の柱状部分を覆うように酸化膜１７を形成することができる。

ここで、ＷＳｉ電極１５のウェット酸化では、酸性水溶液中の電気化学的酸化又は酸化剤による酸化（化学的酸化）によって、Ｗ→ＷＯ_２→Ｗ_２０_５→ＷＯ_３の反応により酸化膜１７を形成する。図２は、Ｗのプールベイ図である。この図から、ＰＨ≦３、Ｅ≧０Ｖの領域でＷＯ_３が形成できることが分かる。そこで、酸性溶液中でゲート電極にプラス電位を与えることで、ゲート電極の下部の柱状部分に酸化膜を形成する。

具体的なゲート電極の酸化処理の方法を図３を用いて説明する。ここで、あらかじめ半導体基板１１（ウェハ）上に、コンタクトパッド２１と、コンタクトパッド２１と接続された金属配線２２とを形成しておく。図４は、半導体基板の一部を示す上面図である。図示のように、金属配線２２は各チップ２３を分割するスクライブライン上に形成する。そして、接続配線２４によりゲート電極１５，１６と金属配線２２を接続する。

次に、上記の半導体基板１１を溶液槽２５の酸性溶液２６に浸す。半導体基板１１上に形成したコンタクトパッド２１にコンタクト用電極２７をコンタクトさせ、プラス電圧を与える。これにより、プラス電圧をゲート電極１５，１６に印加して、ゲート電極の下部の柱状部分に酸化膜１７を形成する。

次に、全面を覆うように保護膜１８を形成する。そして、スクライブラインに沿って半導体基板１１をチップごとに切断する。以上の構成により図１に示す半導体装置が製造される。

なお、ＷＯ_３膜を水素処理によりＷＯ_２膜に還元することで、より安定な酸化膜を得ることができる。

実施の形態２．
実施の形態２では、酸素プラズマにより、ゲート電極の下部の柱状部分にＷＯ_３膜を形成する。その他の構成は実施の形態１と同様である。これにより、実施の形態１と同様の効果を得ることができる。

実施の形態３．
図５は、本発明の実施の形態３に係る半導体装置を示す断面図である。この半導体装置は、実施の形態１に係る半導体装置の半導体基板１１表面にスペーサ膜１９を設けたものである。この半導体装置を製造するには、まず、ゲート電極を形成する前に半導体基板１１上にスペーサ膜１９を形成する。次に、スペーサ膜１９を開口してゲート電極を形成する。

このように酸化工程の前に半導体基板１１を保護するためのスペーサ膜１９を形成することで、ＷＳｉ電極１５の表面を酸化処理する際に、半導体基板１１の表面をスペーサ膜１９で覆い、酸性溶液に曝されてダメージを受けるのを防ぐことができる。また、スペーサ膜１９はゲート電極より先に形成するため、ゲート電極の影になる部分でも膜質が低下することなく半導体基板１１を保護することができる。

本発明の実施の形態１に係る半導体装置を示す断面図である。Ｗのプールベイ図である。ゲート電極の酸化処理の方法を示す図である。半導体基板の一部を示す上面図である。本発明の実施の形態３に係る半導体装置を示す断面図である。従来の半導体装置を示す断面図である。

符号の説明

１１半導体基板
１３ソース電極
１４ドレイン電極
１５ＷＳｉ電極（ゲート電極）
１６Ａｕ電極（ゲート電極）
１７酸化膜
１８保護膜
１９スペーサ膜
２６酸性溶液

Claims

半導体基板と、
前記半導体基板上に離間して形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間に配置され、前記半導体基板とショットキ接合されたＴ字型又はΓ型のゲート電極と、
前記ゲート電極の下部の柱状部分を覆う酸化膜とを有し、
前記酸化膜と前記ソース電極及び前記ドレイン電極とは離間していることを特徴とする半導体装置。
半導体基板上に、Ｗを含む物質からなるＴ字型又はΓ型のゲート電極を形成する工程と、
酸性溶液で処理することにより、前記ゲート電極の下部の柱状部分にＷＯ_３膜を形成する酸化工程とを有することを特徴とする半導体装置の製造方法。
半導体基板上に、Ｔ字型又はΓ型のゲート電極を形成する工程と、
酸性溶液中で前記ゲート電極にプラス電位を与えることで、前記ゲート電極の下部の柱状部分に酸化膜を形成する酸化工程とを有することを特徴とする半導体装置の製造方法。
前記ゲート電極に接続する金属配線を前記半導体基板のスクライブライン上に形成する工程と、
前記スクライブラインに沿って前記半導体基板をチップごとに切断する工程とを更に有し、
前記酸化工程において、前記金属配線を介して前記ゲート電極にプラス電位を与えることを特徴とする請求項３に記載の半導体装置の製造方法。
半導体基板上に、Ｗを含む物質からなるＴ字型又はΓ型のゲート電極を形成する工程と、
酸素プラズマにより、前記ゲート電極の下部の柱状部分にＷＯ_３膜を形成する酸化工程とを有することを特徴とする半導体装置の製造方法。
水素処理により前記ＷＯ_３膜をＷＯ_２膜に還元する工程とを有することを特徴とする請求項２又は５に記載の半導体装置の製造方法。
前記酸化工程の前に前記半導体基板を保護するためのスペーサ膜を形成する工程を更に有することを特徴とする請求項２〜５の何れか１項に記載の半導体装置の製造方法。