TWI480934B - 半導體裝置及製造半導體裝置之方法 - Google Patents

半導體裝置及製造半導體裝置之方法 Download PDF

Info

Publication number
TWI480934B
TWI480934B TW101106164A TW101106164A TWI480934B TW I480934 B TWI480934 B TW I480934B TW 101106164 A TW101106164 A TW 101106164A TW 101106164 A TW101106164 A TW 101106164A TW I480934 B TWI480934 B TW I480934B
Authority
TW
Taiwan
Prior art keywords
film
semiconductor layer
electrode
gate electrode
insulating film
Prior art date
Application number
TW101106164A
Other languages
English (en)
Other versions
TW201246316A (en
Inventor
Toshihiro Ohki
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201246316A publication Critical patent/TW201246316A/zh
Application granted granted Critical
Publication of TWI480934B publication Critical patent/TWI480934B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

半導體裝置及製造半導體裝置之方法
在此所討論之實施例係大致有關於一種半導體裝置和用於製造半導體裝置的方法。
氮化物半導體(如氮化鎵、氮化鋁、氮化銦)或氮化物半導體之含混合晶體之材料具有寬能隙(wide band gap)和用於高輸出電子裝置、短波長照明裝置等等。在高輸出電子裝置中，正在開發FET(場效電晶體)(特別是HEMT，高電子遷移率電晶體)的相關技術。使用氮化物半導體之HEMT係用在例如高輸出/高效率放大器或高功率開關裝置(high electric power switching device)。
為了達到常關(normally-off)的特性，這種裝置使用之HEMT可包括具有藉由移除閘極電極正下方的部分半導體層形成之閘極凹槽之結構。此外，還有包括MIS(金屬絕緣半導體)結構的HEMT，MIS結構具有形成為閘極絕緣膜之絕緣膜。
為了鈍化(passivation)或類似之目的，在其上形成例如源極電極和汲極電極後，如上述之FET之半導體裝置具有保護膜，保護膜以其整個表面上形成之絕緣材料製成。
專利文件1：日本特開第2002-359256號
專利文件2：日本特開第5-136126號
專利文件3：日本特開第2008-306026號
通常情況下，矽化合物(如氮化矽(SiN)，氧化矽(SiO2 )) 被用作例如氮化物半導體形成的HEMT的保護膜。用作保護膜之矽化合物具有高絕緣性和低介電常數，而且可以比較容易形成。此外，金(Au)被用作HEMT的閘極電極。用作閘極電極的金具有高抗電移能力(electromigration resistance)，並能減少閘極電極之電阻。因此，HEMT係組構成具有金製成的在閘極電極上形成之矽化合物製成的保護膜。
然而，金及矽的共晶晶體(eutectic crystal)往往形成於HEMT的部分，其中金及矽相互接觸。共晶晶體之形成導致如閘極電極之絕緣性之退化和電阻增加的問題。因為金與矽之共晶溫度是約為370℃的相對低溫，所以半導體裝置的製造或半導體裝置的使用時，往往形成金及矽(金-矽共晶)之共晶晶體。因此，形成金矽共晶時，往往發生閘極電極的電阻增加和絕緣電阻的退化。特別是部分高輸出電子裝置可局部成為高溫。因此，根據其中使用高輸出電子裝置的環境或狀態，在高輸出電子裝置很容易形成金-矽共晶。因此，金矽共晶之形成導致半導體裝置的可靠性退化。
根據本發明之一態樣，係為提供一種半導體裝置，其係包括：基板；半導體層，形成於該基板上方且包括氮化物半導體；電極，形成於該半導體層上方且包括金；阻障膜，形成於該電極上方；以及保護膜，形成於該半導體層上方且包括氧化矽膜、氮化矽膜、氧氮化矽膜的其中之一。 保護膜形成於阻障膜上。阻障膜包括金屬氧化物材料、金屬氮化物膜或金屬氧氮化物膜。
藉由在申請專利範圍中特別提出之元素和組合，將會實現及達到本發明之目的和優點。
應了解到，前述敘述和下列實施方式係為例示及說明目的，且非用於限制本發明，如申請專利範圍中所保護者。
 [第一實施例] (半導體裝置)
藉由使用金以外的材料形成閘極電極或藉由使用矽化合物以外的材料形成保護膜，可以防止金矽共晶的形成。然而，由於矽化合物的特性，保護膜使用矽化合物(如二氧化矽、氮化矽)是可行的。同樣，由於金的特性，閘極電極使用金或金合金是可行且較佳的。
接著，參照第1圖描述根據本發明的第一實施例的半導體裝置。根據本發明之實施例之半導體裝置1是HEMT(高電子遷移率電晶體)。在半導體裝置1中，緩衝層(未圖示)形成於例如半導體材料製成的基板10的表面上。具有包括電子渡越層(electron transit layer)21、間隔層22、電子供應層23和蓋層24之分層組構之半導體層係藉由磊晶成長(epitaxial growth)形成於緩衝層上。具有開口之絕緣膜51形成於蓋層24上。閘極電極41形成於絕緣膜51之開口中，並與蓋層24接觸。雖然第1圖所示之實施例中源極電極42和汲極電極43形成與電子供應層23接觸，但 是源極電極42和汲極電極43也可以形成與電子渡越層21接觸。金屬材料製成之閘極電極保護膜60和氧化物或閘極電極保護膜60之金屬之類製成之阻障膜61形成於閘極電極41的頂部上。絕緣膜52形成於例如絕緣膜51和阻障膜61的暴露部分上。絕緣膜51和絕緣膜52構成保護膜50。
例如，Si基板或藍寶石(Al2 O3 )基板可用為基板10。在此實施例，具有半導體特性之碳化矽基板用為基板10。作為第一半導體層之電子渡越層21是以i-GaN製成。間隔層22是以i-ALGaN製成。作為第二半導體層之電子供應層23是以氮化鋁鎵n-AlGaN製成。蓋層24是以n-GaN製成。從而，向電子供應層23之側上在部分電子渡越層21中形成二維電子氣體(secondary electron gas；2DEG)21a。
閘極電極41以金或金合金形成。源極電極42和汲極電極43以金屬材料製成。此外，構成保護膜50之絕緣膜51、52是以SiN製成。雖然保護膜50可以矽材料之氧化物或氧氮化物(oxinitride)製成，但考慮SiN的粘接強度和電性方面，保護膜50較佳以SiN製成。
形成閘極電極保護膜60和阻障膜61以防止金及矽彼此直接接觸。阻障膜61是以例如金屬材料之氧化物、氮化物或氧氮化物製成。阻障膜61較佳以具有障礙物(barricading)特性以防止金及矽進入之材料形成。阻障膜61的材料可以是選自例如鋁、鈦、鉭、鎢、鉬、鉿、鎳、鋯之一個或多個金屬材料之氧化物、氮化物或氧氮化物。同樣，閘極電極保護膜60之材料較佳是選自例如鋁、鈦、 鉭、鎢、鉬、鉿、鎳、鋯之一個或多個金屬材料。在阻障膜61的材料是形成閘極電極保護膜60的材料的氧化物的情況中，因為阻障膜61可藉由氧化閘極電極保護膜60的表面而形成，所以半導體裝置1之製程可以簡化而且可以降低製造成本。因此，較佳形成具有形成閘極電極保護膜60的材料的氧化物之阻障膜61。儘管第1圖所示的實施例之半導體裝置1包括閘極電極保護膜60和阻障膜61，半導體裝置1可以藉由例如氧化整個閘極電極保護膜60而形成只有阻障膜61。因為閘極電極41和閘極電極保護膜60是以金屬材料製成，所以閘極電極保護膜60相對於閘極電極41具有很強的粘接強度。因為阻障膜60和閘極電極保護膜61含有相同元素，所以藉由例如氧化閘極電極保護膜60所形成之阻障膜61相對於閘極電極保護膜60具有很強的粘接強度。因此，相比直接於閘極電極41上沉積阻障膜61(包括例如絕緣膜)的情況，可以達到更強的粘接強度，藉由經閘極電極保護膜60形成阻障膜61，剝離(peeling)或之類的行為變得更加困難。在此實施例中，閘極電極保護膜60是以鈦製成，阻障膜61是以鈦氧化物製成。
藉由形成閘極電極保護膜60和阻障膜61，閘極電極41中包括之金和絕緣膜52中包括之矽可以避免相互接觸。因此，可以防止金矽共晶的形成。因此，可以製造高度可靠的半導體裝置1。
雖然上述的實施例是應用於閘極電極41是由含有金之材料製成的情況，但上述的實施例也可以應用於源極電 極42和汲極電極43以含有金之材料形成的情況。換句話說，藉由形成阻障膜61於含有金的材料製成之電極上，可以達到實質相同的優點。
(製造半導體裝置之方法)
參照第2A至4圖，以下描述根據本發明的第一實施例之半導體裝置之製造方法。
首先，如第2A圖中所示，緩衝層(未圖示)形成於具有半導體特性(如碳化矽)的材料製成的基板10上。然後，半導體層組構經緩衝層(未圖示)形成於基板10上。藉由依序形成電子渡越層(第一半導體層)21、間隔層22、電子供應層(第二半導體層)23和蓋層24，形成半導體層組構。應注意到，藉由使用MOVPE(金屬有機氣相磊晶成長)法磊晶成長形成電子渡越層21、間隔層22、電子供應層23和蓋層24。例如，電子渡越層21以具有約3微米(μm)之厚度之i-GaN層形成。間隔層22以具有約5奈米(nm)之厚度之i-AlGaN形成。電子供應層23以具有約30奈米之厚度之n-AlGaN層形成。電子渡越層21、間隔層22和電子供應層23摻雜雜質(如矽)，使雜質濃度約為5×1018 cm-3 。蓋層24是以具有厚度約10奈米之n-GaN層形成。蓋層24摻雜雜質(如矽)，使雜質濃度約為5×1018 cm-3 。然後，形成裝置隔離區(未圖示)。首先，在形成裝置隔離區時，光阻鋪設於半導體層組構上。然後，曝光和顯影(developed)光阻。從而，形成具有對應於裝置隔離區之區域之開口之光阻圖案。然後，使用含有氯成分的氣體對光阻圖案進行乾蝕刻。 然後，藉由形成絕緣膜於乾蝕刻區域或藉由執行預定元素的離子注入於乾蝕刻區域，形成裝置隔離區。
然後，如第2B圖所示，形成絕緣膜51。為了例如鈍化的目的，形成絕緣膜51。絕緣膜51成為部分保護膜50。在此實施例中，具有膜厚度例如從2奈米至200奈米的範圍之SiN膜被用為絕緣膜51。例如，藉由使用濺鍍法或電漿CVD(plasma CVD；電漿化學氣相沉積)法，氮化矽膜形成具有約20奈米的厚度。雖然在此實施例氮化矽膜作為絕緣膜51，但可使用其他膜。例如，或者可用鋁氧化物膜(氧化鋁；Al2 O3 )來作為絕緣膜51。
然後，如第2C圖所示，源極電極42和汲極電極43形成於電子供應層23上。例如，在形成源極電極42和汲極電極43時，首先，光阻鋪設於絕緣膜51上。然後，曝光和顯影光阻。從而，形成具有對應於源極電極42和汲極電極43之區域之開口之光阻圖案。然後，對光阻圖案執行例如RIE(反應離子蝕刻)之乾蝕刻，以移除對應於未形成光阻圖案之區域的部分絕緣膜51和部分蓋層24。因此，暴露電子供應層23的表面。在移除絕緣膜51時，氟型氣體用於乾蝕刻。在移除蓋層24時，氯型氣體用在乾蝕刻。然後，具有包括鉭/鋁(鉭：20奈米，鋁：200奈米)之分層組構之金屬膜係藉由使用例如真空沉積方法沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鉭/鋁製成的源極和汲極電極42、43形成於未形成光阻圖 案之區域。剝離後，可以藉由執行於550℃之溫度的熱處理而實現歐姆接觸。雖然上述的實施例形成的光阻圖案使用於乾蝕刻和剝離，但可分別形成用於乾蝕刻之光阻圖案和用於剝離之光阻圖案。
然後，如第3A圖所示，開口71形成於絕緣膜51中。開口71用於致使閘極電極41接觸半導體層組構。例如，在形成開口71時，光阻鋪設於絕緣膜51。然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成開口71之區域中。然後，藉由使用氟型氣體執行乾蝕刻(例如，RIE)，移除對應於光阻圖案的開口區域之部分絕緣膜51。因此，開口71形成於絕緣膜51中。然後，可藉由使用例如有機溶劑移除光阻圖案。
然後，如第3B圖所示，形成閘極電極41和閘極電極保護膜60。例如，在形成閘極電極41和閘極電極保護膜60時，首先，光阻鋪設於絕緣膜51。然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成閘極電極41之區域中。應注意到，形成光阻圖案使絕緣膜51之開口71位於光阻圖案的開口區域內。然後，具有包括鎳/金/鈦(鎳：10奈米，金：400奈米，鈦：20奈米)之分層組構之金屬膜係藉由使用例如真空沉積方法沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鎳/金製成的閘極電極41形成於未形成光阻圖案之區域中。此外，鈦製成的閘極電極保護膜60形成於 閘極電極41上。
然後，如第3C圖所示，藉由氧化閘極電極保護膜60的表面形成阻障膜61。例如，藉由執行於約300℃之氧環境(oxygen atmosphere)之退火處理、使用氧電漿(oxygen plasma)之灰化處理或鈦表面上之紫外線(UV；ultraviolet)臭氧處理，氧化鈦的表面(即閘極電極保護膜60之表面)。因此，形成二氧化鈦製成之阻障膜61。或者，可藉由例如鈦的自然氧化形成阻障膜61。
然後，如第圖4所示，絕緣膜52形成於絕緣膜51、閘極電極41(由阻障膜61)、源極電極42和汲極電極43上。例如，藉由沉積(例如，電漿CVD、濺鍍)具有500nm之膜厚度之SiN膜形成絕緣膜52。因此，形成包括絕緣膜51、52之保護膜50。
以根據上述實施例的半導體裝置1，可以防止閘極電極41包含之金和絕緣膜52包含之矽之間之共晶，因為閘極電極保護膜60和阻障膜61形成於閘極電極41和絕緣膜52之間。從而可以改善半導體裝置1的可靠性。此外，保護膜50可作為中間層絕緣膜使另一電晶體可以形成於保護膜50上。在這種情況下，其他電晶體的可靠性不會受到不利影響，因為電極保護膜60和阻障膜61形成於閘極電極41上。雖然上述的半導體裝置1包括閘極電極保護膜60和阻障膜61，但可藉由氧化移除整個閘極電極保護膜使得只有阻障膜61保留在半導體裝置1上。
雖然閘極電極41的側表面接觸絕緣膜52，但只有少 量的金-矽共晶形成，因為其中閘極電極41和絕緣膜52接觸之區域小。因此，閘極電極41的側表面和絕緣膜之間的接觸對半導體裝置的影響不大。此外，在閘極電極保護膜50和阻障膜61不僅形成在閘極電極41的頂表面上也形成在閘極電極41的側表面上的情況下，因為覆蓋整個閘極電極41，所以半導體裝置的可靠性可以進一步提高。
因此，可以製造根據本發明的上述實施例之半導體裝置1(如電晶體)。雖然根據上述實施例的半導體層組構的半導體層以GaN和AlGaN形成，但是半導體層也可以如InAlN或InGaAlN的氮化物形成。
[第二實施例] (半導體裝置)
接著，參照第5圖描述根據本發明的第二實施例的半導體裝置2。在第二實施例中，相同組件以與第一實施例相同之元件符號表示，且不進一步解釋。根據第二實施例之半導體裝置2也是HEMT(高電子遷移率電晶體)。在半導體裝置2中，緩衝層(未圖示)形成於例如半導體材料製成的基板10的表面上。具有包括電子渡越層21、間隔層22、電子供應層23和蓋層24之分層組構之半導體層藉由磊晶成長形成於緩衝層上。此外，閘極電極41以接觸蓋層24之方式形成於蓋層24之區域上。源極電極42和汲極電極43與電子供應層23接觸形成。二維電子氣體(2DEG)21a形成於向電子供應層23的部分電子渡越層21中。或者，源極電極42和汲極電極43可以形成與電子渡越層21接 觸。金屬材料製成之閘極電極保護膜60和氧化物或閘極電極保護膜60之金屬之類製成之阻障膜61形成於閘極電極41的頂部上。絕緣膜52形成於例如蓋層24和阻障膜61的暴露部分上。根據第二實施例之保護層150是SiN製成。雖然保護膜150可以例如，矽氧化物或氧氮化物形成，但考慮諸如SiN的粘接強度和電性能方面，較佳形成具有SiN的保護膜150。
藉由形成閘極電極保護膜60和阻障膜61，可以避免閘極電極41中包括之金和保護膜150中包括之矽相互接觸。因此，可以防止金矽共晶的形成。因此，可以製造高度可靠的半導體裝置2。
(製造半導體裝置之方法)
接著，參照第6A至7B圖，以下描述根據本發明的第二實施例之半導體裝置2之製造方法。
首先，第6A圖中所示，緩衝層(未圖示)形成於具有半導體特性(如碳化矽)的材料製成的基板10上。然後，半導體層組構經緩衝層(未圖示)形成於基板10上。藉由依序形成電子渡越層(第一半導體層)21、間隔層22、電子供應層(第二半導體層)23和蓋層24，形成半導體層組構。應注意到，藉由使用MOVPE(金屬有機氣相磊晶成長)法磊晶成長形成電子渡越層21、間隔層22、電子供應層23和蓋層24。例如，電子渡越層21以具有約3微米之厚度之i-GaN層形成。間隔層22以具有約5奈米之厚度之i-AlGaN形成。電子供應層23以具有約30奈米之厚度之n-AlGaN層形 成。電子渡越層21、間隔層22和電子供應層23摻雜雜質(如矽)，使雜質濃度約為5×1018 cm-3 。蓋層24是以具有厚度約10奈米之n-GaN層形成。蓋層24摻雜雜質(如矽)，使雜質濃度約為5×1018 cm-3 。然後，形成裝置隔離區(未圖示)。首先，在形成裝置隔離區時，光阻鋪設於半導體層組構上。然後，曝光和顯影光阻。從而，形成具有對應於裝置隔離區之區域之開口之光阻圖案。然後，使用含有氯成分的氣體對光阻圖案進行乾蝕刻。然後，藉由形成絕緣膜於乾蝕刻區域或藉由執行預定元素的離子注入於乾蝕刻區域，形成裝置隔離區。
然後，如第6B圖所示，源極電極42和汲極電極43形成於電子供應層23上。例如，在形成源極電極42和汲極電極43時，首先，光阻鋪設於蓋層24上。然後，曝光和顯影光阻。從而，形成具有對應於源極電極42和汲極電極43之區域之開口之光阻圖案(未圖示)。然後，對光阻圖案執行乾蝕刻例如RIE(反應離子蝕刻)，以移除對應未形成光阻圖案之區域的部分蓋層24。因此，暴露電子供應層23的表面。在移除蓋層24時，氯型氣體用在乾蝕刻。然後，具有包括鉭/鋁(鉭：20奈米，鋁：200奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鉭/鋁製成的源極和汲極電極42、43形成於未形成光阻圖案之區域。剝離後，可以藉由執行於550℃之溫度的熱處 理而實現歐姆接觸。
然後，如第6C圖所示，閘極電極41和閘極電極保護膜60形成於蓋層24上。例如，在形成閘極電極41和閘極電極保護膜60時，首先，光阻鋪設於蓋層24上。然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成閘極電極41之區域中。然後，具有包括鎳/金/鈦(鎳：10奈米，金：400奈米，鈦：20奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鎳/金製成的閘極電極41形成於未形成光阻圖案之區域中。此外，鈦製成的閘極電極保護膜60形成於閘極電極41上。
然後，如第7A圖所示，藉由氧化閘極電極保護膜60的表面形成阻障膜61。例如，藉由執行於約300℃之氧環境之退火處理、使用氧電漿之灰化處理或鈦表面上之紫外線臭氧處理，氧化鈦的表面(即閘極電極保護膜60之表面)。因此，形成二氧化鈦製成之阻障膜61。或者，可藉由例如鈦的自然氧化形成阻障膜61。
然後，如第圖7B所示，包括絕緣材料(膜)之保護膜150形成於蓋層24、閘極電極41(由阻障膜61)、源極電極42和汲極電極43上。例如，藉由沉積(例如，電漿CVD、濺鍍)具有500nm之膜厚度之SiN膜形成保護膜150。
以根據上述實施例的半導體裝置2，可以防止閘極電 極41包含之金和保護膜150包含之矽之間之共晶，因為閘極電極保護膜60和阻障膜61形成於閘極電極41和保護膜150之間。從而可以改善半導體裝置2的可靠性。此外，保護膜150可作為中間層絕緣膜使另一電晶體可以形成於保護膜150上。
因此，可以製造根據本發明的上述實施例之半導體裝置2(如電晶體)。雖然根據上述實施例的半導體層組構的半導體層以GaN和AlGaN形成，半導體層也可以如InAlN或InGaAlN的氮化物形成。
[第三實施例]
(半導體裝置)
接著，參照第8圖描述根據本發明的第三實施例的半導體裝置3。在第三實施例中，相同組件以與第一和第二實施例相同之元件符號表示，且不進一步解釋。根據第三實施例之半導體裝置3也是HEMT(高電子遷移率電晶體)。在半導體裝置3中，緩衝層(未圖示)形成於例如半導體材料製成的基板10的表面上。具有包括電子渡越層21、間隔層22和電子供應層23之分層組構之半導體層藉由磊晶成長形成於緩衝層上。因此二維電子氧體(2DEG)21a形成於向電子供應層23的部分電子渡越層21中。開口(成為凹槽)形成於電子供應層23中。氧化鋁或類似者製成的絕緣膜230(成為閘極絕緣膜)形成於包括開口(凹槽)的底部和側表面的電子供應層23上。閘極電極41形成於經絕緣膜230形成凹槽之電子供應層23的區域上。形成源極電極42 和汲極電極43接觸電子供應層23。或者，源極電極42和汲極電極43可形成接觸電子渡越層21。金屬材料製成的閘極電極保護膜60和氧化物或閘極電極保護膜60的金屬之類製成的阻障膜61形成於閘極電極41的頂部上。包括絕緣材料(膜)之保護膜250形成於例如絕緣膜51和阻障膜61的暴露部分上。根據第三實施例之保護層250以SiN製成。雖然保護膜250可以例如矽氧化物或氧氮化物形成，但考慮諸如SiN的粘接強度和電性能的方面，較佳形成具有SiN的保護膜250。
藉由形成閘極電極保護膜60和阻障膜61，可以避免閘極電極41中包括之金和保護膜250中包括之矽相互接觸。因此，可以防止金矽共晶的形成。因此，可以製造高度可靠的半導體裝置3。
(製造半導體裝置之方法)
接著，參照第9A至11圖，以下描述根據本發明的第三實施例之半導體裝置3之製造方法。
首先，如第9A圖中所示，緩衝層(未圖示)形成於具有半導體特性(如碳化矽)的材料製成的基板10上。然後，半導體層組構經緩衝層(未圖示)形成於基板10上。藉由依序形成電子渡越層(第一半導體層)21、間隔層22和電子供應層(第二半導體層)23，形成半導體層組構。應注意到，藉由使用MOVPE(金屬有機氣相磊晶成長)法磊晶成長形成電子渡越層21、間隔層22和電子供應層23。例如，電子渡越層21以具有約3微米之厚度之i-GaN層形 成。間隔層22以具有約5奈米之厚度之i-GaN形成。電子供應層23以具有約30奈米之厚度之n-AlGaN層形成。電子渡越層21、間隔層22和電子供應層23摻雜雜質(如矽)，使雜質濃度約為5×1018 cm-3 。然後，形成裝置隔離區(未圖示)。
然後，如第9B圖所示，源極電極42和汲極電極43形成於電子供應層23上。例如，在形成源極電極42和汲極電極43時，首先，光阻鋪設於電子供應層23上。然後，曝光和顯影光阻。從而，形成具有對應於源極電極42和汲極電極43之區域之開口之光阻圖案。然後，具有包括鉭/鋁(鉭：20奈米，鋁：200奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鉭/鋁製成的源極和汲極電極42、43形成於未形成光阻圖案之區域。剝離後，可以藉由執行於550℃之溫度的熱處理實現歐姆接觸。
然後，如第9C圖所示，凹槽271形成於電子供應層23中。例如，在形成凹槽271，光阻鋪設於電子供應層23。然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中將要形成凹槽271之區域中。然後，藉由使用氯型氣體之乾蝕刻(例如，RIE)移除位於光阻圖案(未圖示)的開口區域的部分或全部電子供應層23。從而，凹槽271形成於電子供應層23中。然後，藉由使用例如有機溶劑可移除光阻圖案。
然後，如第10A圖所示，絕緣膜(成為閘極絕緣膜)230形成於包括凹槽27的內表面的電子供應層23的表面上。例如，藉由沉積(例如，ALD(原子層沉積)、濺鍍)具有範圍從2奈米至200奈米(例如，20奈米)的膜厚度的氧化鋁形成絕緣膜230。
然後，如第10B圖所示，閘極電極41和閘極電極保護膜60形成於形成凹槽271之絕緣膜230的區域中。例如，在形成閘極電極41和閘極電極保護膜60時，首先，光阻鋪設於絕緣膜230。然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成閘極電極41之區域中。應注意到，形成光阻圖案使凹槽271位於光阻圖案的開口區域內。然後，具有包括鎳/金/鈦(鎳：10奈米，金：400奈米，鈦：20奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鎳/金製成的閘極電極41形成於包括經絕緣膜230形成凹槽271之區域的區域中。此外，鈦製成的閘極電極保護膜60形成於閘極電極41上。
然後，如第10C圖所示，藉由氧化閘極電極保護膜60的表面形成阻障膜61。例如，藉由執行於約300℃之氧環境之退火處理、使用氧電漿之灰化處理或鈦表面上之紫外線臭氧處理，氧化鈦的表面(即閘極電極保護膜60之表面)。因此，形成二氧化鈦製成之阻障膜61。或者，可藉 由例如鈦的自然氧化形成阻障膜61。
如第11圖所示，保護膜250形成於絕緣膜230、閘極電極41(由阻障膜61)、源極電極42和汲極電極43上。例如，藉由沉積(例如，電漿CVD、濺鍍)具有500 nm之膜厚度之SiN膜形成保護膜250。
以根據上述實施例的半導體裝置3，可以防止閘極電極41包含之金和保護膜250包含之矽之間之共晶，因為閘極電極保護膜60和阻障膜61形成於閘極電極41和保護膜250之間。從而可以改善半導體裝置3的可靠性。此外，保護膜250可作為中間層絕緣膜使另一電晶體可以形成於保護膜250上。
因此，可以製造根據本發明的上述實施例之半導體裝置3(如電晶體)。雖然根據上述實施例的半導體層組構的半導體層以GaN和AlGaN形成，但半導體層也可以如InAlN或InGaAlN的氮化物形成。
[第四實施例] (半導體裝置)
接著，參照第12圖描述根據本發明的第四實施例的半導體裝置4。在第四實施例，相同組件以與第一至第三實施例相同之元件符號表示，且不進一步解釋。
根據第四實施例之半導體裝置4也是HEMT(高電子遷移率電晶體)。在半導體裝置4中，緩衝層(未圖示)形成於例如半導體材料製成的基板10的表面上。具有包括電子渡越層21、間隔層22和電子供應層23之分層組構之半導體 層藉由磊晶成長形成於緩衝層上。因此二維電子氣體(2DEG)21a形成於向電子供應層23的部分電子渡越層21中。氧化鋁或類似者製成的絕緣膜230(成為閘極絕緣膜)形成於電子供應層23上。閘極電極41形成於絕緣膜230之預定區域上。形成源極電極42和汲極電極43接觸電子供應層23。或者，源極電極42和汲極電極43可形成接觸電子渡越層21。金屬材料製成的閘極電極保護膜60和氧化物或閘極電極保護膜60的金屬之類製成的阻障膜61形成於閘極電極41的頂部上。包括絕緣材料(膜)之保護膜250形成於例如絕緣膜51和阻障膜61的暴露部分上。
藉由形成閘極電極保護膜60和阻障膜61，可以防止閘極電極41中包括之金和保護膜250中包括之矽相互接觸。因此，可以防止金矽共晶的形成。因此，可以製造高度可靠的半導體裝置4。
(製造半導體裝置之方法)
接著，參照第13A至14C圖，以下描述根據本發明的第四實施例之半導體裝置4之製造方法。
首先，第13A圖中所示，緩衝層(未圖示)形成於具有半導體特性(如碳化矽)的材料製成的基板10上。然後，半導體層組構經緩衝層(未圖示)形成於基板10上。藉由依序形成電子渡越層(第一半導體層)21、間隔層22和電子供應層(第二半導體層)23，形成半導體層組構。應注意到，藉由使用MOVPE(金屬有機氣相磊晶成長)法磊晶成長形成電子渡越層21、間隔層22和電子供應層23。例如，電子渡 越層21以具有約3微米之厚度之i-GaN層形成。間隔層22以具有約5奈米之厚度之i-GaN形成。電子供應層23以具有約30奈米之厚度之n-AlGaN層形成。電子渡越層21、間隔層22和電子供應層23摻雜雜質(如矽)，使雜質濃度約為5×1018 cm-3 。然後，形成裝置隔離區(未圖示)。
然後，如第13B圖所示，源極電極42和汲極電極43形成於電子供應層23上。例如，在形成源極電極42和汲極電極43時，首先，光阻鋪設於電子供應層23上。然後，曝光和顯影光阻。從而，形成具有對應於源極電極42和汲極電極43之區域之開口之光阻圖案(未圖示)。然後，具有包括鉭/鋁(鉭：20奈米，鋁：200奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鉭/鋁製成的源極和汲極電極42、43形成於未形成光阻圖案之區域。剝離後，可以藉由執行於550℃之溫度的熱處理實現歐姆接觸。
然後，如第13C圖所示，絕緣膜(成為閘極絕緣膜)230形成於電子供應層23的表面上。例如，藉由沉積(例如，ALD、濺鍍)具有範圍從2奈米至200奈米(例如，20奈米)的膜厚度的氧化鋁膜形成絕緣膜230。
然後，如第14A圖所示，閘極電極41和閘極電極保護膜60形成於絕緣膜230上。例如，在形成閘極電極41和閘極電極保護膜60時，首先，光阻鋪設於絕緣膜230。 然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成閘極電極41之區域中。然後，具有包括鎳/金/鈦(鎳：10奈米，金：400奈米，鈦：20奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鎳/金製成的閘極電極41形成於絕緣膜230上。此外，鈦製成的閘極電極保護膜60形成於閘極電極41上。
然後，如第14B圖所示，藉由氧化閘極電極保護膜60的表面形成阻障膜61。例如，藉由執行於約300℃之氧環境之退火處理、使用氧電漿之灰化處理或鈦表面上之紫外線臭氧處理，氧化鈦的表面(即閘極電極保護膜60之表面)。因此，形成二氧化鈦製成之阻障膜61。另外，可藉由例如鈦的自然氧化形成阻障膜61。
然後，如第14C圖所示，保護膜250形成於絕緣膜230、閘極電極41(由阻障膜61)、源極電極42和汲極電極43上。例如，藉由沉積(例如，電漿CVD、濺鍍)具有500 nm之膜厚度之SiN膜形成保護膜250。
以根據上述實施例的半導體裝置4，可以防止閘極電極41包含之金和保護膜250包含之矽之間之共晶，因為閘極電極保護膜60和阻障膜61形成於閘極電極41和保護膜250之間。從而可以改善半導體裝置4的可靠性。此外，保護膜250可作為中間層絕緣膜使另一電晶體可以形成於保護膜250上。
因此，可以製造根據本發明的上述實施例之半導體裝置4(如電晶體)。雖然根據上述實施例的半導體層組構的半導體層以GaN和AlGaN形成，但半導體層也可以如InAlN或InGaAlN的氮化物形成。
[第五實施例] (半導體裝置)
接著，參照第15圖描述根據本發明的第五實施例的半導體裝置5。在第五實施例，相同組件以與第一至第四實施例相同之元件符號表示，且不進一步解釋。
根據第五實施例之半導體裝置5也是HEMT(高電子遷移率電晶體)。在半導體裝置5中，緩衝層(圖未示)形成於例如半導體材料製成的基板10的表面上。具有包括電子渡越層21、間隔層22、電子供應層23和蓋層24之分層組構之半導體層藉由磊晶成長形成於緩衝層上。因此，二維電子氣體(2DEG)21a形成於向電子供應層23的部分電子渡越層21中。此外，包括開口之絕緣膜51形成於蓋層24上。閘極電極41形成於絕緣膜51之開口中並接觸蓋層24。在此實施例中，形成源極電極42和汲極電極43接觸電子供應層23。然而，或者，源極電極42和汲極電極43可形成接觸電子渡越層21。
金屬材料製成的閘極電極保護膜360和氧化物或閘極電極保護膜360的金屬之類製成的阻障膜361形成於閘極電極41的頂部和側表面上。絕緣膜52形成於例如絕緣膜51和阻障膜361的暴露部分上。保護層50形成於例如絕 緣膜51、52上。
藉由形成閘極電極保護膜360和阻障膜361，可以避免閘極電極41中包括之金和絕緣膜52中包括之矽相互接觸。因此，可以防止金矽共晶的形成。因此，可以製造高度可靠的半導體裝置5。應注意到，閘極電極保護膜360可使用同樣於第一實施例的閘極電極保護膜60的材料。此外，阻障膜361可使用同樣於第一實施例的阻障膜61的材料。
(製造半導體裝置之方法)
接著，參照第16A至18B圖，以下描述根據本發明的第五實施例之半導體裝置5之製造方法。
首先，第16A圖中所示，緩衝層(未圖示)形成於具有半導體特性(如碳化矽)的材料製成的基板10上。然後，半導體層組構經緩衝層(未圖示)形成於基板10上。藉由依序形成電子渡越層(第一半導體層)21、間隔層22、電子供應層(第二半導體層)23和蓋層24，形成半導體層組構。然後，雖然沒有示於圖式，但形成有裝置隔離區。
然後，如第16B圖所示，形成絕緣膜51。在此實施例中，形成具有厚度範圍從2奈米至200奈米(例如，20奈米)之SiN膜為絕緣膜51。
然後，如第16C圖所示，源極電極42和汲極電極43形成於電子供應層23上。例如，在形成源極電極42和汲極電極43時，首先，光阻鋪設於絕緣膜51上。然後，曝光和顯影光阻。從而，形成具有對應於源極電極42和汲極 電極43之區域之開口之光阻圖案。然後，對光阻圖案進行如RIE(反應離子蝕刻)的乾蝕刻，以移除對應於沒有形成光阻圖案的區域的部分絕緣膜51和蓋層24。因此，暴露電子供應層23的表面。在移除蓋層24時，在乾蝕刻使用氯型氣體。然後，具有包括鉭/鋁(鉭：20奈米，鋁：200奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鉭/鋁製成的源極和汲極電極42、43形成於未形成光阻圖案之區域。剝離後，可以藉由執行於550℃之溫度的熱處理實現歐姆接觸。
然後，如第17A圖所示，開口71形成於絕緣膜51中。例如，在形成開口71時，光阻鋪設於絕緣膜51。然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成開口71之區域中。然後，藉由使用氟型氣體執行乾蝕刻(例如，RIE)，移除對應於光阻圖案的開口區域的部分絕緣膜51。因此，開口71形成於絕緣膜51中。然後，藉由使用例如有機溶劑可移除光阻圖案。
然後，如第17B圖所示，形成閘極電極41。例如，在形成閘極電極41時，首先，光阻鋪設於絕緣膜51。然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成閘極電極41之區域中。應注意到，形成圖案光阻使絕緣膜51之開口71位於光阻圖案的開口區域內。然後，具有包括鎳/金(鎳：10奈米，金：400奈米) 之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鎳/金製成的閘極電極41形成於不形成光阻圖案的區域中。
然後，如第17C圖所示，形成閘極電極保護膜360。例如，在形成閘極電極保護膜360時，首先，光阻鋪設於絕緣膜51上。然後，曝光和顯影光阻。從而，形成具有對應於閘極電極保護膜360之區域之開口之光阻圖案(未圖示)。形成閘極電極保護膜360使用的光阻圖案具有比形成閘極電極41使用的光阻圖案稍大的開口。因此，閘極電極保護膜360可以形成於閘極電極41整個表面上(在此實施例中，閘極電極41的上和側表面)。然後，Ti(鈦：20 nm)製成的金屬膜藉由使用例如真空沉積法沉積於光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可與金屬膜一起移除。從而，鉭/Al製成的源極和汲極電極42、43形成於不形成光阻圖案的區域。剝離後，可以藉由執行在溫度為550℃的熱處理實現歐姆接觸。因此，鈦製成的閘極電極保護膜360形成於閘極電極41的整個表面上(即上和側表面)。
然後，如第圖18A圖所示，藉由氧化閘極電極保護膜360的表面形成阻障膜361。例如，藉由執行在約300℃之氧環境之退火處理、使用氧電漿之灰化處理、或鈦表面上之UV(紫外線)臭氧處理氧化鈦的表面(即閘極電極保護膜 60之表面)。因此，形成TiO2 製成之阻障膜361。
然後，如第圖18B圖所示，絕緣膜52形成於絕緣膜51、閘極電極41(藉由阻障膜361)、源極電極42和汲極電極43上。例如，藉由沉積(例如，電漿CVD、濺鍍)具有500 nm之膜厚度之SiN膜形成絕緣膜52。因此，形成包括絕緣膜51、52之保護膜50。
以根據上述實施例的半導體裝置5，可以防止閘極電極41包含之金和絕緣膜52包含之矽之間之共晶，因為閘極電極保護膜360和阻障膜361形成於閘極電極41和絕緣膜52之間。從而可以改善半導體裝置5的可靠性。此外，保護膜50可作為中間層絕緣膜使另一電晶體可以形成於保護膜50上。
在上述的實施例中，閘極電極41和閘極電極保護膜360之光阻圖案分別形成。藉由形成雙層光阻圖案，其中向雙層光阻圖案的頂表面之層具有比向雙層光阻圖案的底表面之層較小的區域或藉由形成朝底表面(反錐光阻圖案)變寬之開口，可以藉由執行一次光阻圖案製程製作半導體裝置5之上述組構。例如，在使用雙層光阻圖案的情況中，首先，藉由氣相沉積，沉積鎳/金製成之金屬膜，然後藉由氣相沉積，沉積鈦製成之另一金屬膜。當沉積鈦時，鈦沉積源(即沉積鈦之來源)設置在比鎳/金沉積源(即沉積鎳或金之來源)更向基板10之位置或與基板10的表面上的垂直線(normal line)偏移的位置。藉由設置向基板10之鈦沉積源，可以增加相對於基板10的表面的鈦沉積粒子的斜入 射(oblique incident)的成分。因此，鈦沉積粒子可以進入光阻圖案開口裡面。因此，鈦製成的金屬膜不僅可以形成在鎳/金製成之金屬膜之頂表面上也可以形成在鎳/金製成之金屬膜之側表面上。第19圖例示藉由使用雙層光阻圖案381之上述的方法形成閘極電極41和閘極電極保護膜360。雙層光阻圖案381包括上部381a和底部381b。形成於上部381a中的開口小於形成於底部381b中的開口。
因此，可以製造根據本發明的上述實施例的半導體裝置5(如電晶體)。在此實施例的閘極電極保護膜360和阻障膜361可應用於本發明之上述的第二至第四實施例之閘極電極保護膜和阻障膜。
[第六實施例] (半導體裝置)
接著，參照第20圖描述根據本發明的第六實施例的半導體裝置6。在第六實施例中，相同組件以與第一至第五實施例相同之元件符號表示，且不進一步解釋。
根據第六實施例之半導體裝置6也是HEMT(高電子遷移率電晶體)。在半導體裝置6中，緩衝層(未圖示)形成於例如半導體材料製成的基板10的表面上。具有包括電子渡越層21、間隔層22、電子供應層23和蓋層24之分層組構之半導體層藉由磊晶成長形成於緩衝層上。因此，二維電子氣體(2DEG)21a形成於向電子供應層23的部分電子渡越層21中。此外，包括開口之絕緣膜51形成於蓋層24上。閘極電極41形成於絕緣膜51之開口中並接觸蓋層24。在 此實施例中，形成源極電極42和汲極電極43接觸電子供應層23。然而，或者，源極電極42和汲極電極43可形成接觸電子渡越層21。
阻障絕緣膜461形成於閘極電極41的頂和側表面上和蓋層24上。此外，絕緣膜52形成於例如阻障絕緣膜461、源極電極42和汲極電極43上。保護膜可形成於絕緣膜52上。在此實施例中，藉由沉積(例如，ALD、濺鍍)具有範圍從2奈米至200奈米(例如，20奈米)之膜厚度之鋁氧化物形成阻障絕緣膜461。藉由形成閘極電極52和絕緣膜52之間的阻障絕緣膜461，可以避免閘極電極41中包括之金和絕緣膜52中包括之矽相互接觸。因此，可以防止閘極電極41包括之金和絕緣膜52包括之矽之間之共晶。因此，半導體裝置6的可靠性得以提高。
(製造半導體裝置之方法)
接著，參照第21a至23圖，以下描述根據本發明的第六實施例之半導體裝置6之製造方法。
首先，如第21a圖中所示，緩衝層(未圖示)形成於具有半導體特性(如碳化矽)的材料製成的基板10上。然後，半導體層組構經緩衝層(未圖示)形成於基板10上。藉由依序形成電子渡越層(第一半導體層)21、間隔層22、電子供應層(第二半導體層)23和蓋層24，形成半導體層組構。然後，雖然沒有示於圖式，但形成有裝置隔離區。
然後，如第21B圖所示，形成絕緣膜51。在此實施例中，形成具有厚度範圍從2奈米至200奈米(例如，20奈 米)之SiN膜為絕緣膜51。
然後，如第21C圖所示，源極電極42和汲極電極43形成於電子供應層23上。例如，在形成源極電極42和汲極電極43時，首先，光阻鋪設於絕緣膜51上。然後，曝光和顯影光阻。從而，形成具有對應於源極電極42和汲極電極43之區域之開口之光阻圖案。然後，對光阻圖案進行如RIE(反應離子蝕刻)的乾蝕刻，以移除對應於沒有形成光阻圖案的區域的部分絕緣膜51和蓋層24。因此，暴露電子供應層23的表面。然後，具有包括鉭/鋁(鉭：20奈米，鋁：200奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鉭/鋁製成的源極和汲極電極42、43形成於未形成光阻圖案之區域。剝離後，可以藉由執行於550℃之溫度的熱處理實現歐姆接觸。
然後，如第22A圖所示，開口71形成於絕緣膜51中。例如，在形成開口71時，光阻鋪設於絕緣膜51。然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成開口71之區域中。然後，藉由執行使用氟型氣體的乾蝕刻(例如，RIE)，移除對應於光阻圖案的開口區域的部分絕緣膜51。因此，開口71形成於絕緣膜51中。然後，藉由使用例如有機溶劑可移除光阻圖案。
然後，如第22B圖所示，形成閘極電極41。例如，在形成閘極電極41時，首先，光阻鋪設於絕緣膜51。然後， 曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成閘極電極41之區域中。應注意到，形成光阻圖案使絕緣膜51之開口71位於光阻圖案的開口區域內。然後，具有包括鎳/金(鎳：10奈米，金：400奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案之整個表面上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，形成鎳/金製成的閘極電極41。
然後，如第22C圖所示，阻障絕緣膜461形成於閘極電極41的頂和側表面上和蓋層24上。在此實施例中，藉由沉積(例如，濺鍍)具有約20奈米的膜厚度的氧化鋁膜形成阻障絕緣膜461。
然後，如第23圖所示，絕緣膜52形成於阻障絕緣膜461上。例如，藉由沉積(例如，電漿CVD、濺鍍)具有500 nm之膜厚度之SiN膜形成絕緣膜52。因此，形成包括絕緣膜52之保護膜。
以根據上述實施例的半導體裝置6，可以防止閘極電極41包含之金和絕緣膜52包含之矽之間之共晶，因為阻障絕緣膜461形成於閘極電極41和絕緣膜52之間。從而可以改善半導體裝置6的可靠性。也就是說，在此實施例中，因為閘極電極41的頂和側表面由阻障絕緣膜461覆蓋，所以沒有閘極電極41和絕緣膜52直接相互接觸之區域。因此，可以防止金矽共晶的形成。因此，可以製造高可靠度的半導體裝置6。阻障絕緣膜461可應用於本發明 之下述的第七至第十實施例。
[第七實施例] (半導體裝置)
接著，參照第24圖描述根據本發明的第七實施例的半導體裝置7。在第七實施例，相同組件以與第一至第六實施例相同之元件符號表示，且不進一步解釋。
根據第七實施例之半導體裝置7也是HEMT(高電子遷移率電晶體)。在半導體裝置7中，緩衝層(未圖示)形成於例如半導體材料製成的基板10的表面上。具有包括電子渡越層21、間隔層22、電子供應層23和蓋層24之分層組構之半導體層藉由磊晶成長形成於緩衝層上。因此，二維電子氣體(2DEG)21a形成於向電子供應層23的部分電子渡越層21中。此外，包括開口之絕緣膜51形成於蓋層24上。閘極電極41形成於絕緣膜51之開口中並接觸蓋層24。在此實施例中，形成源極電極42和汲極電極43接觸電子供應層23。然而，或者，源極電極42和汲極電極43可形成接觸電子渡越層21。
阻障絕緣膜561形成於閘極電極41的頂和側表面上。此外，絕緣膜52形成於例如阻障絕緣膜561和絕緣膜51上。保護膜可形成於絕緣膜51和52上。在此實施例中，藉由沉積(例如，ALD、濺鍍)具有範圍從2奈米至200奈米(例如，20奈米)之膜厚度之鋁氧化物形成阻障絕緣膜561。以覆蓋閘極電極51的方式形成阻障絕緣膜561。也就是說，阻障絕緣膜561只形成在閘極電極41之頂和側表 面上而不形成在絕緣膜51上。以此方式形成阻障絕緣膜561，因為如果鋁氧化物製成的膜整個形成於絕緣膜51上，就可能降低耐壓。因此，藉由形成閘極電極41和絕緣膜52之間的阻障絕緣膜561，可以防止金矽共晶的形成。因此，可以不降低性能而製造高可靠度的半導體裝置7。
(製造半導體裝置之方法)
接著，參照第25A至27B圖，以下描述根據本發明的第七實施例之半導體裝置7之製造方法。
首先，如第25A圖所示，首先，緩衝層(未圖示)形成於以具有半導體特性(如碳化矽)的材料製成的基板10上。然後，半導體層組構經緩衝層(未圖示)形成於基板10上。藉由依序形成電子渡越層(第一半導體層)21、間隔層22、電子供應層(第二半導體層)23和蓋層24形成半導體層組構。然後，雖然沒有示於圖式，但形成有裝置隔離區。
首先，如第21a圖所示，緩衝層(未圖示)形成於以具有半導體特性(如碳化矽)的材料製成的基板10上。然後，半導體層組構經緩衝層(未圖示)形成於基板10上。藉由依序形成電子渡越層(第一半導體層)21、間隔層22、電子供應層(第二半導體層)23和蓋層24形成半導體層組構。然後，雖然沒有示於圖式，但形成有裝置隔離區。
然後，如第25B圖所示，形成絕緣膜51。在此實施例中，形成具有厚度範圍從2奈米至200奈米(例如，20奈米)之SiN膜為絕緣膜51。
然後，如第25C圖所示，源極電極42和汲極電極43 形成於電子供應層23上。例如，在形成源極電極42和汲極電極43時，首先，光阻鋪設於絕緣膜51上。然後，曝光和顯影光阻。從而，形成具有對應於源極電極42和汲極電極43之區域之開口之光阻圖案(未圖示)。然後，對光阻圖案進行如RIE(反應離子蝕刻)的乾蝕刻，以移除對應於沒有形成光阻圖案的區域的部分絕緣膜51和蓋層24。因此，暴露電子供應層23的表面。然後，具有包括鉭/鋁(鉭：20奈米，鋁：200奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，形成鉭/鋁製成的源極和汲極電極42、43。剝離後，可以藉由執行於550℃之溫度的熱處理實現歐姆接觸。
然後，如第26A圖所示，開口71形成於絕緣膜51中。例如，在形成開口71時，光阻鋪設於絕緣膜51。然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成開口71之區域中。然後，藉由使用氟型氣體執行乾蝕刻(例如，RIE)，移除對應於光阻圖案的開口區域的部分絕緣膜51。因此，開口71形成於絕緣膜51中。然後，藉由使用例如有機溶劑可移除光阻圖案。
然後，如第26B圖所示，形成閘極電極41。例如，在形成閘極電極41時，首先，光阻鋪設於絕緣膜51。然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成閘極電極41之區域中。應注意到，形成圖 案光阻使絕緣膜51之開口71位於光阻圖案的開口區域內。然後，具有包括鎳/金(鎳：10奈米，金：400奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案之整個表面上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，形成鎳/金製成的閘極電極41。
然後，如第26C圖所示，阻障絕緣膜461形成於閘極電極41的頂和側表面上和蓋層24上。在此實施例，藉由沉積(例如，濺鍍)具有約20奈米的膜厚度的氧化鋁形成阻障絕緣膜461。
然後，如第27A圖所示，阻障絕緣膜561形成於閘極電極41的頂和側表面上。例如，在形成阻障絕緣膜561時，首先，光阻鋪設於絕緣膜561a。然後，曝光和顯影光阻。從而，形成光阻圖案(未圖示)。光阻圖案有剩餘於閘極電極41之頂和側表面上的光阻且包括形成於例如絕緣膜51之表面上之開口區域。然後，對光阻圖案使用TMAH(四甲基氫氧化銨)進行濕蝕刻以移除對應於不形成光阻圖案之區域之部分絕緣膜561a。然後，移除光阻圖案。因此，由剩餘絕緣膜561a形成阻障絕緣膜561。光阻圖案可藉由使用例如有機溶劑而移除。
然後，如第27B圖所示，絕緣膜52形成於阻障絕緣膜561和絕緣膜51上。例如，由沉積(例如，電漿CVD、濺射)具有膜厚度為500nm之SiN膜形成絕緣膜52。因此，形成包括絕緣膜51和52之保護膜。
以根據上述實施例的半導體裝置7，可以防止閘極電極41包含之金和絕緣膜52包含之矽之間之共晶，因為阻障絕緣膜561形成於閘極電極41和絕緣膜52之間。從而可以改善半導體裝置7的可靠性。也就是說，在此實施例中，因為閘極電極41的頂和側表面由阻障絕緣膜561覆蓋，所以沒有閘極電極41和絕緣膜52直接相互接觸之區域。因此，可以防止金矽共晶的形成。因此，可以製造高可靠度的半導體裝置7。
[第八第實施例] (半導體裝置)
接著，參照第28圖描述根據本發明的第八實施例的半導體裝置8。在第八實施例，相同組件以與第一至第七實施例相同之元件符號表示，且不進一步解釋。
根據第八實施例之半導體裝置8也是HEMT(高電子遷移率電晶體)。在半導體裝置8中，緩衝層(未圖示)形成於例如半導體材料製成的基板10的表面上。具有包括電子渡越層21、間隔層22、電子供應層23和蓋層24之分層組構之半導體層藉由磊晶成長形成於緩衝層上。因此，二維電子氣體(2DEG)21a形成於向電子供應層23的部分電子渡越層21中。此外，接觸蓋層之閘極電極41形成於蓋層24之預定區域中。在此實施例中，形成源極電極42和汲極電極43接觸電子供應層23。然而，或者，源極電極42和汲極電極43可形成接觸電子渡越層21。
阻障絕緣膜561形成於閘極電極41的頂和側表面 上。包括絕緣材料(膜)之保護膜150形成於例如阻障絕緣膜561、蓋層24、源極電極42和汲極電極43上。藉由形成閘極電極41和保護膜150之間的的阻障絕緣膜561，可以防止包括在閘極電極41的金和包括在保護膜150的矽相互接觸。因此，可以防止金矽共晶的形成。因此，可以製造高可靠度的半導體裝置8。
(製造半導體裝置之方法)
接著，參照第29A至30C圖，以下描述根據本發明的第八實施例之半導體裝置8之製造方法。
首先，如第29A圖所示，首先，緩衝層(未圖示)形成於以具有半導體特性(如碳化矽)的材料製成的基板10上。然後，半導體層組構經緩衝層(未圖示)形成於基板10上。藉由依序形成電子渡越層(第一半導體層)21、間隔層22、電子供應層(第二半導體層)23和蓋層24形成半導體層組構。然後，雖然沒有示於圖式，但形成有裝置隔離區。
然後，如第29B圖所示，源極電極42和汲極電極43形成於蓋層24上。例如，在形成源極電極42和汲極電極43時，首先，光阻鋪設於蓋層24上。然後，曝光和顯影光阻。從而，形成具有對應於源極電極42和汲極電極43之區域之開口之光阻圖案。然後，對光阻圖案進行如RIE(反應離子蝕刻)的乾蝕刻，以移除對應於沒有形成光阻圖案的區域的部分蓋層24。因此，暴露電子供應層23的表面。然後，具有包括鉭/鋁(鉭：20奈米，鋁：200奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光 阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，形成鉭/鋁製成的源極和汲極電極42、43。剝離後，可以藉由執行於550℃之溫度的熱處理實現歐姆接觸。
然後，如第29C圖所示，閘極電極41形成於蓋層24上。例如，在形成閘極電極41時，光阻鋪設於蓋層24。然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成閘極電極41之區域中。然後，具有包括鎳/金(鎳：10奈米，金：400奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案之整個表面上。然後，藉由以有機溶劑或之類的浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，形成鎳/金製成的閘極電極41。
然後，如第30A圖所示，絕緣膜561a形成於閘極電極41的頂和側表面上和蓋層24上。藉由沉積(例如，濺鍍)具有約20奈米的膜厚度的氧化鋁膜形成成為阻障絕緣膜561之絕緣膜561a。
然後，如第30B圖所示，以覆蓋閘極電極41的頂和側表面上的方式形成阻障絕緣膜561。例如，在形成阻障絕緣膜561時，首先，光阻鋪設於絕緣膜561a。然後，曝光和顯影光阻。從而，形成光阻圖案(未圖示)。光阻圖案有剩餘於閘極電極41之頂和側表面上的光阻且包括形成於例如蓋層24之表面上之開口區域。然後，對光阻圖案使用TMAH(四甲基氫氧化銨)進行濕蝕刻以移除對應於不形 成光阻圖案之區域之部分絕緣膜561a。然後，移除光阻圖案。因此，由剩餘絕緣膜561a形成阻障絕緣膜561。光阻圖案可藉由使用例如有機溶劑而移除。
然後，如第30C圖所示，包括絕緣材料(膜)的保護膜150形成於阻障絕緣膜561和蓋層24上。例如，由沉積(例如，電漿化學氣相沉積、濺鍍)具有膜厚度為500nm之SiN膜形成保護膜150。因此，形成包括絕緣材料(膜)之保護膜150。
以根據上述實施例的半導體裝置8，可以防止閘極電極41包含之金和保護膜150包含之矽之間之共晶之形成，因為阻障絕緣膜561形成於閘極電極41和保護膜150之間。從而可以改善半導體裝置8的可靠性。
[第九實施例]
(半導體裝置)
接著，參照第31圖描述根據本發明的第九實施例的半導體裝置9。在第九實施例中，相同組件以與第一至第八實施例相同之元件符號表示，且不進一步解釋。
根據第九實施例之半導體裝置9也是HEMT。在半導體裝置9中，緩衝層(未圖示)形成於例如半導體材料製成的基板10的表面上。具有包括電子渡越層21、間隔層22和電子供應層23之分層組構之半導體層藉由磊晶成長形成於緩衝層上。因此，二維電子氣體(2DEG)21a形成於向電子供應層23的部分電子渡越層21中。氧化鋁或類似者製成的絕緣膜230(成為閘極絕 緣膜)形成於包括凹槽的底和側表面之電子供應層23上。閘極電極41經絕緣膜230形成於電子供應層23上。形成源極電極42和汲極電極43接觸電子供應層23。或者，源極電極42和汲極電極43可形成接觸電子渡越層21。
阻障絕緣膜561形成於閘極電極41的頂和側表面上。包括絕緣材料(膜)之保護膜250形成於例如阻障絕緣膜561和絕緣膜230上。藉由形成閘極電極41和保護膜250之間的的阻障絕緣膜561，可以防止包括在閘極電極41的金和包括在保護膜150的矽相互接觸。因此，可以防止金矽共晶的形成。因此，可以製造高可靠度的半導體裝置9。
(製造半導體裝置之方法)
接著，參照第32A至34B圖，以下描述根據本發明的第九實施例之半導體裝置9之製造方法。
首先，如第32A圖所示，緩衝層(未圖示)形成於以具有半導體特性(如碳化矽)的材料製成的基板10上。然後，半導體層組構經緩衝層(未圖示)形成於基板10上。藉由依序形成電子渡越層(第一半導體層)21、間隔層22和電子供應層(第二半導體層)23形成半導體層組構。然後，雖然沒有示於圖式，但仍形成有裝置隔離區。
然後，如第32B圖所示，源極電極42和汲極電極43形成於電子供應層23上。例如，在形成源極電極42和汲極電極43時，首先，光阻鋪設於電子供應層23上。然後， 曝光和顯影光阻。從而，形成具有對應於源極電極42和汲極電極43之區域之開口之光阻圖案。然後，具有包括鉭/鋁(鉭：20奈米，鋁：200奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鉭/鋁製成的源極和汲極電極42、43形成於不形成光阻圖案的區域中。剝離後，可以藉由執行於550℃之溫度的熱處理實現歐姆接觸。
然後，如第32C圖所示，凹槽271形成於電子供應層23中。例如，在形成凹槽271時，光阻鋪設於電子供應層23。然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成凹槽271之區域中。然後，藉由使用氯型氣體之乾蝕刻(例如，RIE)移除位於光阻圖案(未圖示)的開口區域的部分或全部電子供應層23。從而，凹槽271形成於電子供應層23中。然後，藉由使用例如有機溶劑可移除光阻圖案。
然後，如第33A圖所示，絕緣膜(成為閘極絕緣膜)230形成於包括凹槽27的內表面的電子供應層23的表面上。例如，藉由沉積(例如，ALD(原子層沉積)、濺鍍)具有範圍從2奈米至200奈米(例如，20奈米)的膜厚度的氧化鋁形成絕緣膜230。
然後，如第33B圖所示，閘極電極41和閘極電極保護膜60形成於絕緣膜230中形成凹槽271的區域中。例如，在形成閘極電極41和閘極電極保護膜60時，首先， 光阻鋪設於絕緣膜230。然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成閘極電極41之區域中。然後，具有包括鎳/金/鈦(鎳：10奈米，金：400奈米，鈦：20奈米)之分層組構之金屬膜藉由使用例如真空沉積方法完全沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鎳/金製成的閘極電極41形成於包括經絕緣膜230形成凹槽271之區域之區中。
然後，如第33C圖所示，絕緣膜561a形成於閘極電極41的整個表面(包括頂和側表面)上。藉由沉積(例如，濺鍍)具有約20奈米的膜厚度的氧化鋁膜形成成為阻障絕緣膜561之絕緣膜561a。
然後，如第34A圖所示，以覆蓋閘極電極41的頂和側表面上的方式形成阻障絕緣膜561。例如，在形成阻障絕緣膜561時，首先，光阻舖設於絕緣膜561a。然後，曝光和顯影光阻。從而，形成光阻圖案(未圖示)。光阻圖案形成於其中要形成阻障絕緣膜561的區域中。也就是說，光阻圖案有剩餘於閘極電極41之頂和側表面上的光阻且包括形成於例如絕緣膜230之表面上之開口區域。然後，對光阻圖案使用TMAH(四甲基氫氧化銨)進行濕蝕刻以移除對應於不形成光阻圖案之區域之部分絕緣膜561a。然後，移除光阻圖案。因此，由剩餘絕緣膜561a形成阻障絕緣膜561。光阻圖案可藉由使用例如有機溶劑而移除。
然後，如第34B圖所示，包括絕緣材料(膜)的保護膜250形成於阻障絕緣膜561和絕緣膜230(成為在閘極絕緣膜)上。例如，由沉積(例如，電漿化學氣相沉積、濺鍍)具有膜厚度為500 nm之SiN膜形成保護膜250。因此，形成包括絕緣材料(膜)之保護膜250。
以根據上述實施例的半導體裝置9，可以防止閘極電極41包含之金和保護膜150包含之矽之間之共晶之形成，因為阻障絕緣膜561形成於閘極電極41和保護膜250之間。從而可以改善半導體裝置9的可靠性。
[第十實施例] (半導體裝置)
接著，參照第35圖描述根據本發明的第十實施例的半導體裝置10。在第十實施例中，相同組件以與第一至第九實施例相同之元件符號表示，且不進一步解釋。
根據第十實施例之半導體裝置10也是HEMT。在半導體裝置10中，緩衝層(未圖示)形成於例如半導體材料製成的基板10的表面上。具有包括電子渡越層21、間隔層22和電子供應層23之分層組構之半導體層藉由磊晶成長形成於緩衝層上。因此，二維電子氣體(2DEG)21a形成於向電子供應層23的部分電子渡越層21中。此外，凹槽形成於電子供應層23中。氧化鋁或類似者製成的絕緣膜230(成為閘極絕緣膜)形成於電子供應層23上。閘極電極41形成於經絕緣膜230形成凹槽之電子供應層23之區域上。形成源極電極42和汲極電極43接觸電子供應層23。或者，源 極電極42和汲極電極43可形成接觸電子渡越層21。
阻障絕緣膜561形成於閘極電極41的頂和側表面上。包括絕緣材料(膜)之保護膜250形成於例如阻障絕緣膜561和絕緣膜230上。藉由形成閘極電極41和保護膜150之間的的阻障絕緣膜561，可以防止包括在閘極電極41的金和包括在保護膜150的矽相互接觸。因此，可以防止金矽共晶的形成。因此，可以製造高可靠度的半導體裝置10。
(製造半導體裝置之方法)
參照第36A至38圖，以下描述根據本發明的第十實施例之半導體裝置10之製造方法。
首先，如第36A圖所示，緩衝層(未圖示)形成於以具有半導體特性(如碳化矽)的材料製成的基板10上。然後，半導體層組構經緩衝層(未圖示)形成於基板10上。藉由依序形成電子渡越層(第一半導體層)21、間隔層22和電子供給層(第二半導體層)23形成半導體層組構。然後，雖然沒有示於圖式，但仍形成有裝置隔離區。
然後，如第36B圖所示，源極電極42和汲極電極43形成於電子供應層23上。例如，在形成源極電極42和汲極電極43時，首先，光阻鋪設於電子供應層23上。然後，曝光和顯影光阻。從而，形成具有對應於源極電極42和汲極電極43之區域之開口之光阻圖案。然後，具有包括鉭/鋁(鉭：20奈米，鋁：200奈米)之分層組構之金屬膜藉由使用例如真空沉積方法沉積在光阻圖案上。然後，藉由以 有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鉭/鋁製成的源極和汲極電極42，43形成於不形成光阻圖案的區域中。剝離後，可以藉由執行於550℃之溫度的熱處理實現歐姆接觸。
然後，如第36C圖所示，絕緣膜(成為閘極絕緣膜)230形成於電子供應層23的表面上。例如，藉由沉積(例如，ALD(原子層沉積)、濺鍍)具有範圍從2奈米至200奈米(例如，20奈米)的膜厚度的氧化鋁形成絕緣膜230。
然後，如第37A圖所示，閘極電極41和閘極電極保護膜60形成於絕緣膜230的區域中。例如，在形成閘極電極41和閘極電極保護膜60時，首先，光阻鋪設於絕緣膜230。然後，曝光和顯影光阻。從而，包括開口區域之光阻圖案(未圖示)形成於其中形成閘極電極41之區域中。然後，具有包括鎳/金(鎳：10奈米，金：400奈米)之分層組構之金屬膜藉由使用例如真空沉積方法完全沉積在光阻圖案上。然後，藉由以有機溶劑或類似者浸漬光阻圖案和金屬膜並執行剝離，光阻圖案可以與金屬膜一起移除。從而，鎳/金製成的閘極電極41形成於絕緣膜230上。
然後，如第37B圖所示，絕緣膜561a形成於閘極電極41的整個表面(包括頂和側表面)上。藉由沉積(例如，濺鍍)具有約20奈米的膜厚度的氧化鋁膜形成成為阻障絕緣膜561之絕緣膜561a。
然後，如第37C圖所示，以覆蓋閘極電極41的頂和 側表面的方式形成阻障絕緣膜561。例如，在形成阻障絕緣膜561時，首先，光阻鋪設於絕緣膜561a。然後，曝光和顯影光阻。從而，形成光阻圖案(未圖示)。光阻圖案形成於其中要形成阻障絕緣膜561的區域中。也就是說，光阻圖案有剩餘於閘極電極41之頂和側表面上的光阻且包括形成於例如絕緣膜230之表面上之開口區域。然後，對光阻圖案使用TMAH(四甲基氫氧化銨)進行濕蝕刻以移除對應於不形成光阻圖案之區域之部分絕緣膜561a。然後，移除光阻圖案。因此，由剩餘絕緣膜561a形成阻障絕緣膜561。光阻圖案可藉由使用例如有機溶劑而移除。
然後，如第38圖所示，包括絕緣材料(膜)的保護膜250形成於阻障絕緣膜561和絕緣膜230(成為在閘極絕緣膜)上。例如，由沉積(例如，電漿化學氣相沉積、濺鍍)具有膜厚度為500 nm之SiN膜形成保護膜250。
以根據上述實施例的半導體裝置10，可以防止閘極電極41包含之金和保護膜41包含之矽之間之共晶之形成，因為阻障絕緣膜561形成於閘極電極41和保護膜250之間。從而可以改善半導體裝置10的可靠性。
[第十一實施例]
接著，以下描述本發明的第十一實施例。本發明的第十一實施例可用於例如半導體裝置、電源裝置或高頻放大器。在第十一實施例中，類似組件藉由與第一至第十實施例類似的元件符號表示，並不進一步解釋。
參照第39圖，描述根據本發明的第十一實施例的半 導體裝置11。可藉由執行本發明的第一至第十實施例之半導體裝置1至10之其中一個上之獨立封裝(discrete packaging)而得到半導體裝置11。第39圖是根據本發明的第十一實施例的獨立封裝後之半導體裝置11之內部之示意圖。應注意到，例如，半導體封裝件11的電極的配置不同於本發明的第一至第十實施例的半導體裝置1-至10描述之電極的配置。
首先，藉由裁切(dicing)或類似者切割本發明的第一至第十實施例製造之半導體裝置1至10之其中一個。因此，得到半導體材料(例如，GaN型材料)製成的HEMT的半導體晶片810。然後，藉由使用晶粒(die)附接劑(如焊接劑)803將半導體晶片810固定於引線架(lead frame)820。
然後，由銲線831，閘極電極841連接到閘極引線(lead)821；由銲線832，源極電極842連接到源極引線822；以及由銲線833，汲極電極843連接到汲極引線823。銲線831、832、833可以如鋁(Al)之金屬材料形成。在此實施例中，閘極電極841是連接到本發明的第一至第十實施例之其中一個所描述之閘極電極41之閘極電極墊。同樣，源極電極842是連接到本發明的第一至第十實施例之其中一個所描述之源極電極42之源極電極墊。同樣，汲極電極843是連接到本發明的第一至第十實施例之其中一個所描述之汲極電極43之汲極電極墊。
藉由使用樹脂成型材料840之轉移成型(transfer molding)方法，半導體晶片810上執行樹脂密封製程。從 而完成使用GaN型半導體材料的HEMT的獨立封裝半導體裝置11的製造。
另一例子，參照第40圖描述根據本發明的第十一實施例之電源裝置860。電源裝置860使用本發明的第一至第十實施例之其中一個之半導體裝置1至10。第40圖是根據本發明的第十一實施例之電源裝置860之示意圖。電源裝置860包括具有高電壓之第一電路861、具有低電壓之第二電路862和設置於第一和第二電路861、862之間的變壓器。第一電路861包括例如AC電源供應器864、橋式整流器電路865、多開關元件866(例如，在第40圖之四開關元件866)和一開關元件867。第二電路862包括例如多開關元件868(例如，在第40圖之三開關元件868)。在第40圖所示的例子中，本發明的第一至第十實施例之一描述之半導體裝置1至10是用來作為第一電路861的開關元件866和867。開關元件866和867最好是常關半導體裝置。在第二電路862使用之開關元件868是矽製成的正規(regular)MISFET(金屬絕緣體半導體場效電晶體)。
另一例子，參照第41圖描述根據本發明的第十一實施例之高頻放大器870。高頻放大器870使用本發明的第一至第十實施例的半導體裝置1至10之其中一個。第41圖是根據本發明的第十一實施例之高頻放大器870之示意圖。在此實施例中，高頻放大器870可應用於例如行動電話之基地台的功率放大器。高頻放大器870包括數位預失真電路871、混頻器(mixer)872、功率放大器873，和定向 耦合器(directional coupler)874。數位預失真電路871是用於補償輸入信號的非線性失真。混頻器872是用於混合補償的輸入信號和交流信號。功率放大器873用於放大與交流信號混合之輸入信號。在第41圖所示的例子中，功率放大器873包括本發明的第一至第十實施例之其中一個所描述之半導體裝置1至10。定向耦合器874用於執行例如輸入和輸出信號的監測。在第41圖所示的電路中，信號可由以混頻器872交換和混合信號而輸出到預失真電路871。
在此所述之所有範例和情況說明係用於教學目的，以幫助讀者了解本發明與發明人所貢獻之概念而促進該技術領域，而且不受限於特別提到的範例和情況，而說明書中之此種範例的組織也與發明的優劣無關。雖然已詳細描述本發明之實施例，但應了解可在不悖離本發明之精神與範圍的情況下作出各種改變、替換和變化。
1至11‧‧‧半導體裝置
10‧‧‧基板
21‧‧‧電子渡越層
21a‧‧‧二維電子氣體
22‧‧‧間隔層
23‧‧‧電子供應層
24‧‧‧蓋層
41、841‧‧‧閘極電極
42、842‧‧‧源極電極
43、843‧‧‧汲極電極
50、150、250‧‧‧保護膜
51、52、230、561a‧‧‧絕緣膜
60、360‧‧‧電極保護膜
61、361‧‧‧阻障膜
71‧‧‧開口
271‧‧‧凹槽
381‧‧‧雙層光阻圖案
381a‧‧‧上部
381b‧‧‧底部
461、561‧‧‧阻障絕緣膜
810‧‧‧半導體晶片
820‧‧‧引線架
822‧‧‧源極引線
823‧‧‧汲極引線
831、832、833‧‧‧銲線
840‧‧‧樹脂成型材料
860‧‧‧電源裝置
861‧‧‧第一電路
862‧‧‧第二電路
864‧‧‧AC電源供應器
865‧‧‧整流器電路
866、867、868‧‧‧開關元件
870‧‧‧高頻放大器
871‧‧‧數位預失真電路
872‧‧‧混頻器
873‧‧‧功率放大器
874‧‧‧定向耦合器
第1圖係為根據本發明的第一實施例的半導體裝置的組構的示意圖；第2A至4圖係為描述根據本發明的第一實施例的半導體裝置的製造方法的示意圖；第5圖係為根據本發明的第二實施例的半導體裝置的組構的示意圖；第6A至7B圖係為描述根據本發明的第二實施例的半導體裝置的製造方法的示意圖； 第8圖係為根據本發明的第三實施例的半導體裝置的組構的示意圖；第9A至11圖係為描述根據本發明的第三實施例的半導體裝置的製造方法的示意圖；第12圖係為根據本發明的第四實施例的半導體裝置的組構的示意圖；第13A至14C圖係為描述根據本發明的第四實施例的半導體裝置的製造方法的示意圖；第15圖係為根據本發明的第五實施例的半導體裝置的組構的示意圖；第16A至19圖係為描述根據本發明的第五實施例的半導體裝置的製造方法的示意圖；第20圖係為根據本發明的第六實施例的半導體裝置的組構的示意圖；第21A至23圖係為描述根據本發明的第六實施例的半導體裝置的製造方法的示意圖；第24圖係為根據本發明的第七實施例的半導體裝置的組構的示意圖；第25A至27B圖係為描述根據本發明的第七實施例的半導體裝置的製造方法的示意圖；第28圖係為根據本發明的第八實施例的半導體裝置的組構的示意圖；第29A至30C圖係為描述根據本發明的第八實施例的半導體裝置的製造方法的示意圖； 第31圖係為根據本發明的第九實施例的半導體裝置的組構的示意圖；第32A至34B圖係為描述根據本發明的第九實施例的半導體裝置的製造方法的示意圖；第35圖係為根據本發明的第十實施例的半導體裝置的組構的示意圖；第36A至38圖係為描述根據本發明的第十實施例的半導體裝置的製造方法的示意圖；第39圖係為描述根據本發明的第十一實施例的離散封裝的半導體裝置的示意圖；第40圖係為根據本發明的第十一實施例的電源供應裝置的電路圖；以及第41圖係為根據本發明的第十一實施例的高輸出放大器的組構的示意圖。
1‧‧‧半導體裝置
10‧‧‧基板
21‧‧‧電子渡越層
21a‧‧‧二維電子氣體
22‧‧‧間隔層
23‧‧‧電子供應層
24‧‧‧蓋層
41‧‧‧閘極電極
42‧‧‧源極電極
43‧‧‧汲極電極
50‧‧‧保護膜
51、52‧‧‧絕緣膜
60‧‧‧電極保護膜
61‧‧‧阻障膜

Claims (20)

  1. 一種半導體裝置，其特徵在於，包括：基板；半導體層，形成於該基板上方且包括氮化物半導體；電極，形成於該半導體層上方且包括金；阻障膜，形成於該電極上方；以及保護膜，形成於該半導體層上方且包括氧化矽膜、氮化矽膜、氧氮化矽膜的其中之一；其中，該保護膜形成於該阻障膜上；其中，該阻障膜包括金屬氧化物材料、金屬氮化物膜或金屬氧氮化物膜；其中，該阻障膜係配置成避免該電極中所包括之金接觸該保護膜中所包括之氧化矽膜、氮化矽膜及氧氮化矽膜的其中一者。
  2. 如申請專利範圍第1項所述之半導體裝置，其中，該阻障膜形成於該電極之頂表面和側表面上。
  3. 如申請專利範圍第1項所述之半導體裝置，其中，該阻障膜中所包括之該金屬氧化物材料、該金屬氮化物膜或該金屬氧氮化物膜包括選自鋁、鈦、鉭、鎢、鉬、鉿、鎳、鋯之一個或多個元素之氧化物、氮化物或氧氮化物。
  4. 如申請專利範圍第1項所述之半導體裝置，其中，含有該阻障膜中所包括之該金屬氧化物材料、該金屬氮化物膜或該金屬氧氮化物膜之金屬膜係插設於該阻障膜和 該電極之間。
  5. 如申請專利範圍第1項所述之半導體裝置，其中，該保護膜復包括氮化矽。
  6. 如申請專利範圍第1項所述之半導體裝置，其中，復包括：場效電晶體，包括源極電極和汲極電極；其中，該電極包括閘極電極，其中，該半導體層具有包括第一半導體層和形成於該第一半導體層上方之第二半導體層的半導體層組構，其中，該源極電極和該汲極電極接觸該第一半導體層或該第二半導體層。
  7. 如申請專利範圍第6項所述之半導體裝置，其中，復包括：絕緣膜，形成於該第二半導體層上方；其中，該閘極電極形成於該絕緣膜上方。
  8. 如申請專利範圍第1項所述之半導體裝置，其中，復包括：場效電晶體，包括源極電極和汲極電極；以及絕緣膜，形成於該半導體層上方；其中，該電極包括閘極電極，其中，該半導體層具有包括第一半導體層和形成於該第一半導體層上方之第二半導體層的半導體層組構，其中，該源極電極和該汲極電極接觸該第一半導體層或該第二半導體層， 其中，該第二半導體層包括具有內表面之凹槽，其中，該絕緣膜形成於該凹槽的該內表面上，其中，該閘極電極形成於經由該絕緣膜對應於該凹槽的區域中。
  9. 如申請專利範圍第6項所述之半導體裝置，其中，該第一半導體層包括氮化鎵，該第二半導體層包括氮化鋁鎵。
  10. 一種電源供應裝置，其特徵在於，包括：申請專利範圍第1項所述之半導體裝置。
  11. 一種放大器，其特徵在於，包括：申請專利範圍第1項所述之半導體裝置。
  12. 一種製造半導體裝置之方法，其特徵在於，包括：於基板上方形成包括氮化物半導體之半導體層；形成包括金之電極；於該電極上方形成阻障膜；以及於該半導體層上方和該阻障膜上形成保護膜，該保護膜包括氧化矽膜、氮化矽膜、及氧氮化矽膜的其中之一；其中，該阻障膜包括金屬氧化物材料、金屬氮化物膜或金屬氧氮化物膜；其中，該阻障膜係配置成避免該電極中所包括之金接觸該保護膜中所包括之氧化矽膜、氮化矽膜及氧氮化矽膜的其中一者。
  13. 如申請專利範圍第12項所述之方法，其中，形成該阻 障膜包括：於該電極上形成金屬膜，以及對該金屬膜執行氧化、氮化及氧氮化的其中之一。
  14. 如申請專利範圍第12項所述之方法，其中，形成該電極和形成該阻障膜包括：形成包括金之膜，於該包括金之膜上形成金屬膜，移除對應於該電極的區域中之該包括金之膜及該金屬膜，對該金屬膜執行氧化、氮化及氧氮化的其中之一。
  15. 如申請專利範圍第14項所述之方法，其中，復包括：在形成該包括金之膜之前，於對應於該電極之區域中之該半導體層上方形成包括開口之光阻圖案；其中，移除該包括金之膜和該金屬膜包括使用該光阻圖案執行剝離製程。
  16. 如申請專利範圍第15項所述之方法，其中，形成該金屬膜包括於該電極的頂表面和側表面上形成該金屬膜。
  17. 如申請專利範圍第13項所述之方法，其中，執行氧化該金屬膜包括執行在氧環境中之退火處理、使用氧電漿之灰化處理或UV(紫外線)臭氧處理。
  18. 如申請專利範圍第12項所述之方法，其中，復包括：形成包括源極電極和汲極電極之場效電晶體；其中，該電極是閘極電極，其中，形成該半導體層包括形成第一半導體層和於 該第一半導體層上方形成第二半導體層，其中，該源極電極和該汲極電極接觸該第一半導體層或該第二半導體層。
  19. 如申請專利範圍第18項所述之方法，其中，復包括：於該第二半導體層上方形成絕緣膜；其中，該閘極電極形成於該絕緣膜上。
  20. 如申請專利範圍第12項所述之方法，其中，復包括：形成包括源極電極和汲極電極之場效電晶體；其中，該電極是閘極電極，其中，形成該半導體層包括形成第一半導體層和於該第一半導體層上方形成第二半導體層，其中，該源極電極和該汲極電極接觸該第一半導體層或該第二半導體層，其中，具有內表面之凹槽形成於該第二半導體層中，其中，絕緣膜形成於該凹槽的該內表面上，其中，該閘極電極形成於經由該絕緣膜對應於該凹槽的區域中。
TW101106164A 2011-02-24 2012-02-24 半導體裝置及製造半導體裝置之方法 TWI480934B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011038923A JP2012175089A (ja) 2011-02-24 2011-02-24 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201246316A TW201246316A (en) 2012-11-16
TWI480934B true TWI480934B (zh) 2015-04-11

Family

ID=46693356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101106164A TWI480934B (zh) 2011-02-24 2012-02-24 半導體裝置及製造半導體裝置之方法

Country Status (4)

Country Link
US (2) US9379229B2 (zh)
JP (1) JP2012175089A (zh)
CN (1) CN102651395B (zh)
TW (1) TWI480934B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5995309B2 (ja) * 2012-03-28 2016-09-21 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9276066B2 (en) * 2012-09-25 2016-03-01 Fuji Electric Co., Ltd. Semiconductor multi-layer substrate and semiconductor element
US8895992B2 (en) * 2013-02-22 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
CN103400856B (zh) * 2013-07-04 2016-03-02 西安电子科技大学 选区外延的一维电子气GaN基HEMT器件及制备方法
CN103367429B (zh) * 2013-07-04 2015-10-28 西安电子科技大学 二次生长的一维电子气GaN基HEMT器件及制备方法
CN103367428B (zh) * 2013-07-04 2015-10-28 西安电子科技大学 基于刻蚀的一维电子气GaN基HEMT器件及制备方法
US9806158B2 (en) * 2013-08-01 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
US9978844B2 (en) 2013-08-01 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
KR102087944B1 (ko) * 2013-09-12 2020-03-11 엘지이노텍 주식회사 전력 반도체 소자
JP6179445B2 (ja) * 2014-04-11 2017-08-16 豊田合成株式会社 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
JP6237429B2 (ja) * 2014-04-14 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
JP6935479B2 (ja) * 2015-08-10 2021-09-15 ローム株式会社 窒化物半導体デバイス
JP2017059621A (ja) * 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置及びその製造方法
JP6465785B2 (ja) * 2015-10-14 2019-02-06 クアーズテック株式会社 化合物半導体基板
JP6540461B2 (ja) * 2015-10-30 2019-07-10 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6304199B2 (ja) * 2015-11-05 2018-04-04 トヨタ自動車株式会社 スイッチング素子
CN105891693B (zh) * 2016-04-27 2019-03-15 江南大学 一种通过电流拟合检测GaN基HEMT退化的方法
US11670699B2 (en) 2016-12-15 2023-06-06 National Yang Ming Chiao Tung University Semiconductor device and method of manufacturing the same
EP3358616B1 (en) * 2017-02-02 2021-10-27 Melexis Technologies NV Bond pad protection for harsh media applications
JP2019047055A (ja) * 2017-09-06 2019-03-22 住友電気工業株式会社 トランジスタ
DE102017127182A1 (de) * 2017-11-17 2019-05-23 Forschungsverbund Berlin E.V. Gate-Struktur und Verfahren zu deren Herstellung
CN108091657B (zh) * 2017-12-27 2020-05-12 中国科学院长春光学精密机械与物理研究所 一种非易失性存储器单元、其制备方法及非易失性存储器
JP7047615B2 (ja) * 2018-06-13 2022-04-05 住友電工デバイス・イノベーション株式会社 半導体デバイスの製造方法
IT201900019980A1 (it) * 2019-10-29 2021-04-29 St Microelectronics Srl Metodo di fabbricazione di un terminale di porta di un dispositivo hemt, e dispositivo hemt
CN113594247B (zh) * 2021-07-30 2024-01-26 电子科技大学 一种逆阻型氮化镓高电子迁移率晶体管
US11916119B2 (en) * 2021-11-03 2024-02-27 Globalfoundries U.S. Inc. Transistor with self-aligned gate and self-aligned source/drain terminal(s) and methods
US20240105808A1 (en) * 2022-09-22 2024-03-28 Nxp Usa, Inc. Transistor with cladded structure and method of fabrication therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982453B2 (en) * 1999-05-14 2006-01-03 Kabushiki Kaisha Toshiba Semicondutor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
US20070284653A1 (en) * 2006-06-08 2007-12-13 Hiroaki Ueno Semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS581544B2 (ja) * 1976-12-29 1983-01-11 富士通株式会社 半導体装置の製造方法
JPH0284725A (ja) * 1988-01-20 1990-03-26 Nippon Mining Co Ltd 半導体装置およびその製造方法
JP3412832B2 (ja) 1991-11-14 2003-06-03 株式会社東芝 金属配線の形成方法
JPH05211242A (ja) 1992-01-14 1993-08-20 Nec Corp 半導体装置およびその製造方法
JPH09139494A (ja) * 1995-11-16 1997-05-27 Mitsubishi Electric Corp 半導体装置の製造方法，及び半導体装置
JPH1092765A (ja) * 1996-09-18 1998-04-10 Hitachi Ltd 半導体集積回路
JP4606552B2 (ja) * 2000-06-27 2011-01-05 富士通株式会社 半導体装置
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US8969883B2 (en) * 2002-11-16 2015-03-03 Lg Innotek Co., Ltd. Semiconductor light device and fabrication method thereof
JP2006245317A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置およびその製造方法
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP5200936B2 (ja) * 2006-09-20 2013-06-05 富士通株式会社 電界効果トランジスタおよびその製造方法
JP5401758B2 (ja) * 2006-12-12 2014-01-29 サンケン電気株式会社 半導体装置及びその製造方法
JP2008171997A (ja) * 2007-01-11 2008-07-24 Rohm Co Ltd ＧａＮ系半導体発光素子
US8212290B2 (en) * 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
JP2008306026A (ja) 2007-06-08 2008-12-18 Eudyna Devices Inc 半導体装置の製造方法
JP5348364B2 (ja) * 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
JP2010147349A (ja) 2008-12-19 2010-07-01 Advantest Corp 半導体装置、半導体装置の製造方法およびスイッチ回路
CN103201841B (zh) * 2010-11-05 2016-06-22 富士通株式会社 半导体器件及半导体器件的制造方法
JP5825018B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982453B2 (en) * 1999-05-14 2006-01-03 Kabushiki Kaisha Toshiba Semicondutor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
US20070284653A1 (en) * 2006-06-08 2007-12-13 Hiroaki Ueno Semiconductor device

Also Published As

Publication number Publication date
US9685547B2 (en) 2017-06-20
US20160268412A1 (en) 2016-09-15
TW201246316A (en) 2012-11-16
CN102651395A (zh) 2012-08-29
US20120217507A1 (en) 2012-08-30
CN102651395B (zh) 2015-07-08
JP2012175089A (ja) 2012-09-10
US9379229B2 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
TWI480934B (zh) 半導體裝置及製造半導體裝置之方法
JP5200936B2 (ja) 電界効果トランジスタおよびその製造方法
TWI470803B (zh) 化合物半導體裝置及其製造方法
TWI542008B (zh) 半導體裝置
TWI451500B (zh) 半導體裝置及半導體裝置的製造方法
US20130193485A1 (en) Compound semiconductor device and method of manufacturing the same
TWI466291B (zh) 半導體裝置及用於製造半導體裝置的方法
US9368359B2 (en) Method of manufacturing compound semiconductor device
US8598571B2 (en) Method of manufacturing a compound semiconductor device with compound semiconductor lamination structure
KR20130033965A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6540461B2 (ja) 半導体装置及び半導体装置の製造方法
US20140197889A1 (en) Semiconductor device, method for manufacturing the same, power supply device, and high-frequency amplifier
TWI488302B (zh) 化合物半導體裝置及其製造方法
JP2012174996A (ja) 半導体装置及び半導体装置の製造方法
JP5673501B2 (ja) 化合物半導体装置
JP2016103646A (ja) 半導体装置及び半導体装置の製造方法
US20200227530A1 (en) Semiconductor apparatus and method for producing same
JP6194769B2 (ja) 半導体装置及び半導体装置の製造方法
JP7102796B2 (ja) 半導体装置及び半導体装置の製造方法
US20240006493A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic device
JP6561559B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021089977A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP2019087631A (ja) 半導体装置、電源装置、高周波増幅器、及び半導体装置の製造方法
JP2017212342A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees