JPS581544B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS581544B2 JPS581544B2 JP15948376A JP15948376A JPS581544B2 JP S581544 B2 JPS581544 B2 JP S581544B2 JP 15948376 A JP15948376 A JP 15948376A JP 15948376 A JP15948376 A JP 15948376A JP S581544 B2 JPS581544 B2 JP S581544B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- photoresist
- metal layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法に関する。
より詳しく述べれば、本発明は半導体素子上に電極金属
の精密なパターニングを正確に行うことができる半導体
装置の製造方法に関する。
の精密なパターニングを正確に行うことができる半導体
装置の製造方法に関する。
半導体素子上に電極金属のパターンを形成する方法とし
ては、素子上に電極用金属層を全面に形成した後、該金
属層上にフォトレジストを塗布し、露光、現像によって
フォトレジストのパターンを形成し、そのレジストパタ
ーンをマスクとして前記金属層をエッチングする方法が
知られている。
ては、素子上に電極用金属層を全面に形成した後、該金
属層上にフォトレジストを塗布し、露光、現像によって
フォトレジストのパターンを形成し、そのレジストパタ
ーンをマスクとして前記金属層をエッチングする方法が
知られている。
？かしながら高周波高出力の半導体素子では電極のパタ
ーン巾および隣接電極パターン間の間隔が狭くかつ電極
金属層の厚さが厚いため、電極金属層のエッチングの間
にフォトレジストも侵されマスク性がなくなり、電極金
属が過剰にエッチングされてしまう不都合がある。
ーン巾および隣接電極パターン間の間隔が狭くかつ電極
金属層の厚さが厚いため、電極金属層のエッチングの間
にフォトレジストも侵されマスク性がなくなり、電極金
属が過剰にエッチングされてしまう不都合がある。
特に電極金属がＴｉ−Ｐｔ−ＡｕやＭｏ −Ｐｔ −Ａ
ｕのような最外層が金である多層金属である場合には、
金とフォトレジストとの密着性が悪いため界面にエッチ
ング液が浸入してくることにより、サイドエッチングが
容認できないものとなる。
ｕのような最外層が金である多層金属である場合には、
金とフォトレジストとの密着性が悪いため界面にエッチ
ング液が浸入してくることにより、サイドエッチングが
容認できないものとなる。
そのため、電極をこのような多層構造とする場合には、
たとえば、二酸化シリコン（ＳｉＯ）薄膜を施した半導
体素子に電極用窓明けを行った後、まずチタン（Ｔｉ）
（またはモリブテン（ Ｍｏ ）層と白金（ Ｐｔ ）
層とを順次形成し、その上にフォトレジストのネガパタ
ーンを形成した後金（Ａｕ）メッキを行い、レジスト除
去後そのＡｕをマスクとしてｐｔを逆スパッタリングに
より除去し、更にＴｉ （またはＭｏ）を化学的エッチ
ングにより除去してＴｉ （Ｍｏ ） Ｐｔ−Ａｕか
らなる各電極を形成するといった方法が採用されている
。
たとえば、二酸化シリコン（ＳｉＯ）薄膜を施した半導
体素子に電極用窓明けを行った後、まずチタン（Ｔｉ）
（またはモリブテン（ Ｍｏ ）層と白金（ Ｐｔ ）
層とを順次形成し、その上にフォトレジストのネガパタ
ーンを形成した後金（Ａｕ）メッキを行い、レジスト除
去後そのＡｕをマスクとしてｐｔを逆スパッタリングに
より除去し、更にＴｉ （またはＭｏ）を化学的エッチ
ングにより除去してＴｉ （Ｍｏ ） Ｐｔ−Ａｕか
らなる各電極を形成するといった方法が採用されている
。
本発明によれば、最外層が金で構成された電極用金属層
が形成された半導体素子上にチタンまたはクロムの薄層
を形成し、その上に絶縁酸化物を形成した後、その上に
フォトレジストからなる電極用パターンを形成し、該フ
ォトレジストをマスクとして絶縁酸化物薄膜を選択エッ
チングし、そして該残ったフォトレジストおよび絶縁酸
化物薄膜をマスクとして前記金属層をエッチングすれば
、電極金属の精密なパターニングを正確に行える。
が形成された半導体素子上にチタンまたはクロムの薄層
を形成し、その上に絶縁酸化物を形成した後、その上に
フォトレジストからなる電極用パターンを形成し、該フ
ォトレジストをマスクとして絶縁酸化物薄膜を選択エッ
チングし、そして該残ったフォトレジストおよび絶縁酸
化物薄膜をマスクとして前記金属層をエッチングすれば
、電極金属の精密なパターニングを正確に行える。
添付図面を参照するに、第１図ないし第５図は、この発
明の方法を説明するためのものである。
明の方法を説明するためのものである。
この発明の方法を実施するに当っては、半導体素子上に
絶縁酸化物薄膜１を形成した後、これに電極用の窓を明
けた後、半導体素子表面の全面に電極用金属層２を形成
する。
絶縁酸化物薄膜１を形成した後、これに電極用の窓を明
けた後、半導体素子表面の全面に電極用金属層２を形成
する。
電極用金属層２は、Ｔｉ−Ｐｔ −Ａｕ またはＭｏ−
Ｐｔ−Ａｕのような最外層が金で構成された多層構造で
ある。
Ｐｔ−Ａｕのような最外層が金で構成された多層構造で
ある。
この発明の方法にあっては、このような電極用金属層２
を形成した半導体素子上に、該電極用金属層を覆ってチ
タン（Ｔｉ）またはクロム（Ｃｒ）の薄層３を形成する
。
を形成した半導体素子上に、該電極用金属層を覆ってチ
タン（Ｔｉ）またはクロム（Ｃｒ）の薄層３を形成する
。
電極用金属層２は、通常蒸着技法によって施されるから
、引き続きチタンまたはクロムの薄層３も蒸着してより
施すのが好都合である。
、引き続きチタンまたはクロムの薄層３も蒸着してより
施すのが好都合である。
該薄層３の厚さは、約１００〔Å〕以上好ましくは２０
０〔Å〕以上特に約２００ないし３００〔Å〕とするの
がよい。
０〔Å〕以上特に約２００ないし３００〔Å〕とするの
がよい。
第１図は、チタンまたはクロムの薄層３を施した状態を
示す。
示す。
次いで、チタンまたはクロムの薄層３の上に絶縁酸化物
薄膜４を成長させる。
薄膜４を成長させる。
かかる絶縁酸化物薄膜４は任意のしがるべき方法により
チタンまたはクロムの薄層３上に成長させることができ
る。
チタンまたはクロムの薄層３上に成長させることができ
る。
たとえば、陽極酸化法によりチタンまたはクロムの表層
を酸化してもよいし、Ａｌ２０３やＳｉＯ２をスパッタ
リング法により該導層３上に付着させてもよいし、薄層
３上にアルミニウム（Ａｌ）を蒸着後これを陽極酸化し
てもよいし、または化学的気相成長（ＣＶＤ）法により
二酸化シリコン（Ｓｉ０２）を層３上に付着させてもよ
い。
を酸化してもよいし、Ａｌ２０３やＳｉＯ２をスパッタ
リング法により該導層３上に付着させてもよいし、薄層
３上にアルミニウム（Ａｌ）を蒸着後これを陽極酸化し
てもよいし、または化学的気相成長（ＣＶＤ）法により
二酸化シリコン（Ｓｉ０２）を層３上に付着させてもよ
い。
成長させるべき絶縁酸化物薄膜４の厚さは、金属層２０
種類および厚さに依存する。
種類および厚さに依存する。
たとえばＴｉ −Ｐｔ−Ａｕの場合は、Ａｕ層の厚さが
厚い程、酸化物薄膜４も厚くする必要があり、金属層２
がＴｉ約５００〔Å〕、ｐｔ約８００〔Å〕そしてＡｕ
約４０００ＣÅ〕の三層構造である場合には、絶縁酸化
物薄膜４の厚さを約２０００ないし７０００（Å〕たと
えば約３０００［Å］とするのがよい。
厚い程、酸化物薄膜４も厚くする必要があり、金属層２
がＴｉ約５００〔Å〕、ｐｔ約８００〔Å〕そしてＡｕ
約４０００ＣÅ〕の三層構造である場合には、絶縁酸化
物薄膜４の厚さを約２０００ないし７０００（Å〕たと
えば約３０００［Å］とするのがよい。
第２図は、薄層３上に絶縁酸化物薄膜４を形成した状態
を示す。
を示す。
次いでこの絶縁酸化物薄膜４上にフォトレジストにより
電極用のパターン５を常法で形成（第３図参照）した後
、そのフォトレジスト５をマスクとして酸化物薄膜４を
たとえばＨＦ系のエッチャントでエッチングする。
電極用のパターン５を常法で形成（第３図参照）した後
、そのフォトレジスト５をマスクとして酸化物薄膜４を
たとえばＨＦ系のエッチャントでエッチングする。
第４図は、そのエッチングにより酸化物薄膜４の一部が
選択除去された状態を示す。
選択除去された状態を示す。
最後に、残っているフォトレジストおよび絶縁酸化物薄
膜（第４図の５および４）をマスクとして金属層３およ
び２をエッチングにより選択除去し、そしてフォトレジ
スト５を除去すれば、第５図に示す形態のものを得るこ
とができる。
膜（第４図の５および４）をマスクとして金属層３およ
び２をエッチングにより選択除去し、そしてフォトレジ
スト５を除去すれば、第５図に示す形態のものを得るこ
とができる。
所望なら、第５図に示す素子からさらに酸化物薄膜４を
、場合によっては薄膜４および薄層３と、しかるべき方
法により除去してもよい。
、場合によっては薄膜４および薄層３と、しかるべき方
法により除去してもよい。
この発明の方法によれば、金属層２の最上層がＡｕであ
る場合でも、第４図に示す如く、フォトレジスト５と酸
化物薄膜４とからなるマスクが、このマスクおよび金属
層２０両者に密着性のよいＴｉまたはＣｒ薄層３を介し
て、金属層２に密着しているため、金属層を化学的エッ
チングにより除去する際にエツチャントがマスクの下部
界面に浸入することに起因する望ましくないサイドエッ
チングが極めて少く、さらに、フォトレジスト５がなく
なっても層４および３、特に十分な厚さの酸化物膜４が
マスクの機能を果すため、電極金属２が不当にやせる不
利がない。
る場合でも、第４図に示す如く、フォトレジスト５と酸
化物薄膜４とからなるマスクが、このマスクおよび金属
層２０両者に密着性のよいＴｉまたはＣｒ薄層３を介し
て、金属層２に密着しているため、金属層を化学的エッ
チングにより除去する際にエツチャントがマスクの下部
界面に浸入することに起因する望ましくないサイドエッ
チングが極めて少く、さらに、フォトレジスト５がなく
なっても層４および３、特に十分な厚さの酸化物膜４が
マスクの機能を果すため、電極金属２が不当にやせる不
利がない。
なお本発明は前記金属層をスパツターエツチングにより
除去する場合にも同様に適用することができる。
除去する場合にも同様に適用することができる。
また、従来、パッシベーション（安定化）の目的で、半
導体装置の電極金属の表面の例えばＡｕ層上にＳｉ０２
薄膜を附着させる試みがあったが、ＳｉＯ２はＡｕと密
着性が悪いため付着したＳｉ０２薄膜が剥れやすく、安
定な表面保護を達成できない問題があった。
導体装置の電極金属の表面の例えばＡｕ層上にＳｉ０２
薄膜を附着させる試みがあったが、ＳｉＯ２はＡｕと密
着性が悪いため付着したＳｉ０２薄膜が剥れやすく、安
定な表面保護を達成できない問題があった。
第５図に示す状態の素子は、金属層２の最上層が金であ
る場合でも、酸化物薄膜４が金および酸化物の両者に密
着性のよいＴｉまたはＣｒ薄層３を介して金層と結合し
ているため密着性がよく、この発明の方法によれば、酸
化物薄膜４による電極金属２の安定な表面保護も可能で
ある。
る場合でも、酸化物薄膜４が金および酸化物の両者に密
着性のよいＴｉまたはＣｒ薄層３を介して金層と結合し
ているため密着性がよく、この発明の方法によれば、酸
化物薄膜４による電極金属２の安定な表面保護も可能で
ある。
第１図ないし第５図は、この発明の方法の各工程を説明
するための図であり、これらの図中、１は窓明けをした
酸化物層、２は最外層が金で構成された電極金属、３は
ＴｉまたはＣｒ薄層、４はその上に成長させた酸化物薄
膜、そして５はフォトレジストによるパターンを示す。
するための図であり、これらの図中、１は窓明けをした
酸化物層、２は最外層が金で構成された電極金属、３は
ＴｉまたはＣｒ薄層、４はその上に成長させた酸化物薄
膜、そして５はフォトレジストによるパターンを示す。
Claims (1)
- １ 最外層が金で構成された金属層が形成された半導体
素子上に、チタンまたはクロムの薄層を形成し、その上
に絶縁酸化物薄膜を形成し、更にその上にフォトレジス
トからなる電極用パターンを形成した後、そのフォトレ
ジストをマスクとして絶縁酸化物薄膜を選択エッチング
し、そして該フォトレジストおよび絶縁酸化物薄膜をマ
スクとして前記金属層を選択的にエッチングする工程を
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15948376A JPS581544B2 (ja) | 1976-12-29 | 1976-12-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15948376A JPS581544B2 (ja) | 1976-12-29 | 1976-12-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5384465A JPS5384465A (en) | 1978-07-25 |
| JPS581544B2 true JPS581544B2 (ja) | 1983-01-11 |
Family
ID=15694745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15948376A Expired JPS581544B2 (ja) | 1976-12-29 | 1976-12-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581544B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012175089A (ja) * | 2011-02-24 | 2012-09-10 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2016103646A (ja) * | 2015-12-14 | 2016-06-02 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1976
- 1976-12-29 JP JP15948376A patent/JPS581544B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5384465A (en) | 1978-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0272624A (ja) | パターン形成方法 | |
| JPS581544B2 (ja) | 半導体装置の製造方法 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JPS5823928B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS59141222A (ja) | 半導体装置の製造方法 | |
| JPH0918117A (ja) | 導電体層形成方法 | |
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| JPH0548245A (ja) | 薄膜電極パターン形成方法 | |
| JP4401531B2 (ja) | 微細パターン電極の形成方法および光素子 | |
| JPH10149946A (ja) | キャパシタの製造方法及びキャパシタを備える基板 | |
| JPS5963746A (ja) | 多層配線を有する半導体装置 | |
| JPH07273280A (ja) | 薄膜パターンの形成方法 | |
| JPH01119042A (ja) | 半導体装置の製造方法 | |
| JPH0645525A (ja) | 薄膜抵抗素子の製造方法 | |
| JP3141855B2 (ja) | 半導体装置の製造方法 | |
| JPH0358433A (ja) | 電界効果トランジスタの製造方法 | |
| KR0147995B1 (ko) | 박막 헤드의 패터닝 방법 | |
| JP2914043B2 (ja) | 半導体装置の製造方法 | |
| JPH07297170A (ja) | 微細薄膜パターンの形成方法 | |
| JP2504239B2 (ja) | 半導体装置の製造方法 | |
| JPH06267961A (ja) | 金属配線の形成方法 | |
| JPS63175480A (ja) | リセス型ｍｅｓｆｅｔの製造方法 | |
| US20050029660A1 (en) | Adhesions of structures formed from materials of poor adhesion | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPH04324673A (ja) | 薄膜抵抗形成法 |