CN102651395B - 半导体装置以及用于制造半导体装置的方法 - Google Patents

半导体装置以及用于制造半导体装置的方法 Download PDF

Info

Publication number
CN102651395B
CN102651395B CN201210046433.1A CN201210046433A CN102651395B CN 102651395 B CN102651395 B CN 102651395B CN 201210046433 A CN201210046433 A CN 201210046433A CN 102651395 B CN102651395 B CN 102651395B
Authority
CN
China
Prior art keywords
film
semiconductor layer
gate electrode
electrode
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210046433.1A
Other languages
English (en)
Other versions
CN102651395A (zh
Inventor
多木俊裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102651395A publication Critical patent/CN102651395A/zh
Application granted granted Critical
Publication of CN102651395B publication Critical patent/CN102651395B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体装置以及用于制造半导体装置的方法，所述半导体装置包括：衬底、形成在衬底上方并且包含氮化物半导体的半导体层、形成在半导体层上方并且包含金的电极、形成在电极上方的阻挡膜以及形成在半导体层上方并且包含氧化硅膜、氮化硅膜以及氮氧化硅膜中的保护膜。保护膜形成在阻挡膜上。阻挡膜包含金属氧化物材料、金属氮化物膜或金属氧氮化物膜。

Description

半导体装置以及用于制造半导体装置的方法
技术领域
本文中所讨论的实施方案一般涉及半导体装置以及用于制造半导体装置的方法。
背景技术
氮化物半导体例如GaN、AlN、InN或含有氮化物半导体的混合晶体的材料具有宽的带隙，并用于高输出电子器件、短波长照明器件等。在高输出电子器件中，正在开发与FET(场效应晶体管)(特别地，HEMT，高电子迁移率晶体管)有关的技术。使用氮化物半导体的HEMT用在例如高输出/高效放大器或高电功率开关器件中。
为了获得常闭性能，用在这种器件中的HEMT可以包括具有栅极凹部的结构，所述栅极凹部通过移除位于栅电极正下方的半导体层的一部分而形成。此外，还存在包括具有作为栅极绝缘体膜形成的绝缘体膜的MIS(金属绝缘体半导体)结构的HMET。
出于钝化等目的，半导体装置例如上述FET具有在例如在其上形成源电极和漏电极之后形成在该半导体装置的整个表面上的由绝缘材料制成的保护膜。
专利文献1：日本公开特许公报号2002-359256
专利文献2：日本公开特许公报号5-136126
专利文献3：日本公开特许公报号2008-306026
通常，使用硅化合物(例如氮化硅(SiN)、氧化硅(SiO2))作为例如由氮化物半导体形成的HEMT的保护膜。用作保护膜的硅化合物具有高绝缘性能和低介电常数，并且可以相对容易地形成。此外，可以将金(Au)用作HEMT的栅电极。用作栅电极的金具有高电迁移耐力并可以减小栅电极的阻抗。相应地，HEMT配置为具有由形成在由金制成的栅电极上的硅化合物制成的保护膜。
但是，金和硅的共晶体倾向于形成在HEMT的金和硅相互接触的一部分处。共晶体的形成导致了一些问题，例如栅电极处的阻抗增加以及绝缘性能的下降。因为金和硅的共晶温度为大约370℃的相对低温，所以在半导体装置的制造或半导体装置的使用期间倾向于形成金和硅的共晶体(金-硅共晶)。由此，在形成金-硅共晶时，倾向于出现栅电极电阻的增加和绝缘电阻的减小。特别地，高输出电子器件的部分可局部变成高温。因此，根据使用高输出电子器件的环境或状态，在高输出电子器件中容易形成金-硅共晶。因此，金-硅共晶的形成导致半导体装置的可靠性降低。
发明内容
根据本发明的一个方面，提供一种半导体装置，其包括：衬底；形成在衬底上方并且包含氮化物半导体的半导体层；形成在半导体层上方并且包含金的电极；形成在电极上方的阻挡膜；以及形成在半导体层上方并且包括氧化硅膜、氮化硅膜以及氧氮化硅膜中的一种的保护膜；其中保护膜形成在阻挡膜上；其中阻挡膜包括金属氧化物材料、金属氮化物膜或金属氧氮化物膜。
本发明的目和优点将通过在所要求保护的技术方案中具体指出的要素和组合来实现和获得。
应当理解，如所要求保护的，上述概括性描述和以下详细描述都是示例性和说明性的，而不限制本发明。
附图说明
图1是示出根据本发明第一实施方案的半导体装置的结构的示意图；
图2A至图4是用于描述用于制造根据本发明第一实施方案的半导体装置的方法的示意图；
图5是示出根据本发明第二实施方案的半导体装置的结构的示意图；
图6A至图7B是用于描述用于制造根据本发明第二实施方案的半导体装置的方法的示意图；
图8是示出根据本发明第三实施方案的半导体装置的结构的示意图；
图9A至图11是用于描述用于制造根据本发明第三实施方案的半导体装置的方法的示意图；
图12是示出根据本发明第四实施方案的半导体装置的结构的示意图；
图13A至图14C是用于描述用于制造根据本发明第四实施方案的半导体装置的方法的示意图；
图15是示出根据本发明第五实施方案的半导体装置的结构的示意图；
图16A至图19是用于描述用于制造根据本发明第五实施方案的半导体装置的方法的示意图；
图20是示出根据本发明第六实施方案的半导体装置的结构的示意图；
图21A至图23是用于描述用于制造根据本发明第六实施方案的半导体装置的方法的示意图；
图24是示出根据本发明第七实施方案的半导体装置的结构的示意图；
图25A至图27B是用于描述用于制造根据本发明第七实施方案的半导体装置的方法的示意图；
图28是示出根据本发明第八实施方案的半导体装置的结构的示意图；
图29A至图30C是用于描述用于制造根据本发明第八实施方案的半导体装置的方法的示意图；
图31是示出根据本发明第九实施方案的半导体装置的结构的示意图；
图32A至图34B是用于描述用于制造根据本发明第九实施方案的半导体装置的方法的示意图；
图35是示出根据本发明第十实施方案的半导体装置的结构的示意图；
图36A至图38是用于描述用于制造根据本发明第十实施方案的半导体装置的方法的示意图；
图39是用于描述根据本发明第十一实施方案的分立封装的半导体器件的示意图；
图40是示出根据本发明第十一实施方案的电源装置的电路图；以及
图41是示出根据本发明第十一实施方案的高输出放大器的结构的示意图。
具体实施方式
【第一实施方案】
(半导体装置)
通过使用除了金以外的材料来形成栅电极或使用除了硅化合物以外的材料来形成保护膜，可以防止金-硅共晶的形成。但是，由于硅化合物的性能，将硅化合物(例如，SiO2、SiN)用于保护膜是符合实际的。同样地，由于金的性能，将金或金合金用于栅电极是符合实际并且优选的。
接下来，参考图1描述根据本发明第一实施方案的半导体装置。根据本发明实施方案的半导体装置1是HEMT(高电子迁移率晶体管)。在半导体装置1中，由例如半导体材料制成的衬底10的表面上形成缓冲层(未示出)。在缓冲层上通过外延生长形成具有包括电子传输层21、间隔层22、电子供给层23以及盖层24的层叠结构的半导体层。在盖层24上形成具有开口的绝缘膜51。栅电极41形成在绝缘膜51的开口中，并且与盖层24接触。尽管在图1所示实施方案中源电极42和漏电极43形成为与电子供给层23接触，但是源电极42和漏电极43可以形成为与电子传输层21接触。在栅电极41的顶部上形成由金属材料制成的栅电极保护膜60和由栅电极保护膜60的金属的氧化物等制成的阻挡膜61。例如，在绝缘膜51和阻挡膜61的暴露部分上形成绝缘膜52。绝缘膜51和绝缘膜52构成保护膜50。
例如，可以将Si衬底或蓝宝石(Al2O3)衬底用作衬底10。在该实施方案中，将具有半导体性能的SiC衬底用作衬底10。用作第一半导体层的电子传输层21由i-GaN制成。间隔层22由i-AlGaN制成。用作第二半导体层的电子供给层23由n-AlGaN制成。盖层24由n-GaN制成。由此，在电子传输层21的朝向电子供给层23的一侧上的部分中形成二维电子气(2DEG)21a。
栅电极41由金或金合金形成。源电极42和漏电极43由金属材料制成。此外，构成保护膜50的绝缘膜51和绝缘膜52都由SiN制成。虽然保护膜50可以由硅材料的氧化物或氧氮化物制成，但是考虑到SiN的粘附强度和电气性能，保护膜50优选由SiN制成。
栅电极保护膜60和阻挡膜61形成为防止金和硅相互直接接触。阻挡膜61由例如金属材料的氧化物、氮化物或氧氮化物制成。阻挡膜61优选由具有防止金和硅进入的阻拦性能的材料形成。阻挡膜61的材料可以是选自例如Al、Ti、Ta、W、Mo、Hf、Ni以及Zr中的一种或更多种金属材料的氧化物、氮化物或氧氮化物。同样地，栅电极保护膜60的材料优选为选自例如Al、Ti、Ta、W、Mo、Hf、Ni以及Zr中的一种或更多种金属材料。在阻挡膜61的材料是形成栅电极保护膜60的材料的氧化物情况下，由于阻挡膜61可以通过氧化栅电极保护膜60的表面来形成，所以可以简化半导体装置1的制造过程以及降低制造成本。因此，优选利用形成栅电极保护膜60的材料的氧化物来形成阻挡膜61。尽管根据图1中示出的实施方案的半导体装置1包括栅电极保护膜60和阻挡膜61二者，但半导体装置1可以通过例如氧化整个栅电极保护膜60而形成为仅有阻挡膜61。由于栅电极41和栅电极保护膜60都是由金属材料制成的，所以栅电极保护膜60对栅电极41具有强粘附强度。由于阻挡膜61和栅电极保护膜60中都含有相同的元素，所以通过例如氧化栅电极保护膜60形成的阻挡膜61对栅电极保护膜60具有强粘附强度。相应地，与将阻挡膜61(包括例如绝缘膜)直接沉积在栅电极41上的情况相比，通过经由栅电极保护膜60形成阻挡膜61，可以获得更强的粘附强度并且使得剥离等变得更加困难。在该实施方案中，栅电极保护膜60由钛制成，并且阻挡膜61由氧化钛制成。
通过形成栅电极保护膜60和阻挡膜61，可以防止包含在栅电极41中的金与包含在绝缘膜52中的硅相互接触。由此，可以防止金-硅共晶的形成。结果，可以制造高可靠性的半导体装置1。
尽管上述实施方案应用在栅电极41由包含金的材料制成的情形，但是上述实施方案也可以应用在源电极42和漏电极43由包含金的材料形成的情形。换言之，通过将阻挡膜61形成在由包含金的材料制成的电极上基本上可以获得同样的优点。
(用于制造半导体装置的方法)
接下来，参考图2A至图4描述用于制造根据本发明第一实施方案的半导体装置的方法。
如图2A所示，首先，在由具有半导体性能的材料(例如SiC)制成的衬底10上形成缓冲层(未示出)。然后，经由缓冲层(未示出)在衬底10上形成半导体层叠结构。半导体层叠结构是通过依次形成电子传输层(第一半导体层)21、间隔层22、电子供给层(第二半导体层)23以及盖层24来形成的。需要注意的是，使用MOVPE(金属有机气相外延)方法通过外延生长来形成电子传输层21、间隔层22、电子供给层23以及盖层24。例如，电子传输层21由具有约3μm的厚度的i-GaN层形成。间隔层22由具有约5nm的厚度的i-AlGaN形成。电子供给层23由具有约30nm的厚度的n-AlGaN层形成。电子传输层21、间隔层22以及电子供给层23掺有杂质(例如Si)，使得杂质浓度为约5×1018cm-3。盖层24由具有约10nm的厚度的n-GaN层形成。盖层24掺有杂质(例如Si)，使得杂质浓度为约5×1018cm-3。然后，形成器件绝缘区(未示出)。首先，在形成器件隔离区的过程中，在半导体层叠结构上施加光刻胶。然后，使光刻胶曝光并且显影。由此，抗蚀剂图案具有与其中待形成器件隔离区的区域对应的开口。然后，使用包含氯组分的气体对抗蚀剂图案进行干法蚀刻。然后，通过在干法蚀刻区域处形成绝缘膜或通过在干法蚀刻区域处执行预定元素的离子注入来形成器件隔离区。
然后，如图2B所示，形成绝缘膜51。绝缘膜51是出于例如钝化的目的而形成的。绝缘膜51将成为保护膜50的一部分。在本实施方案中，将具有例如2nm至200nm范围内的膜厚度的SiN膜用作绝缘膜51。例如，可以通过使用溅射方法或等离子体CVD(化学气相沉积)方法将SiN膜形成为具有约20nm的厚度。尽管在本实施方案中将SiN膜用作绝缘膜51，但是可以使用其他膜。例如，作为一个替代方案，可以使用氧化铝膜(Al2O3)作为绝缘膜51。
然后，如图2C所示，在电子供给层23上形成源电极42和漏电极43。例如，在形成源电极42和漏电极43的过程中，首先，在绝缘膜51上施加光刻胶。然后，使光刻胶曝光并且显影。由此，抗蚀剂图案(未示出)具有与其中待形成源电极42和漏电极43的区域对应的开口。然后，对抗蚀剂图案进行干法蚀刻例如RIE(反应性离子蚀刻)，以移除与其中没有形成抗蚀剂图案的区域对应的盖层24的部分和绝缘膜51的部分。由此，暴露电子供给层23的表面。在移除绝缘膜51的过程中，在干法蚀刻中使用氟类气体。在移除盖层24的过程中，在干法蚀刻中使用氯类气体。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包括Ta/Al(Ta：20nm，Al：200nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，在其中没有形成抗蚀剂图案的区域中形成由Ta/Al制成的源电极42和漏电极43。在剥离后，可以通过在550℃的温度下进行热处理来获得欧姆接触。尽管上述实施方案中形成的抗蚀剂图案既用于干法蚀刻又用于剥离，但是，可以单独形成用于干法蚀刻的抗蚀剂图案和用于剥离的抗蚀剂图案。
然后，如图3A所示，在绝缘膜51中形成开口71。开口71用于使栅电极41能够与半导体层叠结构接触。例如，在形成开口71的过程中，向绝缘膜51施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成开口71的区域中形成包括开口区域的抗蚀剂图案(未示出)。然后，通过使用氟类气体进行干法蚀刻(例如RIE)来移除绝缘膜51的与抗蚀剂图案的开口区域对应的部分。由此，在绝缘膜51中形成开口71。然后，可以通过使用例如有机溶剂来移除抗蚀剂图案。
然后，如图3B所示，形成栅电极41和栅电极保护膜60。例如，在形成栅电极41和栅电极保护膜60的过程中，首先，向绝缘膜51施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成栅电极41的区域中形成包括开口区域的抗蚀剂图案(未示出)。需要注意的是，抗蚀剂图案形成为使绝缘膜51的开口71位于抗蚀剂图案的开口区域内。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包含Ni/Au/Ti(Ni：10nm，Au：400nm，Ti：20nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案和金属膜一起移除。由此，在其中没有形成抗蚀剂图案的区域中形成由Ni/Au制成的栅电极41。此外，在栅电极41上形成由Ti制成的栅电极保护膜60。
然后，如图3C所示，通过氧化栅电极保护膜60的表面来形成阻挡膜61。例如，通过对Ti表面进行在约300℃的氧气氛中的退火处理、使用氧等离子体的灰化处理或UV(紫外线)臭氧处理来氧化Ti的表面(即栅电极保护膜60的表面)。由此，形成由TiO2制成的阻挡膜61。作为一个替代方案，可以例如通过Ti的自然氧化来形成阻挡膜61。
然后，如图4所示，在绝缘膜51、栅电极41(经由阻挡膜61)、源电极42和漏电极43上形成绝缘膜52。例如，通过沉积(例如等离子体CVD、溅射)具有500nm的膜厚度的SiN膜来形成绝缘膜52。由此，形成包括绝缘膜51和绝缘膜52的保护薄膜50。
关于根据上述实施方案的半导体装置1，由于栅电极41与绝缘膜52之间形成栅电极保护膜60和阻挡膜61，所以可以防止包含在栅电极41中的金与包含在绝缘膜52中的硅之间发生共晶。由此，可以提高半导体装置1的可靠性。此外，保护膜50可以用作层间绝缘膜，使得可以在保护膜50上形成另外的晶体管。在这种情况下，由于栅电极41上形成电极保护膜60和阻挡膜61，所以所述另外的晶体管的可靠性不会受到不利的影响。尽管上述半导体装置1既包括栅电极保护膜60又包括阻挡膜61，但可以通过氧化将整个栅电极保护膜移除，使得半导体装置1上只留下阻挡膜61。
尽管栅电极41的侧表面与绝缘膜52接触，但由于栅电极41与绝缘膜52接触的区域小，所以只形成少量的金-硅共晶。因此，栅电极41的侧表面与绝缘膜之间的接触对半导体装置几乎没有影响。此外，在其中栅电极保护膜60和阻挡膜61不仅形成在栅电极41的顶表面上而且也形成在栅电极41的侧表面上的情况下，由于整个栅电极41都被覆盖，所以可以进一步提高半导体装置的可靠性。
由此，可以制造根据本发明的上述实施方案的半导体装置1(例如晶体管)。尽管具有根据上述实施方案的半导体层叠结构的半导体层是由GaN和AlGaN形成的，但是作为一个替代方案，半导体层可以由氮化物例如InAlN或InGaAlN来形成。
【第二实施方案】
(半导体装置)
接下来，参考图5描述根据本发明第二实施方案的半导体装置2。在第二实施方案中，与第一实施方案中的组件相似的组件用与第一实施方案中的附图标记相似的附图标记来表示，并且不做另外的解释。根据第二实施方案的半导体装置2也是HEMT。在半导体装置2中，由例如半导体材料制成的衬底10的表面上形成缓冲层(未示出)。缓冲层上通过外延生长形成具有包括电子传输层21、间隔层22、电子供给层23以及盖层24的层叠结构的半导体层。此外，栅电极41以接触盖层24的方式形成在盖层24的区域上。源电极42和漏电极43形成为与电子供给层23接触。在电子传输层21的朝向电子供给层23的一侧的部分中形成二维电子气(2DEG)21a。作为一个替代方案，源电极42和漏电极43可以形成为与电子传输层21接触。栅电极41的顶部上形成由金属材料制成的栅电极保护膜60和由栅电极保护膜60的金属的氧化物等制成的阻挡膜61。例如，在盖层24和阻挡膜61的暴露部分上形成绝缘膜52。根据第二实施方案的保护层150由SiN制成。尽管保护膜150可以由例如氧化硅或氧氮化硅形成，但考虑到诸如SiN的粘附强度和电气性能等方面，优选地使用SiN来形成保护膜150。
通过形成栅电极保护膜60和阻挡膜61，可以防止包含在栅电极41中的金与包含在保护膜150中的硅相互接触。由此，可以防止金-硅共晶的形成。结果，可以制造高可靠性的半导体装置2。
(用于制造半导体装置的方法)
接下来，参考图6A至图7B描述用于制造根据本发明第二实施方案的半导体装置2的方法。
如图6A所示，首先，在由具有半导体性能的材料(例如SiC)制成的衬底10上形成缓冲层(未示出)。然后，经由缓冲层(未示出)在衬底10上形成半导体层叠结构。半导体层叠结构通过依次形成电子传输层(第一半导体层)21、间隔层22、电子供给层(第二半导体层)23以及盖层24来形成。需要注意的是，电子传输层21、间隔层22、电子供给层23以及盖层24是使用MOVPE方法通过外延生长来形成的。例如，电子传输层21由具有约3μm的厚度的i-GaN层形成。间隔层22由具有约5nm的厚度的i-AlGaN形成。电子供给层23由具有约30nm的厚度的n-AlGaN层形成。电子传输层21、间隔层22以及电子供给层23掺有杂质(例如Si)，使得杂质浓度为约5×1018cm-3。盖层24由具有约10nm的厚度的n-GaN层形成。盖层24掺有杂质(例如Si)，使得杂质的浓度约是5×1018cm-3。然后，形成器件隔离区(未示出)。首先，在形成器件隔离区的过程中，在半导体层叠结构上施加光刻胶。然后，使光刻胶曝光并且显影。由此，抗蚀剂图案具有与其中待形成器件隔离区的区域对应的开口。然后，使用包含有氯组分的气体对抗蚀剂图案进行干法蚀刻。然后，通过在干法蚀刻区域处形成绝缘膜或通过在干法蚀刻区域处执行预定元素的离子注入来形成器件隔离区。
然后，如图6B所示，在电子供给层23上形成源电极42和漏电极43。例如，在形成源电极42和漏电极43的过程中，首先，在盖层24上施加光刻胶。然后，使光刻胶曝光并且显影。由此，抗蚀剂图案(未示出)具有与其中待形成源电极42和漏电极43的区域对应的开口。然后，对抗蚀剂图案进行干法蚀刻例如RIE(反应性离子蚀刻)，以移除与其中没有形成抗蚀剂图案的区域对应的盖层24的部分。由此，暴露电子供给层23的表面。在移除盖层24的过程中，在干法蚀刻中使用氯类气体。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包含Ta/Al(Ta：20nm，Al：200nm)的层叠结构的金属膜。然后，可以通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，在其中没有形成抗蚀剂图案的区域中形成由Ta/Al制成的源电极42和漏电极43。在剥离后，可以通过在550℃的温度下进行热处理来获得欧姆接触。
然后，如图6C所示，在盖层24上形成栅电极41和栅电极保护膜60。例如，在形成栅电极41和栅电极保护膜60的过程中，首先，向盖层24施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成栅电极41的区域中形成包括开口区域的抗蚀剂图案(未示出)。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包括Ni/Au/Ti(Ni：10nm，Au：400nm，Ti：20nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，在其中没有形成抗蚀剂图案的区域中形成由Ni/Au制成的栅电极41。此外，在栅电极41上形成由Ti制成的栅电极保护膜60。
然后，如图7A所示，通过氧化栅电极保护膜60的表面来形成阻挡膜61。例如，通过对Ti表面进行约300℃的氧气氛中的退火处理、使用氧等离子体的灰化处理或UV(紫外线)臭氧处理来氧化Ti的表面(即栅电极保护膜60的表面)。由此，形成由TiO2制成的阻挡膜61。作为一个替代方案，可以例如通过Ti的自然氧化来形成阻挡膜61。
然后，如图7B所示，在盖层24、栅电极41(经由阻挡膜61)、源电极42以及漏电极43上形成包含绝缘材料(膜)的保护膜150。例如，通过沉积(例如等离子体CVD、溅射)具有500nm的膜厚度的SiN膜来形成保护膜150。
关于根据上述实施方案的半导体装置2，由于在栅电极41与保护膜150之间形成栅电极保护膜60和阻挡膜61，所以可以防止包含在栅电极41中的金与包含在保护膜150中的硅之间发生共晶。由此，可以提高半导体装置2的可靠性。此外，保护膜150可以用作层间绝缘膜，使得可以在保护膜150上形成另外的晶体管。
由此，可以制造根据本发明的上述实施方案的半导体装置2(例如晶体管)。尽管根据上述实施方案的半导体层叠结构的半导体层是由GaN和AlGaN形成的，但是作为一个替代方案，半导体层可以由氮化物例如InAlN或InGaAlN来形成。
【第三实施方案】
(半导体装置)
接下来，参考图8描述根据本发明第三实施方案的半导体装置3。在第三实施方案中，与第一实施方案和第二实施方案中的组件相似的组件用与第一实施方案和第二实施方案中的附图标记相似的附图标记来表示，并且不做另外的解释。根据第三实施方案的半导体装置3也是HEMT。在半导体装置3中，由例如半导体材料制成的衬底10的表面上形成缓冲层(未示出)。在缓冲层上通过外延生长形成具有包括电子传输层21、间隔层22以及电子供给层23的层叠结构的半导体层。由此，在电子传输层21的朝向电子供给层23的一侧的部分中形成二维电子气(2DEG)21a。在电子供给层23中形成开口(其将成为凹部)。在包括开口(凹部)的底表面和侧表面的电子供给层23上形成由氧化铝等制成的绝缘膜230(其将成为栅极绝缘膜)。经由绝缘膜230在电子供给层23的其中形成凹部的区域上形成栅电极41。源电极42和漏电极43形成为与电子供给层23接触。作为一个替代方案，可以将源电极42和漏电极43形成为与电子传输层21接触。在栅电极41的顶部上形成由金属材料制成的栅电极保护膜60和由栅电极保护膜60的金属的氧化物等制成的阻挡膜61。例如，在绝缘膜230和阻挡膜61的暴露部分上形成包含绝缘材料(膜)的保护膜250。根据第三实施方案的保护层250由SiN制成。尽管保护膜250可以由例如氧化硅或氧氮化硅来形成，但考虑到诸如SiN的粘附强度和电气性能等的方面，优选使用SiN来形成保护膜250。
通过形成栅电极保护膜60和阻挡膜61，可以防止包含在栅电极41中的金与包含在保护膜250中的硅相互接触。由此，可以防止金-硅共晶的形成。由此，可以制造高可靠性的半导体装置3。
(用于制造半导体装置的方法)
接下来，参考图9A至图11描述用于制造根据本发明第三实施方案的半导体装置3的方法。
如图9A所示，首先，在由具有半导体性能的材料(例如SiC)制成的衬底10上形成缓冲层(未示出)。然后，经由缓冲层(未示出)在衬底10上形成半导体层结构。半导体层结构是通过依次形成电子传输层(第一半导体层)21、间隔层22以及电子供给层(第二半导体层)23来形成的。需要注意的是，电子传输层21、间隔层22以及电子供给层23是使用MOVPE方法通过外延生长来形成的。例如，电子传输层21由具有约3μm的厚度的i-GaN层形成。间隔层22由具有约5nm的厚度的i-AlGaN形成。电子供给层23由具有约30nm的厚度的n-AlGaN层形成。电子传输层21、间隔层22以及电子供给层23掺有杂质(例如Si)，使得杂质浓度约是5×1018cm-3。然后，形成器件隔离区(未示出)。
然后，如图9B所示，在电子供给层23上形成源电极42和漏电极43。例如，在形成源电极42和漏电极43的过程中，首先，在电子供给层23上施加光刻胶。然后，使光刻胶曝光并且显影。由此，抗蚀剂图案(未示出)具有与其中待形成源电极42和漏电极43的区域对应的开口。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包括Ta/Al(Ta：20nm，Al：200nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，在其中没有形成抗蚀剂图案的区域中形成由Ta/Al制成的源电极42和漏电极43。在剥离后，可以通过在550℃的温度下进行热处理来获得欧姆接触。
然后，如图9C所示，在电子供给层23中形成凹部271。例如，在形成凹部271的过程中，向电子供给层23施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成凹部271的区域中形成包括开口区域的抗蚀剂图案(未示出)。然后，通过使用氯类气体进行干法蚀刻(例如RIE)来移除电子供给层23的位于抗蚀剂图案(未示出)的开口区域处的部分或全部。由此，在电子供给层23中形成凹部271。然后，可以通过使用例如有机溶剂来移除抗蚀剂图案。
然后，如图10A所示，在包括凹部271的内表面的电子供给层23的表面上形成绝缘膜230(其将成为栅电极绝缘膜)。例如，通过沉积(例如，ALD(原子层沉积)、溅射)具有2nm至200nm(例如20nm)的范围内的膜厚度的氧化铝来形成绝缘膜230。
然后，如图10B所示，在绝缘膜230的其中形成凹部271的区域中形成栅电极41和栅电极保护膜60。例如，在形成栅电极41和栅电极保护膜60的过程中，首先，向绝缘膜230施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成栅电极41的区域中形成包括开口区域的抗蚀剂图案(未示出)。需要注意的是，抗蚀剂图案形成为使凹部271位于抗蚀剂图案的开口区域内。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包括Ni/Au/Ti(Ni：10nm，Au：400nm，Ti：20nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，经由绝缘膜230在包括形成凹部271的区域的区域中形成由Ni/Au制成的栅电极41。此外，在栅电极41上形成由Ti制成的栅电极保护膜60。
然后，如图10C所示，通过氧化栅电极保护膜60的表面来形成阻挡膜61。例如，通过对Ti表面进行约300℃的氧气氛中的退火处理、使用氧等离子体的灰化处理或UV(紫外线)臭氧处理来氧化Ti的表面(即栅电极保护膜60的表面)。由此，形成由TiO2制成的阻挡膜61。作为一个替代方案，可以例如通过Ti的自然氧化来形成阻挡膜61。
然后，如图11所示，在绝缘膜230、栅电极41(经由阻挡膜61)、源电极42以及漏电极43上形成保护膜250。例如，通过沉积(例如等离子体CVD、溅射)具有500nm的膜厚度的SiN膜来形成保护膜250。
关于根据上述实施方案的半导体装置3，由于在栅电极41与保护膜250之间形成栅电极保护膜60和阻挡膜61，所以可以防止包含在栅电极41中的金与包含在保护膜250中的硅之间的共晶。由此，可以提高半导体装置3的可靠性。此外，保护膜250可以用作层间绝缘膜，使得可以在保护膜250上形成另外的晶体管。
相应地，可以制造根据本发明的上述实施方案的半导体装置3(例如晶体管)。尽管根据上述实施方案的半导体层结构的半导体层是由GaN和AlGaN形成的，但是作为一个替代方案，半导体层可以由氮化物例如InAlN或InGaAlN来形成。
【第四实施方案】
(半导体装置)
接下来，参考图12描述根据本发明第四实施方案的半导体装置4。在第四实施方案中，与第一实施方案到第三实施方案中的组件相似的组件用与第一实施方案到第三实施方案中的附图标记相似的附图标记来表示，并且不做另外的解释。
根据第四实施方案的半导体装置4也是HEMT。在半导体装置4中，由例如半导体材料制成的衬底10的表面上形成缓冲层(未示出)。在缓冲层上通过外延生长形成具有包括电子传输层21、间隔层22以及电子供给层23的层叠结构的半导体层。由此，在电子传输层21的朝向电子供给层23的一侧的部分中形成二维电子气(2DEG)21a。在电子供给层23上形成由氧化铝等制成的绝缘膜230(其将成为栅电极绝缘膜)。在绝缘膜230的预定区域上形成栅电极41。源电极42和漏电极43形成为与电子供给层23接触。作为一个替代方案，将源电极42和漏电极43可以形成为与电子传输层21接触。在栅电极41的顶部上形成由金属材料制成的栅电极保护膜60和由栅电极保护膜60的金属的氧化物等制成的阻挡膜61。在例如绝缘膜51和阻挡膜61的暴露部分上形成包括绝缘材料(膜)的保护膜250。
通过形成栅电极保护膜60和阻挡膜61，可以防止包含在栅电极41中的金与包含在保护膜250中的硅相互接触。由此，可以防止金-硅共晶的形成。由此，可以制造高可靠性的半导体装置4。
(用于制造半导体装置的方法)
接下来，参考图13A至图14C描述用于制造根据本发明第四实施方案的半导体装置4的方法。
如图13A所示，首先，在由具有半导体性能的材料(例如SiC)制成的衬底10上形成缓冲层(未示出)。然后，经由缓冲层(未示出)在衬底10上形成半导体层结构。半导体层结构是通过依次形成电子传输层(第一半导体层)21、间隔层22以及电子供给层(第二半导体层)23来形成的。需要注意的是，电子传输层21、间隔层22以及电子供给层23是使用MOVPE方法通过外延生长来形成的。例如，电子传输层21由具有约3μm的厚度的i-GaN层形成。间隔层22由具有约5nm的厚度的i-AlGaN形成。电子供给层23由具有约30nm的厚度的n-AlGaN层形成。电子传输层21、间隔层22以及电子供给层23掺有杂质(例如Si)，使得杂质的浓度约是5×1018cm-3。然后，形成器件隔离区(未示出)。
然后，如图13B所示，在电子供给层23上形成源电极42和漏电极43。例如，在形成源电极42和漏电极43的过程中，首先，在电子供给层23上施加光刻胶。然后，使光刻胶曝光并且显影。由此，抗蚀剂图案(未示出)具有与其中待形成源电极42和漏电极43的区域对应的开口。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包括Ta/Al(Ta：20nm，Al：200nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，在其中没有形成抗蚀剂图案的区域中形成由Ta/Al制成的源电极42和漏电极43。在剥离后，可以通过在550℃的温度下进行热处理来获得欧姆接触。
然后，如图13C所示，在电子供给层23的表面上形成绝缘膜230(其将成为栅电极绝缘膜)。例如，通过沉积(例如，ALD、溅射)具有2nm至200nm(例如20nm)的范围内的膜厚度的氧化铝来形成绝缘膜230。
然后，如图14A所示，在绝缘膜230上形成栅电极41和栅电极保护膜60。例如，在形成栅电极41和栅电极保护膜60的过程中，首先，向绝缘膜230施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成栅电极41的区域中形成包括开口区域的抗蚀剂图案(未示出)。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包括Ni/Au/Ti(Ni：10nm，Au：400nm，Ti：20nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，在绝缘膜230上形成由Ni/Au制成的栅电极41。此外，在栅电极41上形成由Ti制成的栅电极保护膜60。
然后，如图14B所示，通过氧化栅电极保护膜60的表面来形成阻挡膜61。例如，通过对Ti表面进行约300℃的氧气氛中的退火处理、使用氧等离子体的灰化处理或UV(紫外线)臭氧处理来氧化Ti的表面(即栅电极保护膜60的表面)。由此，形成由TiO2制成的阻挡膜61。作为一个替代方案，可以例如通过Ti的自然氧化来形成阻挡膜61。
然后，如图14C所示，在绝缘膜230、栅电极41(通过阻挡膜61)、源电极42以及漏电极43上形成保护膜250。例如，通过沉积(例如等离子体CVD、溅射)具有500nm的膜厚度的SiN膜来形成保护膜250。
关于根据上述实施方案的半导体装置4，由于在栅电极41与保护膜250之间形成栅电极保护膜60和阻挡膜61，所以可以防止包含在栅电极41中的金与包含在保护膜250中的硅之间的共晶。由此，可以提高半导体装置4的可靠性。此外，保护膜250可以用作层间绝缘膜，使得可以在保护膜250上形成另外的晶体管。
由此，可以制造根据本发明的上述实施方案的半导体装置4(例如晶体管)。尽管根据上述实施方案的半导体层结构的半导体层是由GaN和AlGaN形成的，但是作为一个替代方案，半导体层可以由氮化物例如InAlN或InGaAlN来形成。
【第五实施方案】
(半导体装置)
接下来，参考图15描述根据本发明第五实施方案的半导体装置5。在第五实施方案中，与第一实施方案到第四实施方案中的组件相似的组件用于第一实施方案到第四实施方案中的附图标记相似的附图标记来表示，并且不做另外的解释。
根据第五实施方案的半导体装置5也是HEMT。在半导体装置5中，在由例如半导体材料制成的衬底10的表面上形成缓冲层(未示出)。在缓冲层上通过外延生长形成具有包括电子传输层21、间隔层22、电子供给层23以及盖层24的层叠结构的半导体层。由此，在电子传输层21的朝向电子供给层23的一侧的部分中形成二维电子气(2DEG)21a。此外，在盖层24上形成包括开口的绝缘膜51。绝缘膜51的开口中形成栅电极41，并且栅电极41与盖层24接触。在本实施方案中，源电极42和漏电极43形成为与电子供给层23接触。但是，作为一个替代方案，源电极42和漏电极43可以形成为与电子传输层21接触。
在栅电极41的顶表面和侧表面上形成由金属材料制成的栅电极保护膜360和由栅电极保护膜360的金属的氧化物等制成的阻挡膜361。在例如绝缘膜51和阻挡膜361的暴露部分上形成绝缘膜52。在例如绝缘膜51和绝缘膜52上形成保护层50。
通过形成栅电极保护膜360和阻挡膜361，可以防止包含在栅电极41中的金与包含在绝缘膜52中的硅相互接触。由此，可以防止金-硅共晶的形成。结果，可以制造高可靠性的半导体装置5。需要注意的是，可以将与用于第一实施方案的栅电极保护膜60的材料相同的材料用于栅电极保护膜360。此外，可以将与用于第一实施方案的阻挡膜61的材料相同的材料用于阻挡膜361。
(用于制造半导体装置的方法)
接下来，参考图16A至图18B描述用于制造根据本发明第五实施方案的半导体装置5的方法。
如图16A所示，首先，在由具有半导体性能的材料(例如SiC)制成的衬底10上形成缓冲层(未示出)。然后，经由缓冲层(未示出)在衬底10上形成半导体层结构。半导体层结构是通过依次形成电子传输层(第一半导体层)21、间隔层22、电子供给层(第二半导体层)23以及盖层24来形成的。然后，形成器件隔离区，尽管附图中没有示出。
然后，如图16B所示，形成绝缘膜51。在本实施方案，形成具有2nm至200nm(例如20nm)的范围内的厚度的SiN膜作为绝缘膜51。
然后，如图16C所示，在电子供给层23上形成源电极42和漏电极43。例如，在形成源电极42和漏电极43的过程中，首先，在绝缘膜51上施加光刻胶。然后，使光刻胶曝光并且显影。由此，抗蚀剂图案(未示出)具有与其中待形成源电极42和漏电极43的区域对应的开口。然后，对抗蚀剂图案进行干法蚀刻如RIE(反应性离子蚀刻)，以移除与其中没有形成抗蚀剂图案的区域对应的盖层24和绝缘膜51的部分。由此，暴露电子供给层23的表面。在移除盖层24的过程中，在干法蚀刻中使用氯类气体。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包括Ta/Al(Ta：20nm，Al：200nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，在其中没有形成抗蚀剂图案的区域中形成由Ta/Al制成的源电极42和漏电极43。在剥离后，可以通过在550℃的温度下进行热处理来获得欧姆接触。
然后，如图17A所示，在绝缘膜51中形成开口71。例如，在形成开口71的过程中，向绝缘膜51施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成开口71的区域中形成包括开口区域的抗蚀剂图案(未示出)。然后，通过使用氟类气体进行干法蚀刻(例如RIE)来移除绝缘膜51的与抗蚀剂图案的开口区域对应的部分。由此，在绝缘膜51中形成开口71。然后，可以通过使用例如有机溶剂来移除抗蚀剂图案。
然后，如图17B所示，形成栅电极41。例如，在形成栅电极41的过程中，首先，向绝缘膜51施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成栅电极41的区域中形成包括开口区域的抗蚀剂图案(未示出)。需要注意的是，抗蚀剂图案形成为使绝缘膜51的开口71区域位于抗蚀剂图案的开口区域内。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包括Ni/Au(Ni：10nm，Au：400nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，在其中没有形成抗蚀剂图案的区域中形成由Ni/Au制成的栅电极41。
然后，如图17C所示，形成栅电极保护膜360。例如，在形成栅电极保护膜360的过程中，首先，向绝缘膜51施加光刻胶。然后，使光刻胶曝光并且显影。由此，抗蚀剂图案(未示出)具有与其中待形成栅电极保护膜360的区域对应的开口。用于形成栅电极保护膜360的抗蚀剂图案具有比用于形成栅电极41的抗蚀剂图案的开口略大的开口。因此，可以将栅电极保护膜360形成在栅电极41的整个表面(在本实施方案中，是指栅电极41的上表面和侧表面)上。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积由Ti(Ti：20nm)制成的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，在其中没有形成抗蚀剂图案的区域中形成由Ta/Al制成的源电极42和漏电极43。在剥离后，可以通过在550℃的温度下进行热处理来获得欧姆接触。由此，在栅电极41的整个表面(即上表面和侧表面)上形成由Ti制成的栅电极保护膜360。
然后，如图18A所示，通过氧化栅电极保护膜360的表面来形成阻挡膜361。例如，通过对Ti表面进行约300℃的氧气氛中的退火处理、使用氧等离子体的灰化处理或UV(紫外线)臭氧处理来氧化Ti的表面(即栅电极保护膜360的表面)。由此，形成由TiO2制成的阻挡膜361。
然后，如图18B所示，在绝缘膜51、栅电极41(经由阻挡膜361)、源电极42以及漏电极43上形成绝缘膜52。例如，通过沉积(例如等离子体CVD、溅射)具有500nm的膜厚度的SiN膜来形成绝缘膜52。相应地，形成包括绝缘膜51和绝缘膜52的保护薄膜50。
关于根据上述实施方案的半导体装置5，由于在栅电极41与绝缘膜52之间形成栅电极保护膜360和阻挡膜361，所以可以防止包含在栅电极41中的金与包含在绝缘膜52中的硅之间的共晶。由此，可以提高半导体装置5的可靠性。此外，保护膜50可以用作层间绝缘膜，使得可以在保护膜50上形成另外的晶体管。
在上述实施方案中，形成分别用于栅电极41和栅电极保护膜360的抗蚀剂图案。通过形成其中朝向双层抗蚀剂图案顶表面的层具有小于朝向双层抗蚀剂图案底面的层的面积的双层抗蚀剂图案或通过形成朝向底面变宽的开口(倒锥形抗蚀剂图案)，通过仅进行一次抗蚀剂图案处理就可以制造半导体装置5的上述结构。例如，在使用双层抗蚀剂图案的情况下，首先，通过气相沉积来沉积由Ni/Au制成的金属膜，然后通过气相沉积来沉积由Ti制成的另一金属膜。在沉积Ti时，将Ti沉积源(即，用于沉积Ti的源)设置在比Ni/Au沉积源(即，用于沉积Ni或Au的源)的位置更朝向衬底10的位置中，或设置在偏离衬底10表面上的法线的位置中。通过朝向衬底10设置Ti沉积源，可以增加相对于衬底10的表面的Ti沉积粒子的倾斜入射分量。由此，Ti沉积粒子可以进入抗蚀剂图案的开口内。相应地，由Ti制成的金属膜不仅可以形成在由Ni/Au制成的金属膜的顶表面上，而且可以形成在由Ni/Au制成的金属膜的侧表面上。图19示出其中通过使用双层抗蚀剂图案381的上述方法形成栅电极41和栅电极保护膜360的一个实例。双层抗蚀剂图案381包括顶部381a和底部381b。形成在顶部381a中的开口小于形成在底部381b中的开口。
由此，可以制造根据本发明上述实施方案的半导体装置5(例如，晶体管)。本实施方案中的栅电极保护膜360和阻挡膜361可以应用于上述本发明第二实施方案到第四实施方案中的栅电极保护膜和阻挡膜。
【第六实施方案】
(半导体装置)
接下来，参考图20描述根据本发明第六实施方案的半导体装置6。在第六实施方案中，与第一实施方案到第五实施方案中的组件相似的组件用与第一实施方案到第五实施方案中的附图标记相似的附图标记来表示，并且不做另外的解释。
根据第六实施方案的半导体装置6也是HEMT。在半导体装置6中，在由例如半导体材料制成的衬底10的表面上形成缓冲层(未示出)。在缓冲层上通过外延生长形成具有包括电子传输层21、间隔层22、电子供给层23以及盖层24的层叠结构的半导体层。由此，在电子传输层21的朝向电子供给层23的一侧的部分中形成二维电子气(2DEG)21a。此外，在盖层24上形成包括开口的绝缘膜51。在绝缘膜51的开口中形成栅电极41，并且栅电极41与盖层24接触。在本实施方案中，源电极42和漏电极43形成为与电子供给层23接触。但是，作为一个替代方案，源电极42和漏电极43可以形成为与电子传输层21接触。
在栅电极41的顶表面和侧表面以及盖层24上形成阻挡绝缘膜461。此外，在例如阻挡绝缘膜461、源电极42以及漏电极43上形成绝缘膜52。绝缘膜52上可以形成保护膜。在本实施方案中，阻挡绝缘膜461是通过沉积(例如，ALD、溅射)具有2nm至200nm(例如20nm)的范围内的膜厚度的氧化铝来形成的。通过在栅电极41与绝缘膜52之间形成阻挡绝缘膜461，可以防止包含在栅电极41中的金与包含在绝缘膜52中的硅相互接触。由此，可以防止包含在栅电极41中的金与包含在绝缘膜52中的硅之间的共晶。由此，可以提高半导体装置6的可靠性。
(用于制造半导体装置的方法)
接下来，参考图21A至图23描述用于制造根据本发明第六实施方案的半导体装置6的方法。
如图21A所示，首先，在由具有半导体性能的材料(例如SiC)制成的衬底10上形成缓冲层(未示出)。然后，经由缓冲层(未示出)在衬底10上形成半导体层结构。半导体层结构是通过依次形成电子传输层(第一半导体层)21、间隔层22、电子供给层(第二半导体层)23以及盖层24来形成的。然后，形成器件隔离区，尽管附图中没有示出。
然后，如图21B所示，形成绝缘膜51。在本实施方案，形成具有2nm至200nm(例如20nm)的范围内的厚度的SiN膜作为绝缘膜51。
然后，如图21C所示，在电子供给层23上形成源电极42和漏电极43。例如，在形成源电极42和漏电极43的过程中，首先，在绝缘膜51上施加光刻胶。然后，使光刻胶曝光并且显影。由此，抗蚀剂图案(未示出)具有与其中待形成源电极42和漏电极43的区域对应的开口。然后，对抗蚀剂图案进行干法蚀刻例如RIE(反应性离子蚀刻)，以移除与其中没有形成抗蚀剂图案的区域对应的盖层24和绝缘膜51的部分。由此，暴露电子供给层23的表面。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包含Ta/Al(Ta：20nm，Al：200nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，在其中没有形成抗蚀剂图案的区域中形成由Ta/Al制成的源电极42和漏电极43。在剥离后，可以通过在550℃的温度下进行热处理来获得欧姆接触。
然后，如图22A所示，在绝缘膜51中形成开口71。例如，在形成开口71的过程中，向绝缘膜51施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成开口71的区域中形成包括开口区域的抗蚀剂图案(未示出)。然后，通过使用氟类气体进行干法蚀刻(例如RIE)来移除绝缘膜51的与抗蚀剂图案的开口区域对应的部分。由此，在绝缘膜51中形成开口71。然后，可以通过使用例如有机溶剂来移除抗蚀剂图案。
然后，如图22B所示，形成栅电极41。例如，在形成栅电极41的过程中，首先，向绝缘膜51施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成栅电极41的区域中形成包括开口区域的抗蚀剂图案(未示出)。需要注意的是，抗蚀剂图案形成为使绝缘膜51的开口71位于抗蚀剂图案的开口区域内。然后，通过使用例如真空沉积方法在抗蚀剂图案的整个表面上沉积具有包含Ni/Au(Ni：10nm，Au：400nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，形成由Ni/Au制成的栅电极41。
然后，如图22C所示，在栅电极41的顶表面和侧表面上以及盖层24上形成阻挡绝缘膜461。在本实施方案中，通过沉积(例如，溅射)具有约20nm的膜厚度的氧化铝膜来形成阻挡绝缘膜461。
然后，如图23所示，在阻挡绝缘膜461上形成绝缘膜52。例如，通过沉积(例如，等离子体CVD、溅射)具有约500nm的膜厚度的SiN膜来形成绝缘膜52。相应地，形成包括绝缘膜52的保护膜。
关于根据上述实施方案的半导体装置6，由于在栅电极41与绝缘膜52之间形成阻挡绝缘膜461，所以可以防止包含在栅电极41中的金与包含在绝缘膜52中的硅之间的共晶。由此，可以提高半导体装置6的可靠性。即，在本实施方案中，由于栅电极41的顶表面和侧表面被阻挡绝缘膜461覆盖，所以没有其中栅电极41与绝缘膜52相互直接接触的区域。相应地，可以防止金-硅共晶的形成。结果，可以制造高可靠性的半导体装置6。阻挡绝缘膜461可以应用于下述本发明第七实施方案到第十实施方案。
【第七实施方案】
(半导体装置)
接下来，参考图24描述根据本发明第七实施方案的半导体装置7。在第七实施方案中，与第一实施方案到第六实施方案中的组件相似的组件用与第一实施方案到第六实施方案中的附图标记相似的附图标记来表示，并且不做另外的解释。
根据第七实施方案的半导体装置7也是HEMT。在半导体装置7中，在由例如半导体材料制成的衬底10的表面上形成缓冲层(未示出)。在缓冲层上通过外延生长形成具有包括电子传输层21、间隔层22、电子供给层23以及盖层24的层叠结构的半导体层。由此，在电子传输层21的朝向电子供给层23的一侧的部分中形成二维电子气(2DEG)21a。此外，在盖层24上形成包括开口的绝缘膜51。在绝缘膜51的开口中形成栅电极41，并且栅电极41与盖层24接触。在本实施方案中，源电极42和漏电极43形成为与电子供给层23接触。但是，作为一个替代方案，源电极42和漏电极43可以形成为与电子传输层21接触。
在栅电极41的顶表面和侧表面上形成阻挡绝缘膜561。此外，例如在阻挡绝缘膜561和绝缘膜51上形成绝缘膜52。在绝缘膜51和绝缘膜52上可以形成保护膜。在本实施方案中，通过沉积(例如，ALD、溅射)具有2nm至200nm(例如20nm)的范围内的膜厚度的氧化铝来形成阻挡绝缘膜561。阻挡绝缘膜561以覆盖栅电极41的方式来形成。即，只在栅电极41的顶表面和侧表面上形成阻挡绝缘膜561而在绝缘膜51上不形成阻挡绝缘膜561。阻挡绝缘膜561以此方式形成的原因是，如果在整个绝缘膜51上形成由氧化铝制成的膜，则耐压性可能变差。由此，通过在栅电极41与绝缘膜52之间形成阻挡绝缘膜561，可以防止金-硅共晶的形成。结果，可以制得高可靠性的半导体装置7，而不降低半导体装置7的性能。
(用于制造半导体装置的方法)
接下来，参考图25A至图27B描述用于制造根据本发明第七实施方案的半导体装置7的方法。
如图25A所示，首先，在由具有半导体性能的材料(例如SiC)制成的衬底10上形成缓冲层(未示出)。然后，经由缓冲层(未示出)在衬底10上形成半导体层结构。半导体层结构是通过依次形成电子传输层(第一半导体层)21、间隔层22、电子供给层(第二半导体层)23以及盖层24来形成的。然后，形成器件隔离区，尽管附图中没有示出。
然后，如图25B所示，形成绝缘膜51。在本实施方案中，形成具有2nm至200nm(例如20nm)的范围内的厚度的SiN膜作为绝缘膜51。
然后，如图25C所示，在电子供给层23上形成源电极42和漏电极43。例如，在形成源电极42和漏电极43的过程中，首先，在绝缘膜51上施加光刻胶。然后，使光刻胶曝光并且显影。由此，抗蚀剂图案(未示出)具有与其中待形成源电极42和漏电极43的区域对应的开口。然后，对抗蚀剂图案进行干法蚀刻例如RIE(反应性离子蚀刻)，以移除与其中没有形成抗蚀剂图案的区域对应的盖层24和绝缘膜51的部分。由此，暴露电子供给层23的表面。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包含Ta/Al(Ta：20nm，Al：200nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，形成由Ta/Al制成的源电极42和漏电极43。在剥离后，可以通过在550℃的温度下进行热处理来获得欧姆接触。
然后，如图26A所示，在绝缘膜51中形成开口71。例如，在形成开口71的过程中，向绝缘膜51施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成开口71的区域中形成包括开口区域的抗蚀剂图案(未示出)。然后，通过使用氟类气体进行干法蚀刻(例如RIE)来移除绝缘膜51的与抗蚀剂图案的开口区域对应的部分。由此，在绝缘膜51中形成开口71。然后，可以通过使用例如有机溶剂来移除抗蚀剂图案。
然后，如图26B所示，形成栅电极41。例如，在形成栅电极41的过程中，首先，向绝缘膜51施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成栅电极41的区域中形成包括开口区域的抗蚀剂图案(未示出)。需要注意的是，抗蚀剂图案形成为使绝缘膜51的开口71位于抗蚀剂图案的开口区域内。然后，通过使用例如真空沉积方法在抗蚀剂图案的整个表面上沉积具有包含Ni/Au(Ni：10nm，Au：400nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，形成由Ni/Au制成的栅电极41。
然后，如图26C所示，在栅电极41的顶表面和侧表面以及盖层24上形成阻挡绝缘膜561。在本实施方案中，通过沉积(例如，溅射)具有约20nm的膜厚度的氧化铝膜来形成阻挡绝缘膜561。
然后，如图27A所示，在栅电极41的顶表面和侧表面上形成阻挡绝缘膜561。例如，在形成阻挡绝缘膜561的过程中，首先，向绝缘膜561a施加光刻胶。然后，暴光并且显影光刻胶。由此，形成抗蚀剂图案(未示出)。该抗蚀剂图案具有在栅电极41的顶表面和侧表面上保留的光刻胶，并且包括形成在例如绝缘膜51的表面上的开口区域。然后，使用TMAH(四甲基氢氧化铵)对抗蚀剂图案进行湿法蚀刻来移除绝缘膜561a的与其中没有形成抗蚀剂图案的区域对应的部分。然后，移除抗蚀剂图案。结果，通过保留的绝缘膜561a来形成阻挡绝缘膜561。可以通过使用例如有机溶剂来移除抗蚀剂图案。
然后，如图27B所示，在阻挡绝缘膜561和绝缘膜51上形成绝缘膜52。例如，通过沉积(例如，等离子体CVD、溅射)具有约500nm的膜厚度的SiN膜来形成绝缘膜52。相应地，形成包括绝缘膜51和52的保护膜。
关于根据上述实施方案的半导体装置7，由于在栅电极41与绝缘膜52之间形成阻挡绝缘膜561，所以可以防止包含在栅电极41中的金与包含在绝缘膜52中的硅之间的共晶。由此，可以提高半导体装置7的可靠性。即，在本实施方案中，由于栅电极41的顶表面和侧表面被阻挡绝缘膜561覆盖，所以没有其中栅电极41和绝缘膜52相互直接接触的区域。相应地，可以防止金-硅共晶的形成。结果，可以制造高可靠性的半导体装置7。
【第八实施方案】
(半导体装置)
接下来，参考图28描述根据本发明第八实施方案的半导体装置8。在第八实施方案中，与第一实施方案到第七实施方案中的组件相似的组件用与第一实施方案到第七实施方案中的附图标记相似的附图标记来表示，并且不做另外的解释。
根据第八实施方案的半导体装置8也是HEMT。在半导体装置8中，在由例如半导体材料制成的衬底10的表面上形成缓冲层(未示出)。在缓冲层上通过外延生长形成具有包括电子传输层21、间隔层22、电子供给层23以及盖层24的层叠结构的半导体层。由此，在电子传输层21的朝向电子供给层23的一侧的部分中形成二维电子气(2DEG)21a。此外，在盖层24的预定区域中形成与盖层24接触的栅电极41。在本实施方案中，源电极42和漏电极43形成为与电子供给层23接触。但是，作为一个替代方案，源电极42和漏电极43可以形成为与电子传输层21接触。
在栅电极41的顶表面和侧表面上形成阻挡绝缘膜561。例如在阻挡绝缘膜561、盖层24、源电极42以及漏电极43上形成包含绝缘材料(膜)的保护膜150。通过在栅电极41与保护膜150之间形成阻挡绝缘膜561，可以防止包含在栅电极中的金与包含在保护膜150中的硅相互接触。由此，可以防止金-硅共晶的形成。结果，可以制造高可靠性的半导体装置8。
(用于制造半导体装置的方法)
接下来，参考图29A至图30C描述用于制造根据本发明第八实施方案的半导体装置8的方法。
如图29A所示，首先，在由具有半导体性能的材料(例如SiC)制成的衬底10上形成缓冲层(未示出)。然后，经由缓冲层(未示出)在衬底10上形成半导体层结构。半导体层结构是通过依次形成电子传输层(第一半导体层)21、间隔层22、电子供给层(第二半导体层)23以及盖层24来形成的。然后，形成器件隔离区，尽管附图中没有示出。
然后，如图29B所示，在盖层24上形成源电极42和漏电极43。例如，在形成源电极42和漏电极43的过程中，首先，在盖层24上施加光刻胶。然后，使光刻胶曝光并且显影。由此，抗蚀剂图案(未示出)具有与其中待形成源电极42和漏电极43的区域对应的开口。然后，对抗蚀剂图案进行干法蚀刻例如RIE(反应性离子蚀刻)，以移除盖层24的与其中没有形成抗蚀剂图案的区域对应的部分。由此，暴露电子供给层23的表面。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包括Ta/Al(Ta：20nm，Al：200nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，形成由Ta/Al制成的源电极42和漏电极43。在剥离后，可以通过在550℃的温度下进行热处理来获得欧姆接触。
然后，如图29C所示，在盖层24上形成栅电极41。例如，在形成栅电极41的过程中，首先，向盖层24施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成栅电极41的区域中形成包括开口区域的抗蚀剂图案(未示出)。然后，通过使用例如真空沉积方法在抗蚀剂图案的整个表面上沉积具有包含Ni/Au(Ni：10nm，Au：400nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，形成由Ni/Au制成的栅电极41。
然后，如图30A所示，在栅电极41的顶表面和侧表面上以及盖层24上形成绝缘膜561a。绝缘膜561a(其将成为阻挡绝缘膜561)通过沉积(例如溅射)具有约20nm的膜厚度的氧化铝膜来形成。
然后，如图30B所示，以覆盖栅电极41的顶表面和侧表面的方式形成阻挡绝缘膜561。例如，在形成阻挡绝缘膜561的过程中，首先，向绝缘膜561a施加光刻胶。然后，暴光并且显影光刻胶。由此，形成抗蚀剂图案(未示出)。该抗蚀剂图案具有在栅电极41的顶表面和侧表面上保留的光刻胶，并且包括形成在例如盖层24表面上的开口区域。然后，通过使用TMAH(四甲基氢氧化铵)对抗蚀剂图案进行湿法蚀刻来移除绝缘膜561a的与其中没有形成抗蚀剂图案的区域对应的部分。然后，移除抗蚀剂图案。结果，由保留的绝缘膜561a形成阻挡绝缘膜561。可以通过使用例如有机溶剂来移除抗蚀剂图案。
然后，如图30C所示，在阻挡绝缘膜561和盖层24上形成包含绝缘材料(膜)的保护膜150。例如，通过沉积(例如，等离子体CVD、溅射)具有约500nm的膜厚度的SiN膜来形成保护膜150。相应地，形成包含绝缘材料(膜)的保护膜150。
关于根据上述实施方案的半导体装置8，由于在栅电极41与保护膜之间形成阻挡绝缘膜561，所以可以防止包含在栅电极41中的金与包含在保护膜150中的硅之间的共晶的形成。由此，可以提高半导体装置8的可靠性。
【第九实施方案】
(半导体装置)
接下来，参考图31描述根据本发明第九实施方案的半导体装置9。在第九实施方案中，与第一实施方案到第八实施方案中的组件相似的组件用与第一实施方案到第八实施方案中的附图标记相似的附图标记来表示，并且不做另外的解释。
根据第九实施方案的半导体装置9也是HEMT。在半导体装置9中，在由例如半导体材料制成的衬底10的表面上形成缓冲层(未示出)。在缓冲层上通过外延生长形成具有包括电子传输层21、间隔层22电以及子供给层23的层叠结构的半导体层。由此，在电子传输层21的朝向电子供给层23的一侧的部分中形成二维电子气(2DEG)21a。此外，在电子供给层23中形成凹部。在包括凹部的底表面和侧表面的电子供给层23上形成由氧化铝等制成的绝缘膜230(其将成为栅电极绝缘膜)。经由绝缘膜230在电子供给层23的形成凹部的区域上形成栅电极41。源电极42和漏电极43形成为与电子供给层23接触。作为一个替代方案，源电极42和漏电极43可以形成为与电子传输层21接触。
在栅电极41的顶表面和侧表面上形成阻挡绝缘膜561。在例如阻挡绝缘膜561和绝缘膜230上形成包含绝缘材料(膜)的保护膜250。通过在栅电极41与保护膜250之间形成阻挡绝缘膜561，可以防止包含在栅电极41中的金与包含在保护膜250中的硅相互接触。由此，可以防止金-硅共晶的形成。结果，可以制造高可靠性的半导体装置9。
(用于制造半导体装置的方法)
接下来，参考图32A至图34B描述用于制造根据本发明第九实施方案的半导体装置9的方法。
如图32A所示，首先，在由具有半导体性能的材料(例如SiC)制成的衬底10上形成缓冲层(未示出)。然后，经由缓冲层(未示出)在衬底10上形成半导体层结构。半导体层结构是通过依次形成电子传输层(第一半导体层)21、间隔层22以及电子供给层(第二半导体层)23来形成的。然后，形成器件隔离区，尽管附图中没有示出。
然后，如图32B所示，在电子供给层23上形成源电极42和漏电极43。例如，在形成源电极42和漏电极43的过程中，首先，在电子供给层23上施加光刻胶。然后，使光刻胶曝光并且显影。由此，抗蚀剂图案(未示出)具有与其中待形成源电极42和漏电极43的区域对应的开口。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包括Ta/Al(Ta：20nm，Al：200nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，在其中没有形成抗蚀剂图案的区域中形成由Ta/Al制成的源电极42和漏电极43。在剥离后，可以通过在550℃的温度下进行热处理来获得欧姆接触。
然后，如图32C所示，在电子供给层23中形成凹部271。例如，在形成凹部271的过程中，向电子供给层23施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成凹部271的区域中形成包括开口区域的抗蚀剂图案(未示出)。然后，使用氯类气体通过干法蚀刻(例如RIE)来移除电子供给层23的位于抗蚀剂图案(未示出)的开口区域处的部分或全部。由此，在电子供给层23中形成凹部271。然后，可以通过例如有机溶剂来移除抗蚀剂图案。
然后，如图33A所示，在包括凹部271的内表面的电子供给层23的表面上形成绝缘膜(其将成为栅电极绝缘膜)230。例如，可以通过沉积(例如，ALD、溅射)具有2nm至200nm(例如20nm)的范围内的膜厚度的氧化铝来形成绝缘膜230。
然后，如图33B所示，在其中形成凹部271的绝缘膜230的区域中形成栅电极41和栅电极保护膜60。例如，在形成栅电极41和栅电极保护膜60的过程中，首先，向绝缘膜230施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成栅电极41的区域中形成包括开口区域的抗蚀剂图案(未示出)。然后，通过使用例如真空沉积方法在整个抗蚀剂图案上沉积具有包含Ni/Au(Ni：10nm，Au：400nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，在包括经由绝缘膜230形成凹部271的区域的区域中形成由Ni/Au制成的栅电极41。
然后，如图33C所示，在栅电极41的整个表面(包括顶表面和侧表面)上形成绝缘膜561a。绝缘膜561a(其将成为阻挡绝缘膜561)通过沉积(例如，溅射)具有约20nm的膜厚度的氧化铝膜来形成。
然后，如图34A所示，以覆盖栅电极41的顶表面和侧表面的方式形成阻挡绝缘膜561。例如，在形成阻挡绝缘膜561的过程中，首先，向绝缘膜561a施加光刻胶。然后，暴光并且显影光刻胶。由此，形成抗蚀剂图案(未示出)。抗蚀剂图案形成在其中待形成阻挡绝缘膜561的区域中。即，抗蚀剂图案具有在栅电极41的顶表面和侧表面上保留的光刻胶，并且包括在例如绝缘膜230表面上形成的开口区域。然后，通过使用TMAH(四甲基氢氧化铵)对抗蚀剂图案进行湿法蚀刻来移除绝缘膜561a的与其中没有形成抗蚀剂图案的区域对应的部分。然后，移除抗蚀剂图案。结果，由保留的绝缘膜561a形成阻挡绝缘膜561。可以通过使用例如有机溶剂来移除抗蚀剂图案。
然后，如图34B所示，在阻挡绝缘膜561和绝缘膜230(其将成为栅电极绝缘膜)上形成包含绝缘材料(膜)的保护膜250。例如，通过沉积(例如，等离子体CVD、溅射)具有约500nm的膜厚度的SiN膜来形成保护膜250。相应地，形成包含绝缘材料(膜)的保护膜250。
关于根据上述实施方案的半导体装置9，由于在栅电极41与保护膜250之间形成阻挡绝缘膜561，所以可以防止包含在栅电极41中的金与包含在保护膜250中的硅之间的共晶的形成。由此，可以提高半导体装置9的可靠性。
【第十实施方案】
(半导体装置)
接下来，参考图35描述根据本发明第十实施方案的半导体装置10。在第十实施方案中，与第一实施方案到第九实施方案中的组件相似的组件用与第一实施方案到第九实施方案中的附图标记相似的附图标记来表示，并且不做另外的解释。
根据第十实施方案的半导体装置10也是HEMT。在半导体装置10中，在由例如半导体材料制成的衬底10的表面上形成缓冲层(未示出)。在缓冲层上通过外延生长形成具有包括电子传输层21、间隔层22电以及电子供给层23的层结构的半导体层。由此，在电子传输层21的朝向电子供给层23的一侧的部分中形成二维电子气(2DEG)21a。在电子供给层23上形成由氧化铝等制成的绝缘膜230(其将成为栅电极绝缘膜)。经由绝缘膜230在电子供给层23上形成栅电极41。源电极42和漏电极43形成为与电子供给层23接触。作为一个替代方案，源电极42和漏电极43可以形成为与电子传输层21接触。
在栅电极41的顶表面和侧表面上形成阻挡绝缘膜561。在例如阻挡绝缘膜561和绝缘膜230上形成包含绝缘材料(膜)的保护膜250。通过在栅电极41与保护膜250之间形成阻挡绝缘膜561，可以防止包含在栅电极41中的金与包含在保护膜250中的硅相互接触。由此，可以防止金-硅共晶的形成。结果，可以制造高可靠性的半导体装置10。
(用于制造半导体装置的方法)
接下来，参考图36A至图38描述用于制造根据本发明第十实施方案的半导体装置10的方法。
如图36A所示，首先，在由具有半导体性能的材料(例如SiC)制成的衬底10上形成缓冲层(未示出)。然后，经由缓冲层(未示出)在衬底10上形成半导体层结构。半导体层结构是通过依次形成电子传输层(第一半导体层)21、间隔层22以及电子供给层(第二半导体层)23形成的。然后，形成器件隔离区，尽管附图中没有示出。
然后，如图36B所示，在电子供给层23上形成源电极42和漏电极43。例如，在形成源电极42和漏电极43的过程中，首先，在电子供给层23上施加光刻胶。然后，使光刻胶曝光并且显影。由此，抗蚀剂图案(未示出)具有与其中待形成源电极42和漏电极43的区域对应的开口。然后，通过使用例如真空沉积方法在抗蚀剂图案上沉积具有包含Ta/Al(Ta：20nm，Al：200nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，在其中没有形成抗蚀剂图案的区域中形成由Ta/Al制成的源电极42和漏电极43。在剥离后，可以通过在550℃的温度下进行热处理来获得欧姆接触。
然后，如图36C所示，在电子供给层23的表面上形成绝缘膜(其将成为栅电极绝缘膜)230。例如，通过沉积(例如，ALD、溅射)具有2nm至200nm(如20nm)的范围内的膜厚度的氧化铝来形成绝缘膜230。
然后，如图37A所示，在绝缘膜230的区域中形成栅电极41和栅电极保护膜60。例如，在形成栅电极41和栅电极保护膜60的过程中，首先，向绝缘膜230施加光刻胶。然后，使光刻胶曝光并且显影。由此，在其中待形成栅电极41的区域中形成包括开口区域的抗蚀剂图案(未示出)。然后，通过使用例如真空沉积方法在整个抗蚀剂图案上沉积具有包含Ni/Au(Ni：10nm，Au：400nm)的层叠结构的金属膜。然后，通过使用有机溶剂等浸渍抗蚀剂图案和金属膜并且进行剥离，可以将抗蚀剂图案与金属膜一起移除。由此，在绝缘膜230上形成由Ni/Au制成的栅电极41。
然后，如图37B所示，在栅电极41的整个表面(包括顶表面和侧表面)上形成绝缘膜561a。绝缘膜561a(其将成为阻挡绝缘膜561)通过沉积(例如，溅射)具有约20nm的膜厚度的氧化铝膜来形成。
然后，如图37C所示，以覆盖栅电极41的顶表面和侧表面的方式形成阻挡绝缘膜561。例如，在形成阻挡绝缘膜561的过程中，首先，向绝缘膜561a施加光刻胶。然后，使光刻胶曝光并且显影。由此，形成抗蚀剂图案(未示出)。抗蚀剂图案形成在其中待形成阻挡绝缘膜561的区域中。即，抗蚀剂图案具有在栅电极41的顶表面和侧表面上保留的光刻胶，并且包括在例如绝缘膜230表面上形成的开口区域。然后，通过使用TMAH(四甲基氢氧化铵)对抗蚀剂图案进行湿法蚀刻来移除绝缘膜561a的与其中没有形成抗蚀剂图案的区域对应的部分。然后，移除抗蚀剂图案。结果，由保留的绝缘膜561a形成阻挡绝缘膜561。可以通过使用例如有机溶剂来移除抗蚀剂图案。
然后，如图38所示，在阻挡绝缘膜561和绝缘膜230(其将成为栅电极绝缘膜)上形成包含绝缘材料(膜)的保护膜250。例如，通过沉积(例如，等离子体CVD、溅射)具有约500nm的膜厚度的SiN膜来形成保护膜250。
关于根据上述实施方案的半导体装置10，由于在栅电极41与保护膜250之间形成阻挡绝缘膜561，所以可以防止包含在栅电极41中的金与包含在保护膜250中的硅之间的共晶的7形成。由此，可以提高半导体装置10的可靠性。
【第十一实施方案】
接下来，描述本发明的第十一实施方案。本发明的第十一实施方案可以应用于例如半导体器件、电源装置以及高频放大器。在第十一实施方案中，与第一实施方案到第十实施方案中的组件相似的组件用与第一实施到第十实施方案中的附图标记相似的附图标记来表示，并且不做另外的解释。
作为一个实例，参考图39描述根据本发明第十一实施方案的半导体器件11。半导体器件11可以通过对本发明第一至第十实施方案中的半导体装置1-10中的一种进行分立封装来获得。图39是示出根据本发明第十一实施方案的经过分立封装的半导体器件11的内部的示意图。需要注意的是，例如，半导体封装件11的电极布置不同于本发明第一至第十实施方案中的半导体装置1-10中所描述的电极布置。
首先，通过切割等对本发明第一至第十实施方案中制造的导体装置1-10中的一种进行分隔。由此，获得由半导体材料(例如，GaN型材料)制成的HEMT半导体芯片810。然后，通过使用芯片附接剂(例如焊料)830来将半导体芯片810固定至引线框820。
然后，通过接合线831将栅电极841连接至栅极引线821，通过接合线832将源电极842连接至源极引线822，并且通过接合线833将漏电极843连接至漏极引线823。接合线831、832和833可以由例如铝(Al)的金属材料形成。在本实施方案中，栅电极841是连接至本发明第一至第十实施方案中的一种实施方案中所描述的栅电极41的栅电极垫。同样地，栅电极842是连接至本发明第一至第十实施方案中的一种实施方案中所描述的源电极42的源电极垫。同样地，漏电极843是连接至本发明第一至第十实施方案中的一种实施方案中所描述的漏电极43的漏电极垫。
然后，使用树脂成型材料840通过传递模塑法对半导体芯片810进行树脂密封处理。由此，完成使用GaN型半导体材料的HEMT半导体器件11的分立封装的制造。
作为另一实例，参考图40描述根据本发明第十一实施方案的电源装置860。电源装置860使用本发明第一至第十实施方案中的半导体装置1-10中的一种。图40是示出根据本发明第十一实施方案的电源装置860的示意图。电源装置860包括具有高电压的第一电路861、具有低电压的第二电路862以及布置在第一电路861与第二电路862之间的变压器。第一电路861包括例如AC电源864、桥式整流器电路865、多个开关元件866(例如图40中的4个元件866)以及一个开关元件867。第二电路862包括例如多个开关元件868(例如图40中的三个开关元件868)。在图40所示的实例中，使用本发明的第一至第十实施方案中的半导体装置1-10中的一种作为第一电路861的开关元件866和开关元件867。开关元件866和开关元件867优选地是常闭型半导体装置。第二电路862中所使用的开关元件868是由硅制成的常规MISFET(金属绝缘半导体场效应晶体管)。
作为又一实例，参考图41描述根据本发明第十一实施方案的高频放大器870。高频放大器870使用本发明第一至第十实施方案中的半导体装置1-10中的一种。图41是示出根据本发明第十一实施方案的高频放大器870的示意图。在本实施方案中，高频放大器870可以例如应用于移动电话的基站的功率放大器。高频放大器870包括数字预失真电路871、混频器872、功率放大器873以及定向耦合器874。数字预失真电路871用于补偿输入信号的非线性失真。混频器872用于将经补偿的输入信号与交流信号混合。功率放大器873用于放大与交流信号混合的输入信号。在图41所示的示例中，功率放大器873包括本发明第一至第十实施方案中的半导体装置1-10中的一种。定向耦合器874用来监测例如输入信号和输出信号。在图41所示的电路中，可以通过使用混频器872切换和混合信号来将信号输出给预失真电路871。
本文中所列举的所有示例和条件语言意在用于教示目的，以帮助读者理解本发明以及由本发明人贡献的概念，以促进本领域的发展，并且，本文中所列举的所有示例和条件语言将解释为不限于这样的具体列举的示例和条件，说明书中的这样的示例的组织也不涉及描述本发明的优势和劣势。尽管已详细描述了本发明的实施方案，但应当理解，可以在不偏离本发明的精神和范围的情况下对本发明的实施方案进行各种变化、置换和替换。

Claims (20)

1.一种半导体装置，其特征在于包括：
衬底；
半导体层，所述半导体层形成在所述衬底上方并且包含氮化物半导体；
电极，所述电极形成在所述半导体层上方并且包含金；
阻挡膜，所述阻挡膜形成在所述电极上方；和
保护膜，所述保护膜形成在所述半导体层上方并且包含氧化硅膜、氮化硅膜和氮氧化硅膜中的一种；
其中所述保护膜形成在所述阻挡膜上；
其中所述阻挡膜包含金属氧化物材料、金属氮化物膜或金属氧氮化物膜，
所述阻挡膜设置为防止包含在所述电极中的金与包含在所述保护膜中的所述氧化硅膜、所述氮化硅膜和所述氮氧化硅膜中的一种接触，
所述电极是栅电极。
2.根据权利要求1所述的半导体装置，其特征在于所述阻挡膜形成在所述电极的顶表面和侧表面上。
3.根据权利要求1所述的半导体装置，其中包含在所述阻挡膜中的所述金属氧化物材料、所述金属氮化物膜或所述金属氧氮化物膜包括选自Al、Ti、Ta、W、Mo、Hf、Ni、Zr中的一种或更多种元素的氧化物、氮化物或氧氮化物。
4.根据权利要求1所述的半导体装置，其特征在于在所述阻挡膜与所述电极之间插入包含在所述阻挡膜中包含的所述金属氧化物材料、所述金属氮化物膜或所述金属氧氮化物膜的金属膜。
5.根据权利要求1所述的半导体装置，其特征在于所述保护膜还包含氮化硅。
6.根据权利要求1所述的半导体装置，其特征在于还包括：
场效应晶体管，所述场效应晶体管包括源电极和漏电极；
其中所述半导体层具有包括第一半导体层和形成在所述第一半导体层上方的第二半导体层的半导体层结构，
其中所述源电极和所述漏电极接触所述第一半导体层或所述第二半导体层。
7.根据权利要求6所述的半导体装置，其特征在于还包括：
绝缘膜，所述绝缘膜形成在所述第二半导体层上方；
其中所述栅电极形成在所述绝缘膜上方。
8.根据权利要求1所述的半导体装置，其特征在于还包括：
场效应晶体管，所述场效应晶体管包括源电极和漏电极；和
绝缘膜，所述绝缘膜形成在所述半导体层上方；
其中所述半导体层具有包括第一半导体层和形成在所述第一半导体层上方的第二半导体层的半导体层结构，
其中所述源电极和所述漏电极接触所述第一半导体层或所述第二半导体层，
其中所述第二半导体层包括具有内表面的凹部，
其中所述绝缘膜形成在所述凹部的所述内表面上，
其中所述栅电极经由所述绝缘膜形成在与所述凹部对应的区域中。
9.根据权利要求6所述的半导体装置，其特征在于所述第一半导体层包含GaN，并且所述第二半导体层包含AlGaN。
10.一种电源装置，其特征在于包括：
根据权利要求1所述的半导体装置。
11.一种放大器，其特征在于包括：
根据权利要求1所述的半导体装置。
12.一种用于制造半导体装置的方法，其特征在于包括：
在衬底上方形成包含氮化物半导体的半导体层；
形成包含金的电极；
在所述电极上方形成阻挡膜；以及
在所述半导体层上方和在所述阻挡膜上形成保护膜，所述保护膜包含氧化硅膜、氮化硅膜和氮氧化硅膜中的一种；
其中所述阻挡膜包含金属氧化物材料、金属氮化物膜或金属氧氮化物膜，
所述阻挡膜设置为防止包含在所述电极中的金与包含在所述保护膜中的所述氧化硅膜、所述氮化硅膜和所述氮氧化硅膜中的一种接触，
所述电极是栅电极。
13.根据权利要求12所述的方法，其特征在于所述形成阻挡膜包括：
在所述电极上形成金属膜，以及
对所述金属膜进行氧化、氮化以及氧氮化处理中的一种处理。
14.根据权利要求12所述的方法，其特征在于所述形成电极以及所述形成阻挡膜包括：
形成包含金的膜，
在所述包含金的膜上形成金属膜，
在与所述电极对应的区域中移除所述包含金的膜和所述金属膜，
对所述金属膜进行氧化、氮化以及氧氮化处理中的一种处理。
15.根据权利要求14所述的方法，其特征在于还包括：
在所述形成包含金的膜之前，在与所述电极对应的区域中在所述半导体层上方形成包括开口的抗蚀剂图案；
其中所述移除所述包含金的膜和所述金属膜包括利用所述抗蚀剂图案进行剥离处理。
16.根据权利要求15所述的方法，其特征在于所述形成金属膜包括在所述电极的顶表面和侧表面上形成所述金属膜。
17.根据权利要求13所述的方法，其特征在于所述对金属膜进行氧化处理包括进行氧气氛中的退火处理、使用氧等离子体的灰化处理或紫外线臭氧处理。
18.根据权利要求12所述的方法，其特征在于还包括：
形成包括源电极和漏电极的场效应晶体管；
其中所述形成半导体层包括形成第一半导体层以及在所述第一半导体层上方形成第二半导体层，
其中所述源电极和所述漏电极接触所述第一半导体层或所述第二半导体层。
19.根据权利要求18所述的方法，其特征在于还包括：
在所述第二半导体层上方形成绝缘膜；
其中所述栅电极形成在所述绝缘膜上。
20.根据权利要求12所述的方法，其特征在于还包括：
形成包括源电极和漏电极的场效应晶体管；
其中所述形成半导体层包括形成第一半导体层以及在所述第一半导体层上方形成第二半导体层，
其中所述源电极和所述漏电极接触所述第一半导体层或所述第二半导体层，
其中在所述第二半导体层中形成有具有内表面的凹部，
其中在所述凹部的所述内表面上形成绝缘膜，
其中经由所述绝缘膜在与所述凹部对应的区域中形成所述栅电极。
CN201210046433.1A 2011-02-24 2012-02-24 半导体装置以及用于制造半导体装置的方法 Active CN102651395B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011038923A JP2012175089A (ja) 2011-02-24 2011-02-24 半導体装置及び半導体装置の製造方法
JP2011-038923 2011-02-24

Publications (2)

Publication Number Publication Date
CN102651395A CN102651395A (zh) 2012-08-29
CN102651395B true CN102651395B (zh) 2015-07-08

Family

ID=46693356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210046433.1A Active CN102651395B (zh) 2011-02-24 2012-02-24 半导体装置以及用于制造半导体装置的方法

Country Status (4)

Country Link
US (2) US9379229B2 (zh)
JP (1) JP2012175089A (zh)
CN (1) CN102651395B (zh)
TW (1) TWI480934B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5995309B2 (ja) * 2012-03-28 2016-09-21 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9276066B2 (en) * 2012-09-25 2016-03-01 Fuji Electric Co., Ltd. Semiconductor multi-layer substrate and semiconductor element
US8895992B2 (en) * 2013-02-22 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
CN103400856B (zh) * 2013-07-04 2016-03-02 西安电子科技大学 选区外延的一维电子气GaN基HEMT器件及制备方法
CN103367429B (zh) * 2013-07-04 2015-10-28 西安电子科技大学 二次生长的一维电子气GaN基HEMT器件及制备方法
CN103367428B (zh) * 2013-07-04 2015-10-28 西安电子科技大学 基于刻蚀的一维电子气GaN基HEMT器件及制备方法
US9806158B2 (en) * 2013-08-01 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
US9978844B2 (en) 2013-08-01 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
KR102087944B1 (ko) * 2013-09-12 2020-03-11 엘지이노텍 주식회사 전력 반도체 소자
JP6179445B2 (ja) * 2014-04-11 2017-08-16 豊田合成株式会社 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
JP6237429B2 (ja) * 2014-04-14 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
JP6935479B2 (ja) * 2015-08-10 2021-09-15 ローム株式会社 窒化物半導体デバイス
JP2017059621A (ja) * 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置及びその製造方法
JP6465785B2 (ja) * 2015-10-14 2019-02-06 クアーズテック株式会社 化合物半導体基板
JP6540461B2 (ja) * 2015-10-30 2019-07-10 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6304199B2 (ja) * 2015-11-05 2018-04-04 トヨタ自動車株式会社 スイッチング素子
CN105891693B (zh) * 2016-04-27 2019-03-15 江南大学 一种通过电流拟合检测GaN基HEMT退化的方法
US11670699B2 (en) 2016-12-15 2023-06-06 National Yang Ming Chiao Tung University Semiconductor device and method of manufacturing the same
EP3358616B1 (en) * 2017-02-02 2021-10-27 Melexis Technologies NV Bond pad protection for harsh media applications
JP2019047055A (ja) * 2017-09-06 2019-03-22 住友電気工業株式会社 トランジスタ
DE102017127182A1 (de) * 2017-11-17 2019-05-23 Forschungsverbund Berlin E.V. Gate-Struktur und Verfahren zu deren Herstellung
CN108091657B (zh) * 2017-12-27 2020-05-12 中国科学院长春光学精密机械与物理研究所 一种非易失性存储器单元、其制备方法及非易失性存储器
JP7047615B2 (ja) * 2018-06-13 2022-04-05 住友電工デバイス・イノベーション株式会社 半導体デバイスの製造方法
IT201900019980A1 (it) * 2019-10-29 2021-04-29 St Microelectronics Srl Metodo di fabbricazione di un terminale di porta di un dispositivo hemt, e dispositivo hemt
CN113594247B (zh) * 2021-07-30 2024-01-26 电子科技大学 一种逆阻型氮化镓高电子迁移率晶体管
US11916119B2 (en) * 2021-11-03 2024-02-27 Globalfoundries U.S. Inc. Transistor with self-aligned gate and self-aligned source/drain terminal(s) and methods
US20240105808A1 (en) * 2022-09-22 2024-03-28 Nxp Usa, Inc. Transistor with cladded structure and method of fabrication therefor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS581544B2 (ja) * 1976-12-29 1983-01-11 富士通株式会社 半導体装置の製造方法
JPH0284725A (ja) * 1988-01-20 1990-03-26 Nippon Mining Co Ltd 半導体装置およびその製造方法
JP3412832B2 (ja) 1991-11-14 2003-06-03 株式会社東芝 金属配線の形成方法
JPH05211242A (ja) 1992-01-14 1993-08-20 Nec Corp 半導体装置およびその製造方法
JPH09139494A (ja) * 1995-11-16 1997-05-27 Mitsubishi Electric Corp 半導体装置の製造方法，及び半導体装置
JPH1092765A (ja) * 1996-09-18 1998-04-10 Hitachi Ltd 半導体集積回路
US6611014B1 (en) * 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP4606552B2 (ja) * 2000-06-27 2011-01-05 富士通株式会社 半導体装置
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US8969883B2 (en) * 2002-11-16 2015-03-03 Lg Innotek Co., Ltd. Semiconductor light device and fabrication method thereof
JP2006245317A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置およびその製造方法
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP2007329350A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
JP5200936B2 (ja) * 2006-09-20 2013-06-05 富士通株式会社 電界効果トランジスタおよびその製造方法
JP5401758B2 (ja) * 2006-12-12 2014-01-29 サンケン電気株式会社 半導体装置及びその製造方法
JP2008171997A (ja) * 2007-01-11 2008-07-24 Rohm Co Ltd ＧａＮ系半導体発光素子
US8212290B2 (en) * 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
JP2008306026A (ja) 2007-06-08 2008-12-18 Eudyna Devices Inc 半導体装置の製造方法
JP5348364B2 (ja) * 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
JP2010147349A (ja) 2008-12-19 2010-07-01 Advantest Corp 半導体装置、半導体装置の製造方法およびスイッチ回路
CN103201841B (zh) * 2010-11-05 2016-06-22 富士通株式会社 半导体器件及半导体器件的制造方法
JP5825018B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US9685547B2 (en) 2017-06-20
US20160268412A1 (en) 2016-09-15
TW201246316A (en) 2012-11-16
CN102651395A (zh) 2012-08-29
TWI480934B (zh) 2015-04-11
US20120217507A1 (en) 2012-08-30
JP2012175089A (ja) 2012-09-10
US9379229B2 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
CN102651395B (zh) 半导体装置以及用于制造半导体装置的方法
TWI542008B (zh) 半導體裝置
KR101358489B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6179266B2 (ja) 半導体装置及び半導体装置の製造方法
CN102646581B (zh) 半导体器件和制造半导体器件的方法
TWI496284B (zh) 化合物半導體裝置及其製造方法
CN103311290A (zh) 半导体器件及制造半导体器件的方法
CN103227198A (zh) 化合物半导体器件及其制造方法
CN104022148A (zh) 具有AlSiN钝化层的异质结构功率晶体管
CN103715244A (zh) 半导体器件以及半导体器件的制造方法
JP2012178464A (ja) 化合物半導体装置及びその製造方法
JP6540461B2 (ja) 半導体装置及び半導体装置の製造方法
JP2019192698A (ja) 半導体装置、半導体装置の製造方法及び増幅器
CN104112772A (zh) 化合物半导体器件及其制造方法
TW201427013A (zh) 化合物半導體裝置及其製造方法
US20120211762A1 (en) Semiconductor device, method of manufacturing semiconductor device and electronic circuit
JP2017228685A (ja) 半導体装置及び半導体装置の製造方法
JP2016103646A (ja) 半導体装置及び半導体装置の製造方法
CN104637999B (zh) 半导体器件及其制造方法
JP2020113625A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP5932368B2 (ja) 化合物半導体装置及びその製造方法
JP6792135B2 (ja) 化合物半導体装置及びその製造方法
JP2018056319A (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP6561559B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021089977A (ja) 半導体装置、半導体装置の製造方法及び増幅器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant