JP2012500480A - バリア層除去方法及び装置 - Google Patents

バリア層除去方法及び装置 Download PDF

Info

Publication number
JP2012500480A
JP2012500480A JP2011523289A JP2011523289A JP2012500480A JP 2012500480 A JP2012500480 A JP 2012500480A JP 2011523289 A JP2011523289 A JP 2011523289A JP 2011523289 A JP2011523289 A JP 2011523289A JP 2012500480 A JP2012500480 A JP 2012500480A
Authority
JP
Japan
Prior art keywords
barrier layer
tantalum oxide
oxide film
titanium oxide
tantalum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011523289A
Other languages
English (en)
Other versions
JP5412517B2 (ja
Inventor
チエン ワン
ジョウウェイ ジャ
ジュンピュン ウー
リャンチュー シェ
ホイ ワン
Original Assignee
エーシーエム リサーチ (シャンハイ) インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーシーエム リサーチ (シャンハイ) インコーポレーテッド filed Critical エーシーエム リサーチ (シャンハイ) インコーポレーテッド
Publication of JP2012500480A publication Critical patent/JP2012500480A/ja
Application granted granted Critical
Publication of JP5412517B2 publication Critical patent/JP5412517B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本発明は、無応力電気化学銅研磨(SFP)の処理、SFP処理の間に形成された酸化タンタル又は酸化チタンの除去、及び、XeFガス相エッチングバリア層Ta/TaN又はTi/TiN処理、からなる半導体処理の方法及び装置に関する。第1に、板状の銅フィルムの少なくとも一部がSFPにて研磨される。第2に、SFP処理の間に形成されたバリア金属酸化物がエッチング液によりエッチングされる。最後に、バリア層Ta/TaN又はTi/TiNがXeFガス相エッチングにより除去される。そのため装置は3つのサブ系からなり、それらは無応力銅電解研磨系、バリア層酸化物フィルム除去系、及び、バリア層Ta/TaN又はTi/TiNガス相エッチング系である。

Description

本発明は、半導体処理方法及び装置に関し、詳しくは無応力の銅研磨及び選択的バリア除去処理を有する処理に関する。より詳しくは、本発明は、集積デバイスの製造の間、銅及びTa/TaN又はTi/TiN層を無応力にて選択的に除去するのに有益に用いられると共に低k誘電材料と適合する処理に関する。
半導体装置は、複数の異なる処理工程を経てトランジスタ及び相互接続部材を製造し、半導体ウエハの上に製造又は組み立てられる。半導体ウエハにトランジスタ端末を電気的に接続するために、導電性(例えば金属)トレンチ、ヴィア、及びその他のものが半導体装置の部品として誘電材料中に形成される。トレンチ及びヴィアは、トランジスタ、半導体装置の内部回路、及び半導体装置の外部の回路の間において、電気信号及び電力を結合する。
相互接続部材の形成において、半導体トランジスタ及びトランジスタ端末を接続する所定の電気回路を形成するため、半導体ウエハは、例えば、マスキング、エッチング、及び堆積処理がなされる。特に、浅いトレンチ、トランジスタウェル、ゲート、ポリシリコンライン、及び相互接続ライン構造を形成するために、復層マスキング、イオン注入、アニーリング、プラズマエッチング、並びに、化学及び物理蒸着工程が実行されうる。
半導体ウエハ上の誘電層の非凹部領域の上に堆積された金属フィルムを除去する従来の方法は、例えば、化学機械研磨(CMP)を有する。相互接続ラインを形成するために誘電層の非凹部領域のトレンチ及びヴィア内の金属層を研磨し平坦化するため、CMP法は半導体工業において広く用いられている。CMP処理において、ウエハ体は、プラテン又はウェブの上に位置するCMPパッドの上に設置される。ウエハ体は、一つ又は複数の層及び/又は機構(誘電層に形成された相互接続部材のような)を有する基板を備える。次にCMPパッドに対してウエハ体を押圧するように応力が適用される。ウエハ表面を研磨し平坦化するために応力を適用する間、CMPパッド及び基板体は互いに相対的に移動する。しばしば研磨スラリーと呼ばれる研磨溶液が、研磨を促進するためにCMPパッドの上に注がれる。スラリーは典型的には研磨剤を含有し、例えば誘電材料のような他の材料よりも迅速に例えば金属層のような望ましくない物質をウエハから選択的に除去するために化学反応性を有する。
しかしながら、CMP法は、相対的に強い応力が伴うことにより、下部の半導体構造体に有害な効果を幾つか有する。例えば相互接続配列が0.13ミクロン下部に移動すると、例えば典型的なダマシンプロセスに用いられる銅及び低kフィルムのような導電性材料の機械的性質間に大きな差が生じる。例えば、低k誘電フィルムのヤング係数は、銅及び/又はバリア材料のそれよりも10桁大きい。従って、CMP処理における誘電フィルム及び銅/バリア層に適用される相対的に強い機械的応力は、低k誘電材料に恒常的ダメージを与える原因となる。
誘電層の非凹部領域に堆積された金属フィルムを除去する他の別の方法は電解研磨である。電気化学銅研磨系は、高い均一性を有して銅を除去でき、Ta/TaNバリア層に対して高い選択性を有する。それは機械応力が適用されない処理である。しかしながら、バリアは酸化タンタル又は酸化チタンの形成のために電解研磨されない。
Ta/TaNを除去する一例は、Ta/TaNをエッチングするHFウエットエッチングを使用することである。しかしながら、Ta/TaNが除去された後にHFによりほとんどの誘電層がダメージを受ける。
Soodらの“NaOH及びKOH塩基溶液中のスパッタされた薄膜タンタルフィルムのウエットエッチング”2007, J Mater Sci: Mater Electron, 18, 535-539によれば、タンタル薄膜フィルムをエッチングするため、KOH/H又はNaOH/H塩基溶液を使用することが記載されている。KOH又はNaOHのような強塩基によりタンタルの溶解が促進される。しかしながら、NaOH及びKOHは共にトレンチ中の銅をエッチングしダメージを与える。
IBM特許には、模範的で新規な好ましい処理技術が、CMP銅処理の後に、タンタル、窒化タンタル、チタン、及び窒化チタンのようなバリア材料を除去するXeFガス相エッチングを用いることが記載されている。
本発明は、基板、誘電層、前記誘電層上のTa/TaN又はTi/TiNバリア層、及び前記バリア層上の薄膜銅フィルムを有するタイプの半導体構造体を処理する方法及び装置に関する。好ましい実施形態として、本発明は、無応力電解銅研磨(SFP)処理、SFP処理の間に形成された酸化タンタル又は酸化チタンフィルムの除去、及び、XeFガスを用いてのバリア層のTa/TaN又はTi/TiNの除去、を有する処理である。
第1に、板状の銅フィルムがSFP技術にて研磨される。本発明は、BEOLで基礎の“金属研磨処理”として銅化学機械研磨(CMP)の代わりにSFP銅研磨を用いる。これは化学−電気処理である:ウエハ基板の上の銅はアノードであり、電解液ノズルはカソードである。アノードとカソードとの間に正電圧が印加されると、銅は接触した電解質により研磨される。バリア層の上の銅フィルムが電解研磨されて露出すると、基板上に安定した酸化タンタル又は酸化チタンフィルム形成することにより、Ta又はTiバリア層は不動態化される。
酸化タンタル又は酸化チタンは高い化学安定性を有する。銅研磨の間バリア層の保護として機能するが、次の工程にてバリア層を除去することが難しくなる。XeFガスは効率的にTa/TaN又はTi/TiNをエッチングできるが、酸化タンタル又は酸化チタンをエッチングすることは遅く、所定条件下では全くエッチングできない。バリアを効率的に除去し、酸化タンタル又は酸化チタンのマスク効果を取り除くために、XeFを使用してTa/TaN又はTi/TiNを除去する前に、本発明は、バリア層の上の酸化タンタル又は酸化チタンを取り除くエッチング液を使用する。バリア層表面の上の酸化タンタル又は酸化チタンフィルムをエッチングするエッチング液の種類としては、例えば、HF及び緩衝フッ酸(BHF)、KOH、NaOH、クエン酸、及びシュウ酸である。上述のエッチング液の具体例の他に、CF/Oプラズマ及びアルゴンスパッタ法も、バリア層表面の上の酸化タンタル又は酸化チタンフィルムを除去するために使用されうる。
最終的に、バリア層のTa/TaN又はTi/TiNがXeFガス相エッチングにより除去される。本発明は、従来のTa/TaN又はTi/TiN化学機械研磨の代わりに、基本バリア除去工程としてXeFガス相エッチングを使用する。全体の工程は無応力であり、低k材料に対しても装置構造に対しても機械損傷を与えない。
本発明の利点及び効果は下記の詳細な説明及び付随する図面により明らかになる。
図1は、電気化学銅無応力研磨(SFP)の前における内部接続構造の断面図である。 図2は、SFP工程が銅を除去した後における内部接続構造の断面図である。酸化タンタルフィルムがSFP工程の間バリア層の上に形成される。 図3は、酸化タンタルフィルムがエッチング液にて除去された後における断面図である。 図4は、XeFエッチングにより酸化タンタルが除去されたバリア層の断面図である。 図5は、本発明の典型的工程のフローチャートである。 図6は、本発明の典型的な装置のブロック図である。 図7は、SFP後の試料のSEM平面図である。試料は、酸化タンタル除去の前処理無しでXeFによってエッチングされている。 図8は、SFP後の試料のSEM平面図である。試料は、強いエッチング液を使用してエッチングされている。 図9は、SFP後の試料のSEM平面図である。試料は、酸化タンタル除去の前処理をしてXeFによってエッチングされている。
本発明は、一般的に、半導体装置の処理方法及び装置に関する。より詳細には、本発明は、Ta/TaNのようなバリア層を除去又はエッチングする処理に関する。バリア層は低k誘電材料と適合する。これにより半導体装置の種々の利用において低k誘電材料の使用が促進される。
図1〜図4には、銅を除去するための無応力電気化学手法の使用、銅除去処理の間に形成された酸化タンタルを除去するためのエッチング液の使用、及び、バリア層のTa/TaNを除去するための選択的XeFガス相エッチングの使用、を有する新規処理が記載されている。銅の電気化学研磨も酸化タンタル除去処理もXeFバリア層除去処理も機械応力を有しない。これらの処理により構造が機械的に劣化することを最小限にし、酸化タンタルに起因するマスク効果を最小限にし、構造の化学的変位を最小限にし、更に低k誘電材料の損失を最小限にする。
図1は、銅ダマシン構造の典型的な断面である。半導体構造は誘電層、通常はウエハ基板又は半導体装置構造体101の上に形成された低k誘電層102を有する。実施形態では、低k誘電層は1.2よりも大きく4.2未満である誘電定数を有する。構造体は、更に低k誘電層102の上に、通常の従来ではTa/TaN及び他の材料である、バリア層103を有することも可能である。構造体は、誘電層102により離隔されたトレンチ及び/又はヴィアのパターンを有する。バリア層103の上の金属又は銅層104は、凹部領域を充填した構造体及び非凹部領域の上に形成される。バリア層103及び誘電層102の上に位置する銅又は金属層104の平面トポロジーは、特許出願PCT/US03/11417に開示されるようなダミー構造体によるフラットプレート法を使用することによりメッキされうるし、また、US仮出願60/738250に開示される接触パッドノズルにより電解研磨されうる。これらは共に本願に使用され、組み込まれる。
無応力電解研磨(SFP)が金属層204に実行される(図5における工程502)。図2は電解研磨工程の後の構造を示す。典型的には非凹部領域の表面を背中にして金属又は銅層204は研磨されるので、凹部領域即ちトレンチ及び/又はヴィア内の金属層は隣接する凹部領域から単離される。これは化学−電気処理である。即ち、ウエハ基板の上の銅はアノードであり、電解液ノズルはカソードである。正電圧がアノードとカソードとの間に印可されると、銅は溶解し接触する電解液により研磨される。これは無応力であり、選択的な銅除去工程である。Ta/TaN層であるバリア層203は、基板の上に安定状態の酸化タンタルフィルム205を形成することにより不動態化される。バリアTa/TaN層203の表面上の酸化タンタルフィルム205により、次の工程においてバリア層203を除去することが難しくなる。
タンタル表面の上の酸化タンタルフィルム205は二つの部分からなる。一つの部分は空気中に曝されることにより形成された自然酸化物である。例外的に安定性を有する酸化タンタルは、タンタルが空気に曝されるとタンタルの上に形成される。TaO、TaO、TaO、Ta及びTaを含む様々な酸化タンタルは価電子に依存して形成されるが、Taのみ水の存在下において熱力学的に安定である。
他のより重要な部分は、SFP工程における陽極酸化に起因する。銅陽極溶解工程の間、電極におけるタンタルの電気化学反応は以下のように記述される。
2Ta+5HO=Ta+10H+10e
銅電解研磨工程の電極における水のため、銅研磨の後では、酸化タンタルはほとんど五酸化タンタルである。五酸化タンタルはかなり高い化学安定性を有する。それは銅研磨の間にバリア層の保護として機能するが、次の段階ではバリア層を除去することがより難しくなる。XeFガスは適切な速度でTa及びTaN203をエッチングするが、酸化タンタル205をエッチングすることは困難であり、所定条件では全くエッチングできない。酸化タンタル205はマスク層として機能し、Ta及びTaN203がXeFガスによってエッチングされることを防ぐ。非常に長い間XeFはTa及びTaN層の部分を除去するが、図7に示すようにピンホールの原因となる。図7は、銅204がSFPにて研磨された後に、酸化タンタルフィルム205除去工程無しで、バリア層Ta及びTaN203がXeFによってエッチングされることを示す。所定時間XeFによってエッチングされた後、ピンホール領域の周りを除いてバリア層203は除去されていないように見える。バリアを効率的且つ一様に除去するために、バリア層203の上の酸化タンタルフィルム205は最初に除去されるべきである。
このように図5に示される第2工程は、バリア層の酸化タンタルフィルムを除去することである(工程504)。以下の例は、本発明における酸化タンタルフィルム除去工程の様々な具体例を説明するものであるが、これらは本発明の範囲を限定するものではない。
バリア層の表面の酸化タンタルを除去する第1実施形態は、フッ酸(HF)又は緩衝フッ酸(BHF)溶液のFにて表面処理を行う。HF/BHF溶液は酸化タンタルと反応する。具体例として五酸化タンタルを使用する反応式は以下に示される。
Ta+14F+10H=2TaF 2−+5H
HF/BHFの濃度は0.1w%〜30w%であり、0.5%〜4%が好ましい。処理温度は0℃〜50℃であり、室温が好ましい。処理時間はHF/BHFの濃度及び温度に依存する。ここで溶液は酸化タンタルフィルム205及びバリア層タンタル203の部分をエッチングし、銅層204に損傷を与える原因とならない。しかし処理が非常に強い、エッチング時間が非常に長い、又はエッチング濃度が非常に高い場合は、バリア層Ta/TaN203は除去される。図8は、エッチング液が非常に強い場合に、パッド側壁のバリアTa/TaN203が損傷することを示す。側壁のバリア層の少なくとも一部が損傷していることが明らかに見られる。そのため溶液により低k誘電層202が損傷を受ける。適切な処理は酸化タンタルフィルム205をエッチングすることである。図9に示されるように、酸化タンタルフィルム205がエッチングされた後、残存するバリア層Ta/TaN203は、XeFによって図7に示されるものと比較して効率的に除去される。
含有溶液はHF/BHFに限定されない。Fを含有しpH値が7未満であり銅に対して損傷を与えない溶液が、酸化フィルムエッチング液として使用される。例えば硫酸又は塩酸を添加したNHF溶液も、酸化タンタル205をエッチングしうる。他の酸を添加することによりpHが減少して、酸化タンタルの除去がより効果的になる。酸化タンタルの除去速度はFの濃度及びpH値により制御されうる。
酸化タンタルフィルムを除去する第2実施形態は、強塩基溶液を使用する手法である。酸化タンタル205は、本具体例ではタンタル酸(HTa)である鉱酸を形成することにより、強塩基溶液中に溶解する。Taの溶解は、高いpH及び温度上昇により加速される。KOHを例にとれば、溶液は、pHが10よりも大きい室温における水中の飽和KOHである。濃度は0.1%〜50%であり、好ましくは10%〜40%である。温度は0℃〜90℃であり、好ましくは40℃〜80℃である。塩基溶液は、酸化タンタルフィルム205エッチング速度につき、銅層204に対して良好な選択性を有する。
酸化タンタルフィルム205の少なくとも一部を除去する第3実施形態は、約100℃〜約150℃の温度で、約1Torr〜約1.5Torrの圧力下にて、約300sccm〜約400sccmのCF及び約200sccm〜約600sccmの酸素を含有するエッチングガス混合物を使用する。反応性イオンエッチング(RIE)装置又は電子サイクロトロン共鳴(ECR)プラズマリアクタにより、エッチングガス混合物はプラズマの形態で酸化タンタルフィルムと接触する。RIE装置及びECRプラズマリアクタは市販されているものを利用できる。平行平板型RIEが好ましく用いられる。酸化タンタルエッチングガス混合物にて酸化タンタルフィルム205をエッチングすることにより、等方性エッチングがなされる。これにより酸化タンタルフィルム205が均一的に除去される。
酸化タンタル205及びTa203の少なくとも一部を除去する第4実施形態は、膜蒸着の反対のようなアルゴンガススパッタのようなガススパッタを使用する。スパッタは、Ar、He、Ne、Xe及びKrからなる群から選択される不活性ガスを用いて導入され、Arが好ましい。スパッタ装置は市販されているものを利用できる。
酸化タンタル205を除去する第5実施形態は、クエン酸及び/又はシュウ酸溶液をエッチング液として使用する。クエン酸及び/又はシュウ酸は、酸化タンタル205の少なくとも一部を除去し、これによりバリア層203がより効率的に除去される。酸の濃度は0.1%〜10%であり、5%〜8%が好ましい。エッチング温度は0℃〜80℃であり、好ましくは20℃〜60℃である。
上述の全ての実施形態は酸化タンタルフィルム205のエッチングに使用でき、HF/BHFが好ましく用いられる。前述したように、実施形態は、酸化タンタル205の少なくとも一部及びバリア層Ta203の部分を除去する、本発明における工程504の種々の具体例を説明するためのものである。この工程の後に、バリア層205の酸化タンタルは除去され、図3に示すように、Ta/TaN層303及び銅層304が曝される。
表面の酸化タンタル205の除去の後、ウエハ上面の残余バリア層Ta/TaN303がXeFガス相エッチングにより除去される(図5における工程506)。
XeFガスは、バリア層Ta/TaN層303と所定温度及び圧力にて自発的に反応する。XeFは、Ta/TaN層303についての等方性の選択的エッチング手法である。XeFガスは、銅404並びにSiO、SiLK及び低kSi-C-O-Hベース材料のような誘電材料402の両方に対して選択性が良く、ここでkは1.2〜4.2であり1.3〜2.4が好ましい。工程全体において、バリア層403又は誘電層402に直接的にかかる機械的応力は無く、それゆえ銅404又は低k誘電材料402に損傷を与えることは無い。基板の温度は0℃〜300℃であり、好ましくは25℃〜200℃である。工程の間におけるXeFガスの圧力は0.1Torr〜100Torrであり、好ましくは0.5Torr〜20Torrである。
XeFとバリア層Ta/TaN303との化学反応生成物は、ガス相例えばXeや揮発性物質中では、例えばフッ化タンタルである。ウエハ表面では余剰物は無い。
図4に示されるように、表面に曝されたバリア層がXeFガス相エッチング506によって完全に除去されると、半導体装置におけるトレンチ及び/又はヴィアが電気的に完全に絶縁されている。金属又は銅層404と、バリア層403とは、低k誘電層402によって完全に離隔される。
図6は、無応力電解研磨(SFP)系602と、酸化タンタル除去系604と、XeFエッチング系606と、を有する本発明に係る装置の一具体例を示すブロック図を示す。ブロック602〜606の機能は、各々、図5におけるブロック502〜506に対応する。
一具体例では、電解研磨系は、ウエハ上の異なる半径位置で、金属層へ電解液流を放出するノズルを有する。電解液流へ陰性の電解研磨電荷を与えるために、電力供給部がノズルに接続される。陽性の電解研磨電荷をウエハに与えるために、電力供給部はウエハにも接続される。このように電解研磨処理の間にノズルはカソードとして機能し、ウエハはアノードとして機能する。電解液流が金属層に注がれると、電解液と金属層との間の電位差が、ウエハから金属層の電解研磨をもたらす。電源供給部が直接的にウエハに接続されているが、電源供給部とウエハとの間に幾つかの中間的な接続部が設けられても良い。例えば、電源供給部がチャックに接続され、次にそれがウエハに接続されることも可能であり、更には金属層に接続されることも可能である。電解研磨の他の記述として、US特許出願No.09/497,894“半導体装置における金属相互接続の電解研磨の方法及び装置”2000年2月4日出願があり、これはその全体が参考文献として本明細書に組み込まれる。
また一具体例では、酸化物バリアフィルム除去系は、半導体ウエハを固定する回転チャックと、軸回りに回転するチャックを駆動する回転手段と、ウエハの表面の上に液体エッチング液を注入するノズルと、チャンバー本体と、エッチング液導入系と、を有する。銅SFP処理の後、ウエハがチャックに保持される。チャックが回転を始めた後、エッチング液が導入されてウエハ表面に注入される。エッチング液はウエハ表面の上に均一に分散する。一定期間のエッチングの後、ウエハ基板の上の酸化物バリアフィルムが除去される。
本発明のXeFエッチング系は、シリコンMEMSのための市販されているXeFエッチング系とほとんど同じであり、それは少なくとも一つのポンプと、一つのエッチングチャンバと、一つの拡張チャンバと、一つの固体XeFソースチャンバと、を有する。各々のチャンバの間には空気式スロットルバルブがあり、拡張チャンバ及び処理エッチングチャンバには圧力ゲージもある。この系は、パルスモード及び連続流モードの両方においても機能する。連続流モードにおいては、エッチングチャンバ内において圧力は一定に保たれ、それゆえエッチング速度が制御されうる。パルスモードにおいては、両方のチャンバは第一にNによってパージされ、次に共に排出される。そして固体XeFと拡張チャンバとの間のバルブを開き、拡張チャンバはXeFガスにて充満される。固体ソースと拡張チャンバとの間のバルブを閉じ、拡張チャンバとエッチングチャンバとの間のバルブを開く。適切な圧力に到達すると、バルブが閉じる。試料がXeFガスに3〜30秒間のように一定期間曝された後、次にXeFがエッチングチャンバから排出される。これは“サイクル”と呼ばれ、Ta/TaNバリア層の少なくとも一部を除去して完全に誘電材料になるまで2回又はそれ以上繰り返されうる。本発明のXeFエッチング系は無応力でもある。
本発明は所定の実施形態、具体例、応用例にて説明されたが、本発明から離れることなく種々の改変及び変形が当業者に可能である。

Claims (23)

  1. 基板、誘電層、前記誘電層上のバリア層、及び前記バリア層上の金属層を有し、前記金属層が充填されているパターンを有する半導体構造体の処理方法であって、
    無応力電解研磨(SFP)により前記バリア層の上の前記金属層を除去し、
    無応力電解研磨の間に形成された前記バリア層の酸化タンタル又は酸化チタンフィルムを除去し、
    XeFガスを用いて前記バリア層を除去し、構造体のパターンを完全に離隔することを特徴とする半導体構造体の処理方法。
  2. 前記バリア層は、タンタル若しくはチタンの純組成、化合物、又は、窒素若しくはケイ素添加物からなる群から選択されることを特徴とする請求項1に記載の方法。
  3. 前記バリア層の酸化タンタル又は酸化チタンフィルムの少なくとも一部が、前記金属層の無応力電解研磨の間に形成されることを特徴とする請求項1に記載の方法。
  4. 前記金属層が銅層であることを特徴とする請求項1に記載の方法。
  5. 前記誘電層が、1.2よりも大きく4.2未満である誘電定数を有する誘電材料で形成されていることを特徴とする請求項1に記載の方法。
  6. 前記バリア層の酸化タンタル又は酸化チタンが、HF/BHFを含む溶液であるエッチング試薬により除去されることを特徴とする請求項1に記載の方法。
  7. 前記エッチング試薬の濃度が0.1%〜30%であり、
    温度が0℃〜50℃であり、
    前記エッチング試薬がHCl又はHSOが添加されたFをも含むことを特徴とする請求項6に記載の方法。
  8. 前記バリア層の酸化タンタル又は酸化チタンフィルムが、KOH、NaOH、又はその両方を含む強塩基の溶液であるエッチング試薬により除去され、
    前記溶液の濃度は0.1%〜50%であり、
    温度は0℃〜90℃であることを特徴とする請求項1に記載の方法。
  9. 前記バリア層の酸化タンタル又は酸化チタンフィルムが、CF/Oプラズマにより除去されることを特徴とする請求項1に記載の方法。
  10. 前記バリア層の酸化タンタル又は酸化チタンフィルムが、Ar、He、Ne、Xe、及びKrからなる群から選択される不活性ガスを使用してなされるガススパッタリングにより除去されることを特徴とする請求項1に記載の方法。
  11. 前記バリア層の酸化タンタル又は酸化チタンフィルムが、クエン酸、シュウ酸、又はこれらの混合物により除去され、
    試薬の濃度は0.1%〜10%であり、
    温度は0℃〜80℃であることを特徴とする請求項1に記載の方法。
  12. 前記XeFガスの圧力が、0.1Torr〜100Torrであることを特徴とする請求項1に記載の方法。
  13. 前記基板の温度が0℃〜300℃であることを特徴とする請求項12に記載の方法。
  14. 基板、誘電層、前記誘電層上のバリア層、及び前記バリア層上の金属層を有し、前記金属層が充填されているパターンを有する半導体構造体を製造する装置であって、前記装置は、
    前記バリア層の上の前記金属層を除去する無応力電解研磨系と、
    無応力電解研磨の間に形成された前記バリア層の酸化タンタル又は酸化チタンフィルムを除去する、酸化タンタル又は酸化チタンフィルム除去系と、
    構造体のパターンを完全に離隔するために前記バリア層を除去するエッチング系と、を備えることを特徴とする。
  15. 前記バリア層は、タンタル若しくはチタンの純組成、化合物、又は、窒素若しくはケイ素添加物からなる群から選択されることを特徴とする請求項14に記載の装置。
  16. 前記酸化タンタル又は酸化チタンフィルム除去系は、
    酸化タンタル又は酸化チタンフィルムを除去するためにHF/BHFを含む溶液であるエッチング試薬を使用することを特徴とする請求項14に記載の装置。
  17. 前記エッチング試薬の濃度が0.1%〜30%であり、
    温度が0℃〜50℃であり、
    前記エッチング試薬がHCl又はHSOが添加されたFをも含むことを特徴とする請求項16に記載の装置。
  18. 前記酸化タンタル又は酸化チタンフィルム除去系は、酸化タンタル又は酸化チタンフィルムを除去するためにKOH、NaOH、又はその両方の混合溶液を含む溶液であるエッチング試薬を使用し、
    前記溶液の濃度は0.1%〜50%であり、
    温度は0℃〜90℃であることを特徴とする請求項14に記載の装置。
  19. 前記酸化タンタル又は酸化チタンフィルム除去系が、酸化タンタル又は酸化チタンフィルムを除去するためにCF/Oプラズマを使用することを特徴とする請求項14に記載の装置。
  20. 前記酸化タンタル又は酸化チタンフィルム除去系が、酸化タンタル又は酸化チタンフィルムを除去するために、Ar、He、Ne、Xe、及びKrからなる群から選択される不活性ガスを使用してなされるイオンスパッタリングを使用することを特徴とする請求項14に記載の装置。
  21. 前記酸化タンタル又は酸化チタンフィルム除去系が、前記バリア層の酸化タンタル又は酸化チタンフィルムを除去するために、クエン酸、シュウ酸、又はこれらの混合物を使用し、
    試薬の濃度は0.1%〜10%であり、
    温度は0℃〜80℃であることを特徴とする請求項14に記載の装置。
  22. バリア層エッチング系が、バリア層のTa/TaN又はTi/TiNを除去するためにXeFガスを使用し、
    前記XeFガスの圧力が0.1Torr〜100Torrであることを特徴とする請求項14に記載の装置。
  23. 前記基板の温度が0℃〜300℃であることを特徴とする請求項22に記載の装置。
JP2011523289A 2008-08-20 2008-08-20 バリア層除去方法及び装置 Active JP5412517B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2008/072059 WO2010020092A1 (en) 2008-08-20 2008-08-20 Barrier layer removal method and apparatus

Publications (2)

Publication Number Publication Date
JP2012500480A true JP2012500480A (ja) 2012-01-05
JP5412517B2 JP5412517B2 (ja) 2014-02-12

Family

ID=41706824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011523289A Active JP5412517B2 (ja) 2008-08-20 2008-08-20 バリア層除去方法及び装置

Country Status (4)

Country Link
US (2) US8598039B2 (ja)
JP (1) JP5412517B2 (ja)
KR (1) KR101492467B1 (ja)
WO (1) WO2010020092A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069702A (ja) * 2010-09-22 2012-04-05 Toppan Printing Co Ltd 反射型フォトマスクブランクおよびその製造方法
JP2014216623A (ja) * 2013-04-30 2014-11-17 株式会社村田製作所 電子部品の製造方法及び電子部品
KR20160021809A (ko) 2013-06-21 2016-02-26 도쿄엘렉트론가부시키가이샤 산화 티탄막의 제거 방법 및 제거 장치
KR20160024377A (ko) 2013-06-21 2016-03-04 도쿄엘렉트론가부시키가이샤 산화 탄탈막의 제거 방법 및 제거 장치
JP2017523610A (ja) * 2014-07-08 2017-08-17 エーシーエム リサーチ (シャンハイ) インコーポレーテッド 金属配線形成方法
JP2018506854A (ja) * 2015-02-15 2018-03-08 エーシーエム リサーチ (シャンハイ) インコーポレーテッド サイドウォールの凹部を最小化するためのバリア層除去方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102251270B (zh) * 2011-05-20 2013-07-03 北京科技大学 一种剥离材料表面镀覆的金属薄膜的方法
KR101842903B1 (ko) 2011-09-20 2018-05-14 에이씨엠 리서치 (상하이) 인코포레이티드 에어 갭 상호연결 구조의 형성 방법
CN103117245A (zh) * 2011-11-17 2013-05-22 盛美半导体设备(上海)有限公司 空气隙互联结构的形成方法
CN103367138B (zh) * 2012-03-30 2018-04-13 盛美半导体设备(上海)有限公司 二氟化氙气相刻蚀阻挡层的工艺
US9058868B2 (en) 2012-12-19 2015-06-16 International Business Machines Corporation Piezoelectronic memory
CN103236403B (zh) * 2013-04-28 2015-11-11 京东方科技集团股份有限公司 防扩散层及制备方法、薄膜晶体管、阵列基板、显示装置
US9368360B2 (en) * 2013-04-28 2016-06-14 Boe Technology Group Co., Ltd Anti-diffusion layer, preparation method thereof, thin-film transistor (TFT), array substrate, display device
CN104347481B (zh) * 2013-07-31 2019-10-25 盛美半导体设备(上海)有限公司 金属镀层处理方法
US9941472B2 (en) 2014-03-10 2018-04-10 International Business Machines Corporation Piezoelectronic device with novel force amplification
US9251884B2 (en) 2014-03-24 2016-02-02 International Business Machines Corporation Non-volatile, piezoelectronic memory based on piezoresistive strain produced by piezoelectric remanence
CN105321871A (zh) * 2014-07-29 2016-02-10 盛美半导体设备(上海)有限公司 铜与低k介质材料的整合工艺
US9570320B2 (en) * 2014-10-09 2017-02-14 Lam Research Corporation Method to etch copper barrier film
CN107078065A (zh) * 2014-10-17 2017-08-18 盛美半导体设备(上海)有限公司 阻挡层的去除方法以及半导体结构的形成方法
WO2016058175A1 (en) * 2014-10-17 2016-04-21 Acm Research (Shanghai) Inc. Barrier layer removal method and semiconductor structure forming method
US9293687B1 (en) 2014-10-31 2016-03-22 International Business Machines Corporation Passivation and alignment of piezoelectronic transistor piezoresistor
CN107924868B (zh) * 2015-08-12 2021-12-03 盛美半导体设备(上海)股份有限公司 加工互连结构使阻挡层侧壁凹进最小化的方法
US9530737B1 (en) 2015-09-28 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
SG11201808636TA (en) * 2016-04-07 2018-10-30 Acm Res Shanghai Inc Tsv structure planarization process and apparatus
US10121660B2 (en) 2016-08-18 2018-11-06 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
KR102628795B1 (ko) * 2018-07-30 2024-01-25 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2020138976A1 (ko) * 2018-12-26 2020-07-02 한양대학교에리카산학협력단 반도체 소자의 제조 방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897214A (ja) * 1994-09-29 1996-04-12 Nec Corp 半導体装置の製造方法
JPH10223608A (ja) * 1997-02-04 1998-08-21 Sony Corp 半導体装置の製造方法
JPH11135797A (ja) * 1997-10-31 1999-05-21 Matsushita Electric Ind Co Ltd 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法
JP2000311899A (ja) * 1998-12-16 2000-11-07 Lucent Technol Inc 半導体デバイスの製造方法
US6207570B1 (en) * 1999-08-20 2001-03-27 Lucent Technologies, Inc. Method of manufacturing integrated circuit devices
JP2003243391A (ja) * 2002-02-15 2003-08-29 Sony Corp 配線の形成方法及び配線
JP2004221261A (ja) * 2003-01-14 2004-08-05 Ebara Corp 半導体基板の処理方法
JP2004527126A (ja) * 2001-04-24 2004-09-02 エーシーエム リサーチ,インコーポレイティド ダミー構造を備えたトレンチもしくはバイアを有するウェハ上の金属層を電解研磨する方法
JP2004276219A (ja) * 2003-03-18 2004-10-07 Ebara Corp 電解加工液、電解加工装置及び配線加工方法
JP2006511699A (ja) * 2002-07-22 2006-04-06 エーシーエム リサーチ,インコーポレイティド 厚さの計測値を使用した適応型の電解研磨と障壁及び犠牲層の除去
US20060189134A1 (en) * 2005-02-24 2006-08-24 International Business Machines Corporation Ta-TaN selective removal process for integrated device fabrication
US20060276030A1 (en) * 2005-06-01 2006-12-07 Jean Wang Novel method to implement stress free polishing

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254202A (en) * 1992-04-07 1993-10-19 International Business Machines Corporation Fabrication of laser ablation masks by wet etching
US6849471B2 (en) 2003-03-28 2005-02-01 Reflectivity, Inc. Barrier layers for microelectromechanical systems
US6395152B1 (en) 1998-07-09 2002-05-28 Acm Research, Inc. Methods and apparatus for electropolishing metal interconnections on semiconductor devices
US6358855B1 (en) 2000-06-16 2002-03-19 Infineon Technologies Ag Clean method for recessed conductive barriers
AU2002336360A1 (en) 2001-08-17 2003-03-03 Acm Research, Inc. Forming a semiconductor structure using a combination of planarizing methods and electropolishing
ATE353475T1 (de) * 2002-10-11 2007-02-15 Soitec Silicon On Insulator Verfahren und vorrichtung zur herstellung einer haftenden substratoberfläche
US20040188385A1 (en) 2003-03-26 2004-09-30 Kenji Yamada Etching agent composition for thin films having high permittivity and process for etching
WO2006091582A2 (en) * 2005-02-24 2006-08-31 Implant Innovations, Inc. Surface treatment methods for implants made of titanium or titanium alloy
US7422700B1 (en) * 2005-06-28 2008-09-09 Novellus Systems, Inc. Compositions and methods of electrochemical removal of material from a barrier layer of a wafer
WO2008013402A1 (en) 2006-07-25 2008-01-31 Lg Chem, Ltd. Method of manufacturing organic light emitting device and organic light emitting device manufactured by using the method
US7560380B2 (en) * 2006-10-27 2009-07-14 Intel Corporation Chemical dissolution of barrier and adhesion layers
JP4973888B2 (ja) * 2007-01-26 2012-07-11 信越半導体株式会社 発光素子及びその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897214A (ja) * 1994-09-29 1996-04-12 Nec Corp 半導体装置の製造方法
JPH10223608A (ja) * 1997-02-04 1998-08-21 Sony Corp 半導体装置の製造方法
JPH11135797A (ja) * 1997-10-31 1999-05-21 Matsushita Electric Ind Co Ltd 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法
JP2000311899A (ja) * 1998-12-16 2000-11-07 Lucent Technol Inc 半導体デバイスの製造方法
US6207570B1 (en) * 1999-08-20 2001-03-27 Lucent Technologies, Inc. Method of manufacturing integrated circuit devices
JP2004527126A (ja) * 2001-04-24 2004-09-02 エーシーエム リサーチ,インコーポレイティド ダミー構造を備えたトレンチもしくはバイアを有するウェハ上の金属層を電解研磨する方法
JP2003243391A (ja) * 2002-02-15 2003-08-29 Sony Corp 配線の形成方法及び配線
JP2006511699A (ja) * 2002-07-22 2006-04-06 エーシーエム リサーチ,インコーポレイティド 厚さの計測値を使用した適応型の電解研磨と障壁及び犠牲層の除去
JP2004221261A (ja) * 2003-01-14 2004-08-05 Ebara Corp 半導体基板の処理方法
JP2004276219A (ja) * 2003-03-18 2004-10-07 Ebara Corp 電解加工液、電解加工装置及び配線加工方法
US20060189134A1 (en) * 2005-02-24 2006-08-24 International Business Machines Corporation Ta-TaN selective removal process for integrated device fabrication
US20060276030A1 (en) * 2005-06-01 2006-12-07 Jean Wang Novel method to implement stress free polishing

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069702A (ja) * 2010-09-22 2012-04-05 Toppan Printing Co Ltd 反射型フォトマスクブランクおよびその製造方法
JP2014216623A (ja) * 2013-04-30 2014-11-17 株式会社村田製作所 電子部品の製造方法及び電子部品
KR20160021809A (ko) 2013-06-21 2016-02-26 도쿄엘렉트론가부시키가이샤 산화 티탄막의 제거 방법 및 제거 장치
KR20160024377A (ko) 2013-06-21 2016-03-04 도쿄엘렉트론가부시키가이샤 산화 탄탈막의 제거 방법 및 제거 장치
JP2017523610A (ja) * 2014-07-08 2017-08-17 エーシーエム リサーチ (シャンハイ) インコーポレーテッド 金属配線形成方法
JP2018506854A (ja) * 2015-02-15 2018-03-08 エーシーエム リサーチ (シャンハイ) インコーポレーテッド サイドウォールの凹部を最小化するためのバリア層除去方法

Also Published As

Publication number Publication date
WO2010020092A1 (en) 2010-02-25
US20140053978A1 (en) 2014-02-27
US20110177692A1 (en) 2011-07-21
JP5412517B2 (ja) 2014-02-12
KR101492467B1 (ko) 2015-02-11
KR20110051251A (ko) 2011-05-17
US8598039B2 (en) 2013-12-03

Similar Documents

Publication Publication Date Title
JP5412517B2 (ja) バリア層除去方法及び装置
CN101882595B (zh) 阻挡层的去除方法和装置
JP2021132220A (ja) 高アスペクト比の構造体のための除去方法
TWI363255B (en) Method for removing masking materials with reduced low-k dielectric material damage
JP2002110647A (ja) 半導体集積回路装置の製造方法
TWI279859B (en) Method of manufacturing a semiconductor device, and a semiconductor substrate
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
JP2002513207A (ja) 低k誘電体層をエッチングする方法
JP4911936B2 (ja) プラズマアッシング方法
KR100597155B1 (ko) 반도체 장치의 제조 방법
US20040253809A1 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
CN112997280A (zh) 干蚀刻方法
JP2009267432A (ja) 半導体集積回路装置の製造方法
TWI501302B (zh) 阻擋層的去除方法和裝置
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
CN103985670B (zh) 阻挡层的去除方法和装置
US20070128553A1 (en) Method for forming feature definitions
US6867142B2 (en) Method to prevent electrical shorts between tungsten interconnects
US7288487B1 (en) Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure
JP3296551B2 (ja) 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用
JP2006165023A (ja) 電子デバイスの製造方法
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
US20230108117A1 (en) Method for Etching of Metal
TW201736646A (zh) 阻擋層的去除方法和半導體結構的形成方法
US8846528B2 (en) Method of modifying a low k dielectric layer having etched features and the resulting product

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Ref document number: 5412517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250