CN108701612B - 确定干法蚀刻工艺的后热处理的工艺完成的系统和方法 - Google Patents

确定干法蚀刻工艺的后热处理的工艺完成的系统和方法 Download PDF

Info

Publication number
CN108701612B
CN108701612B CN201780014542.6A CN201780014542A CN108701612B CN 108701612 B CN108701612 B CN 108701612B CN 201780014542 A CN201780014542 A CN 201780014542A CN 108701612 B CN108701612 B CN 108701612B
Authority
CN
China
Prior art keywords
heat treatment
post heat
layer
byproduct
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780014542.6A
Other languages
English (en)
Other versions
CN108701612A (zh
Inventor
雅各布·泰桑
艾兰·莫斯登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108701612A publication Critical patent/CN108701612A/zh
Application granted granted Critical
Publication of CN108701612B publication Critical patent/CN108701612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963—End-point detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Abstract

提供了一种用于确定和利用干法蚀刻工艺的PHT(PHT)的工艺完成的方法，所述方法包括：在处理室中提供基底，所述基底具有膜层和下层，所述膜层具有一个或更多个区域；进行干法蚀刻工艺以去除所述膜层或所述膜层的区域，所述干法蚀刻工艺产生副产物层；以及测量所述副产物层的一个或更多个特性；基于所测量的所述副产物层的一个或更多个特性来调节PHT工艺；进行PHT工艺以去除所述基底上的所述副产物层，其中所述PHT工艺利用实时原位工艺以同步地确定何时完成所述副产物层的去除。

Description

确定干法蚀刻工艺的后热处理的工艺完成的系统和方法
相关申请的交叉引用
本申请涉及并要求于2015年6月24日提交的美国临时申请第62/184,003号的优先权，其全部内容通过引用并入本文。
背景技术
技术领域
本发明涉及用于基底处理的系统和方法，以及更具体地涉及用于确定后热处理(PHT)的终点并将终点数据用于工艺控制的方法和系统。
现有技术
本发明涉及薄膜的需要PHT的干法化学蚀刻。当时使用干法化学蚀刻去除薄膜时在基底的表面上留下副产物层。该副产物层或膜的去除主要使用高温PHT来进行。实时知晓副产物层何时已经被去除是非常有利的，并且将显著改善工艺控制、提高处理能力、降低缺陷并且造成显著的产率提高。诸如干法化学蚀刻PHT的工艺目前没有实时原位确定蚀刻副产物层完全升华的方法。
目前蚀刻副产物层去除根据经验进行，其中副产物层完全升华是基于先前的特征和处理历史来评估。该“定时”方法不是实时的并因此在考虑到膜变化、处理室条件和工艺变化时往往会出错。所提出的技术将使用蚀刻终点设备和方法以实时确定完全的蚀刻副产物层去除。
该新技术的优点包括(1)改善干法化学蚀刻PHT工艺的控制、(2)提高工具处理能力和(3)降低PHT的变化性。
发明内容
提供了一种用于确定和利用干法蚀刻工艺的PHT的工艺完成的方法，所述方法包括：在处理室中提供基底，所述基底具有膜层和下层，所述膜层具有一个或更多个区域；进行在所述基底上去除膜层或区域的一个或更多个工序，所述一个或更多个工序包括：进行干法蚀刻工艺以去除所述膜层或所述膜层的区域，所述干法蚀刻工艺产生副产物层；以及进行PHT(PHT)工艺以去除所述基底上的所述副产物层；其中所述PHT工艺利用实时原位工艺以同步地确定何时完成所述副产物层的去除。
此外，提供了另一种用于确定和利用干法蚀刻工艺的PHT的工艺完成的方法，所述方法包括：在处理室中提供基底，所述基底具有膜层和下层，所述膜层具有一个或更多个区域；进行干法蚀刻工艺以去除所述膜层或所述膜层的区域，所述干法蚀刻工艺产生副产物层；以及测量所述副产物层的一个或更多个特性；基于所测量的所述副产物层的一个或更多个特性来调节PHT工艺；进行PHT工艺以去除所述基底上的所述副产物层；其中所述PHT工艺利用实时原位工艺以同步地确定何时完成所述副产物层的去除。
此外，提供了一种配置成确定和利用干法蚀刻工艺的PHT的工艺完成数据以用于工艺控制的制造系统，所述制造系统包括：PHT(PHT)系统的处理室；耦接至所述PHT系统的化学氧化物去除(COR)系统或原子层蚀刻(ALE)系统；以及耦接至所述PHT系统和所述COR或ALE系统的控制器；其中所述COR系统通过进行干法蚀刻工艺以去除膜层或所述膜层的区域来处理基底，所述干法蚀刻工艺产生副产物层；以及通过进行所述PHT(PHT)工艺以去除所述基底上的副产物层；以及其中所述PHT工艺利用实时原位工艺以同步地确定何时完成所述副产物层的去除。所述控制器还从PHT系统接收PHT干燥完成信息并利用该PHT干燥完成信息以调节PHT系统中的一个或更多个操作变量以提高副产物层的去除均匀性并提高基底处理能力。
附图说明
附图结合入说明书并构成本说明书的一部分，附图示出了本发明的实施方案，并且连同上面给出的本发明的一般描述以及下面给出的详细描述用于描述本发明。
图1A示出了蚀刻工艺开始时化学氧化物去除(COR)工艺或原子层蚀刻(ALE)工艺中的基底的示例性示意图，而图1B示出了蚀刻工艺结束时基底的示例性示意图，而图1C示出了PHT工艺结束时基底的示例性示意图。
图2示出了本发明的一个实施方案中的COR或ALE工艺中的基底的示意图。
图3示出了本发明的一个实施方案中的COR或ALE工艺和PHT工艺中的基底的示意图。
图4A示出了本发明的一个实施方案中的PHT工艺的示意图。图4B示出了本发明的一个实施方案中的PHT工艺前后的基底层的侧视图的图像。
图5A是本发明的一个实施方案中的对需要蚀刻和PHT工艺的基底进行整合工艺的方法的示例性工艺流程图。图5B是本发明的一个实施方案中的利用用于整合工艺控制的数据对需要蚀刻和PHT工艺的基底进行整合工艺的方法的示例性工艺流程图。
图6是本发明的一个实施方案中的用于进行蚀刻和PHT的示例性系统图。
图7是示出了处理计量数据以促进操作的工艺控制并实现整合目的的整合系统的控制器的示例性系统图。
具体实施方式
提出了用于图案化侧壁形状的方法和系统。然而，相关领域技术人员将认识到，在没有一个或更多个具体细节的情况下或者在具有其他替换和/或附加方法、材料或部件的情况下可以实施各种不同的实施方案。在其他情况下，未示出或详细描述公知的结构、材料或操作以避免模糊本发明的各种不同的实施方案的方面。
类似地，为了说明的目的，阐述了具体的数目、材料和构造以便提供对本发明的透彻理解。然而，本发明可以在没有具体细节的情况下实施。此外，应理解，附图中所示多个实施方案是说明性的代表并且不一定按比例绘制。参照附图，相同的标记始终表示相同的元件。
在整个说明书中对“一个实施方案”或“实施方案”或其变体的引用意指结合该实施方案描述的特定特征、结构、材料或特性包括在本发明的至少一个实施方案中，但不表示它们存在于每个实施方案中。因此，在整个说明书中多个位置出现短语如“在一个实施方案中”或“在实施方案中”不一定指本发明的相同实施方案。此外，在一个或更多个实施方案中，具体特征、结构、材料或特性可以以任何合适的方式组合。在其他实施方案中可以包括各种附加层和/或结构和/或可以忽略描述的特征。
此外，应理解，除非另外明确规定，否则“一”或“一个”可以意指“一个或更多个”。
将以对于理解本发明最有帮助的方式将各种操作依次描述为多个分立操作。然而，描述的顺序不应被理解为是指这些操作必然是依赖于顺序的。具体地，这些操作不需要按照呈现的顺序执行。所描述的操作可以以与所描述的实施方案不同的顺序进行。在附加实施方案中，可以进行各种附加操作和/或可以省去所描述的操作。
如本文所使用的，术语“基底”意指并且包括在其上形成材料的基础材料或构造。应当理解，基底可以包括单一材料、多个不同材料的层、在其中具有不同材料或不同结构的区域的一个或更多个层等。这些材料可以包括半导体、绝缘体、导体或其组合。例如，基底可以是半导体基底、支承结构上的基础半导体层、其上形成有一个或更多个层、结构或区域的金属电极或半导体基底。基底可以是常规的硅基底或包括半导体材料层的其他体基底。如本文所使用的，术语“体基底”不仅意指并且包括硅晶片，还有绝缘体上硅(“SOI”)基底(诸如蓝宝石上硅(“SOS”)基底和玻璃上硅(“SOG”)基底)，基础半导体基础上的硅外延层以及其他半导体或光电子材料(诸如硅-锗、锗、砷化镓、氮化镓和磷化铟)。基底可以经掺杂或未经掺杂。
现在参照附图，其中贯穿数个视图中相同的附图标记表示相同或相应的部分。
图1A示出了在蚀刻工艺开始时化学氧化物去除(COR)或原子层蚀刻(ALE)工艺中的基底116的示例性示意图100。基底116包括膜层108和下层112，其中膜层108通常为硅氧化物SiOx，其中x是大于零的数字。在一个实施方案中，SiOx是二氧化硅。在一个实施方案中，下层112是裸硅。基底116暴露于蚀刻基底膜层108上的结构的蚀刻气体104。
图1B示出了通常为硅氧化物的膜层128和通常为裸硅的下层132上的化学氧化物去除(COR)或工艺原子层蚀刻(ALE)中的基底136的示例性示意图120。在ALE或COR工艺之后，形成需要用PHT(PHT)工艺去除的副产物层140。
图1C示出了其中向基底156施加热的PHT工艺中的基底156的示例性示意图140。在以预定的温度范围和时间施加热之后，副产物膜升华成气体160离开基底156的膜层144和下层152。
图2示出了本发明的一个实施方案中的蚀刻处理系统的示意图200。如上所述，蚀刻工艺可以是ALE或COR。在一个实施方案中，蚀刻处理是利用蚀刻基底244的层使用的氨气204和氢氟酸气体208的COR。氨气204和氢氟酸气体208在处理室224中的形成等离子体216的气体分配系统212中混合，并且使基底244暴露于蚀刻气体。等离子体216在蚀刻气体出口228处离开。处理室224的温度在50℃至275℃的范围内或者在200℃至400℃的范围内。水232通过递送系统240在卡盘242中循环以控制反应室216的温度。在这种情况下，当使用氨气和氢氟酸气体时，在基底244的顶部产生副产物层220氟硅酸铵。COR工艺中的化学反应包括：
SiO2+4NH3＝→SiF4+2H2O+4NH3和
SiF4+2HF+2NH3→(NH4)2SIF6)。
在另一个实施方案中，蚀刻工艺可以是产生也将使用PHT工艺去除的副产物层的ALE。
图3示出了本发明的一个实施方案中的COR和PHT整合方案的示意图300。工艺顺序358示出了包含也被称为副产物层的反应产物膜370、氧化物354和硅350的基底302的不同的组成。工艺顺序358包括五个阶段，前三个阶段304涉及COR或ALE的阶段，后两个阶段308涉及PHT工艺的阶段。在其中蚀刻气体包含氨气和氢氟酸气体362的实施方案中，反应产物膜或副产物层是氟硅酸铵(AFS)370。这些阶段是：(1)描述蚀刻气体362在基底表面上吸附和反应的第一阶段318，(2)描述蚀刻气体362扩散通过氟硅酸铵(AFS)膜并与氧化物膜354的反应的第二阶段322，(3)描述了降低蚀刻气体362扩散速率的厚AFS膜370的第三阶段326，(4)描述了AFS固体副产物370的解吸366的第四阶段330，以及(5)描述AFS固体副产物被完全去除的PHT完成的第五阶段334。
图4A示出了本发明的一个实施方案中的PHT的示意图400。后热处理(PHT)使用设置为靠近基底的加热器424来加热处理室408，所述基底可以被加热至50℃至275℃的范围或120℃至180℃的范围。这引起基底412的AFS固体副产物层(未示出)升华至上部404，蒸气利用气体出口420去除。加热器424可以与卡盘416整合或者设置在处理室408中的不同位置。加热器424可以包括具有冷却能力的一个或更多个已加热平台、电加热器、弧光灯和/或卤素灯。如化学反应所示，加热基底412引起AFS固体副产物层解吸成气体：
(NH4)2SiF6----→SiF4+2NH3+2HF。
图4B示出了本发明的一个实施方案中的PHT工艺之前454和PHT工艺之后476基底层的侧视图的图像450。在对应于图像472、488的硅层的顶部，基底的下层包括对应于图像470、484的硅氧化物层。如图像454所示的AFS固体副产物468为约50.0nm。如图像476所示，在达到PHT(PHT)的终点时，SiO2层488表明AFS固体副产物已经完全升华。
图5A是本发明的一个实施方案中的对需要蚀刻和PHT工艺的基底进行整合工艺的方法的示例性工艺流程图500。在操作504中，提供了需要蚀刻和PHT工艺的具有膜层和下膜层的基底。蚀刻工艺可以是化学氧化物去除或原子层蚀刻工艺。在操作508中，进行干法蚀刻工艺以去除膜层或所述膜层的一部分，所述干法蚀刻工艺产生副产物层。在操作512中，进行PHT工艺以去除副产物层。在操作516中，在PHT工艺的同时在原位确定副产物层去除完成。在操作520中，将副产物层去除操作的完成数据传输至先前的工艺步骤或后续的工艺步骤以控制蚀刻和PHT工艺。在操作524中，将副产物去除操作的完成数据用于先前的工艺操作或随后的工艺操作以用于整合方案的工艺控制。
PHT工艺可以包括利用包括激光源、电源或射频源和/或微波源的能源以产生热。PHT工艺可以在50℃至275℃的温度范围下进行，处理室内压力可以在50毫托至3000毫托范围内，副产物层厚度可以在1埃至500埃范围内。可以使用宽带计量工具如反射计、椭偏计或分光计或激光测量工具或者气体分析如残余气体分析(RGA)来进行副产物层的一个或更多个特性的测量。
从副产物层去除完成直至PHT工艺终止存在延迟时间，被称为PHT延迟时间。在一个实施方案中，从副产物去除完成直至PHT工艺终止的延迟时间在1秒至25秒或者30秒或更短的范围内。蚀刻工艺和PHT工艺的其他操作变量包括：离子电流，气体组分如氨气分压、氢氟酸气体分压，COR或ALE工艺的蚀刻时间，PHT升华时间，PHT温度，PHT压力和PHT延迟时间。
去除工艺的目的可以包括：满足PHT延迟时间目标、PHT升华时间目标、蚀刻时间目标、PHT工具处理能力目标和/或作为百分比的副产物去除目标。例如，PHT延迟时间目标可以在1秒至15秒或更短的范围内并且副产物层去除目标可以在80％至100％范围内。
图5B是本发明的一个实施方案中的进行需要蚀刻和PHT(其中终点PHT数据用于整合方案的工艺控制)的基底的整合工艺的方法的示例性工艺流程图550。在操作554中，进行干法蚀刻工艺以去除基底的膜层或膜层的区域，干法蚀刻工艺产生副产物层。如上所述，干法蚀刻工艺可以是化学氧化物去除(COR)或原子层蚀刻(ALE)工艺。在操作558中，测量副产物层的一个或更多个特性。该一个或更多个特性可以包括副产物层或被副产物层覆盖的基底的部分的厚度或厚度分布。在一个实施方案中，干法蚀刻工艺是COR，用于蚀刻基底的层的气体混合物包含氨气和氢氟酸气体，副产物层是AFS。在操作562中，基于所测量的副产物层的一个或更多个特性来调节PHT工艺。例如，如果副产物层的厚度在该范围的较高一端，则可以在PHT工艺中打开两个或更多个加热装置。或者，一个或更多个加热装置的设置可以设置为更高的温度范围。如果副产物层的厚度在该范围的较低一端，则在PHT工艺中仅可以打开一个加热装置，或者加热装置可以设置成较低的温度范围。
在操作566中，进行PHT工艺以去除副产物层。在操作570中，在PHT工艺同步地原位确定副产物层去除完成。在操作574中，将去除操作的完成数据传输至先前的工艺步骤或后续的工艺步骤以控制蚀刻和PHT工艺。在操作578中，副产物去除操作的完成数据用于先前的工艺步骤或随后的工艺步骤用于整合方案的工艺控制。如上所述，PHT工艺可以包括利用包括激光源、等离子体源、电源或射频源和/或微波源的能源以产生热。PHT工艺可以在50℃至275℃的温度范围下进行，处理室内压力可以在50毫托至3000毫托范围内，副产物层厚度可以在1埃至500埃范围内。可以使用宽带计量工具如反射计、椭偏计或分光计或激光测量工具或者气体分析如残余气体分析(RGA)来进行副产物层的一个或更多个特性的测量。
本发明人发现，PHT工艺中的加热时间降低并且副产物层的升华更均匀并且被设置在最佳温度。基底处理能力也增大，致使所有者的成本降低。
图6是本发明的一个实施方案中的用于进行蚀刻和PHT的示例性系统图600。被配置成进行上述工艺条件的蚀刻和PHT系统600在图6中示出，其包括处理室610、其上固定有待处理的基底625的基底保持器620、以及真空泵送系统650。基底625可以是半导体基底、晶片、平板显示器或液晶显示器。处理室610可以被配置成便于蚀刻在基底625的表面的附近的处理区域645。可电离气体或工艺气体的混合物经由气体分配系统640引入。对于给定的工艺气体流，使用真空泵送系统650调节工艺压力。该处理可以帮助从基底625的暴露表面去除材料。蚀刻处理系统600可以配置成处理任何期望尺寸的基底，如200mm基底、300mm基底或更大。
基底625可以经由夹持系统628固定到基底保持器620，该夹持系统例如机械夹持系统或电夹持系统(例如静电夹持系统)。此外，基底保持器620可以包括被配置成调节和/或控制基底保持器620和基底625的温度的加热系统(未示出)或冷却系统(未示出)。加热系统或冷却系统可以包括传热流体的循环流，其在冷却时接收来自基底保持器620的热并且将热传递到热交换器系统(未示出)，或者在加热时将热量从热交换器系统传递到基底保持器620。在另一些实施方案中，加热/冷却元件(例如电阻加热元件)或热电加热器/冷却器可以包括在基底保持器620以及处理室610的室壁和处理系统600内的任何其他部件中。
此外，传热气体可以经由背侧气体供应系统626递送到基底625的背侧，以改善基底825与基底保持器620之间的气体间隙热传导。当在升高或降低的温度下需要基底的温度控制时可以利用这种系统。例如，背侧气体供应系统可以包括双区域气体分配系统，其中氦气间隙压力可以在基底625的中心与边缘之间独立地变化。
在图6所示的实施方案中，基底保持器620可以包括电极622，RF功率通过电极622耦接到处理区域645。例如，基底保持器620可以经由从RF发生器630通过可选的阻抗匹配网络632到基底保持器620的RF功率的传输而在RF电压下电偏置。RF电偏置可以用于加热电子以形成并保持等离子体。在该配置中，系统可以作为反应离子蚀刻(RIE)反应器操作，其中室和上部气体注入电极用作接地表面。RF偏置的典型频率可以在约0.1MHz至约80MHz范围内。用于等离子处理的RF系统是本领域技术人员公知的。
此外，电极622在RF电压下的电偏置可以使用脉冲偏置信号控制器631来脉动。例如，从RF发生器630输出的RF功率可以在截止状态与导通状态之间脉动。或者，RF功率以多个频率施加到基底保持器电极。此外，阻抗匹配网络632可以通过降低反射功率来改善RF功率到等离子体处理室610中的等离子体的转移。匹配网络拓扑(例如L型、π型、T型等)和自动控制方法是本领域技术人员公知的。
气体分配系统640可以包括用于引入工艺气体的混合物的喷头设计。或者，气体分配系统640可以包括用于引入工艺气体的混合物并且调节工艺气体的混合物在基底625上方的分布的多区域喷头设计。例如，多区域喷头设计可以被配置成相对于到基底625上方的基本上中心区域的工艺气体流或组分的量来调节到基底625上方的基本上周边区域的工艺气体流或组分。
真空泵送系统650可以包括能够具有最高至约8000升/秒(和更大)的泵送速度的涡轮分子真空泵(TMP)和用于节流室压力的闸阀。在用于干式等离子体蚀刻的常规等离子体处理装置中，可以采用800升/秒至3000升/秒的TMP。TMP可用于低压处理，通常小于约50毫托。对于高压处理(即大于约80毫托)，可以使用机械增压泵和干式粗处理泵。此外，用于监测室压力的装置(未示出)可以耦接至等离子体处理室610。
如上所述，控制器655可以包括微处理器、存储器和数字I/O端口，其能够产生足以传送和激活对处理系统600的输入以及监视从等离子处理系统600的输出的控制电压。此外，控制器655可以耦接至以下系统并且可以与以下系统交换信息：RF发生器830、脉冲偏置信号控制器631、阻抗匹配网络632、气体分配系统640、真空泵送系统650和基底加热/冷却系统(未示出)、背侧气体供应系统626和/或静电夹持系统628。例如，为了在基底625上进行等离子体辅助工艺如等离子体蚀刻工艺或PHT工艺，可以利用存储器中储存的程序以根据工艺配方来激活对上述处理系统600的上述组分的输入。
此外，处理系统600还可以包括上电极670，RF功率可以从RF发生器672通过可选的阻抗匹配网络674耦接到上电极670。向上电极施加RF功率的频率可以在约0.1MHz至约200MHz的范围内。此外，向下电极施加功率的频率可以在约0.1MHz至约80MHz的范围内。此外，控制器655耦接至RF发生器672和阻抗匹配网络674，以控制向上电极670施加RF功率。上电极的设计和实施是本领域技术人员公知的。如所示，上电极670和气体分配系统640可以设计在相同的室组合件内。或者，上电极670可以包括用于调节耦接到基底625上方的等离子体的RF功率分布的多区域电极设计。例如，上电极670可以被分为中心电极和边缘电极。
根据应用，诸如传感器或计量装置的附加装置可以耦接至处理室610和控制器655以收集实时数据并且使用这种实时数据来同步地控制在涉及整合方案的沉积工艺、RIE工艺、拉伸工艺、轮廓改造工艺、加热处理工艺和/或图案转移工艺的两个或更多个步骤中的两个或更多个所选择的整合操作变量。此外，可以使用相同的数据来确保整合目标，包括PHT的完成、图案化均匀性(均匀性)、结构的下拉(下拉)、结构的纤薄(纤薄)、结构的纵横比(纵横比)、线宽粗糙度、基底处理能力、购置成本等。
图7是示出了在系统之间处理和传输数据以促进操作的工艺控制并实现整合目的的整合系统740的控制器712的示例性系统图700。控制器712耦接至蚀刻工艺系统704、PHT工艺系统720以及整合系统740上游或下游的其他系统(未示出)。蚀刻工艺系统704包括原位在线计量装置702以及PHT工艺系统720包括原位在线计量装置722，其收集计量数据用于确定COR或ALE工艺和PHT工艺的完成。在一个实施方案中，相同的处理室可以用作蚀刻工艺系统704并用作PHT工艺系统720。如结合图5B所讨论的，操作558，原位在线计量装置722可以进行副产物层的一种或更多种测量。例如，可以测量副产物层的厚度，并且可以基于所测量的副产物层的一个或更多个特性利用控制器712的计算能力使用数据传输路径708、736、733和724来调节PHT工艺。如上所述，如果副产物层的厚度在该范围的较高一端，则可以在PHT工艺中打开两个或更多个加热装置。或者，一个或更多个加热装置的设置可以设置为更高的温度范围。如果副产物层的厚度在该范围的较低一端，则在PHT工艺中仅可以打开一个加热装置，或者加热装置可以设置成较低的温度范围。此外，基于PHT工艺有关的完成数据，可以利用控制器712来传送终止PHT工艺的指示。
本领域技术人员将容易看到另外的优点和修改。因此，本发明的更广泛的方面不限于具体细节、代表性的设备和方法以及示出和描述的说明性示例。因此，在不偏离总体发明构思的范围的情况下，可以偏离这些细节。

Claims (20)

1.一种用于确定和利用干法蚀刻工艺的后热处理的工艺完成的方法，所述方法包括：
在处理室中提供基底，所述基底具有膜层和下层，所述膜层具有一个或更多个区域；
进行在所述基底上去除膜层或区域的一个或更多个工序，所述一个或更多个工序包括：
进行干法蚀刻工艺以去除所述膜层或所述膜层的区域，所述干法蚀刻工艺产生副产物层；以及
进行后热处理工艺以去除所述基底上的所述副产物层；
其中所述后热处理工艺利用实时原位工艺以同步地确定何时完成所述副产物层的去除，
其中从副产物层去除完成直至所述后热处理工艺终止的延迟时间小于30秒。
2.根据权利要求1所述的方法，其中所述干法蚀刻工艺是化学氧化物去除工艺或原子层蚀刻工艺。
3.根据权利要求2所述的方法，其中进行所述干法蚀刻工艺利用实时原位工艺以同步地确定何时完成所述干法蚀刻工艺。
4.根据权利要求3所述的方法，其中所述后热处理工艺包括利用具有冷却能力的已加热平台、电加热器和/或卤素灯用于产生热；和/或其中所述后热处理工艺包括利用激光源、等离子体源或射频源用于产生热。
5.根据权利要求4所述的方法，其中所述后热处理工艺在50℃至275℃的温度范围下进行，和/或所述处理室内的压力在50毫托至3000毫托的范围内，和/或所述副产物层的厚度在1埃至500埃的范围内。
6.根据权利要求5所述的方法，其中副产物层厚度的测量是使用激光测量工具、反射计、椭偏计或分光计来进行的；和/或其中确定后热处理工艺的完成的所述实时原位工艺利用所述后热处理工艺的气体产物组成的测量；或者其中确定后热处理工艺的完成的所述实时原位工艺利用残余气体分析。
7.根据权利要求6所述的方法，其中每个所述干法蚀刻工艺是化学氧化物去除并且使用氟气或氟化氢气体；和/或所述干法蚀刻是化学氧化物去除并且使用氨气和/或一种或更多种稀有气体作为吹扫气体。
8.根据权利要求7所述的方法，其中从副产物去除完成直至所述后热处理工艺终止的延迟时间在1秒至25秒范围内。
9.根据权利要求8所述的方法，其中所述蚀刻工艺和所述后热处理工艺的操作变量包括离子流、气体组分分压、蚀刻时间、后热处理升华时间、后热处理温度、后热处理压力和后热处理延迟时间。
10.根据权利要求9所述的方法，其中层或区域去除工艺的目的包括：满足后热处理延迟时间目标、后热处理升华时间目标、蚀刻时间目标、后热处理工具处理能力目标和/或副产物去除目标；和/或所述后热处理延迟时间目标在1秒至15秒或更短的范围内，以及副产物层去除目标在80％至100％的范围内。
11.一种用于确定和利用干法蚀刻工艺的后热处理的工艺完成的方法，所述方法包括：
在处理室中提供基底，所述基底具有膜层和下层，所述膜层具有一个或更多个区域；
进行干法蚀刻工艺以去除所述膜层或所述膜层的区域，所述干法蚀刻工艺产生副产物层；以及
测量所述副产物层的一个或更多个特性；
基于所测量的所述副产物层的一个或更多个特性来调节后热处理工艺；
进行所述后热处理工艺以去除所述基底上的所述副产物层；
其中所述后热处理工艺利用实时原位工艺以同步地确定何时完成所述副产物层的去除，
其中从副产物层去除完成直至所述后热处理工艺终止的延迟时间小于30秒。
12.根据权利要求11所述的方法，其中所述干法蚀刻工艺是化学氧化物去除工艺或原子层蚀刻工艺。
13.根据权利要求12所述的方法，其中进行所述干法蚀刻工艺利用实时原位工艺以同步地确定何时完成所述干法蚀刻工艺。
14.根据权利要求13所述的方法，其中所述后热处理工艺包括利用具有冷却能力的已加热平台、电加热器和/或卤素灯用于产生热；和/或所述后热处理工艺包括利用激光源、等离子体源或射频源用于产生热。
15.根据权利要求14所述的方法，其中所述后热处理工艺在50℃至275℃的温度范围或200℃至400℃的范围下进行，和/或所述处理室内的压力在50毫托至3000毫托的范围内，和/或去除的副产物层的厚度在2埃至40埃的范围内。
16.根据权利要求15所述的方法，其中副产物层厚度的测量使用激光测量工具、反射计、椭偏计或分光计进行；和/或确定后热处理工艺的完成的所述实时原位工艺利用所述后热处理工艺的气体产物组成的测量；或者确定后热处理工艺的完成的所述实时原位工艺利用残余气体分析。
17.根据权利要求16所述的方法，其中每个所述干法蚀刻工艺是化学氧化物去除并且使用氟气或氟化氢液体，和/或使用氨气和/或一种或更多种稀有气体作为吹扫气体。
18.根据权利要求17所述的方法，其中从副产物去除完成直至所述后热处理工艺终止的延迟时间在1秒至25秒的范围内。
19.根据权利要求18所述的方法，其中所述蚀刻工艺和所述后热处理工艺的操作变量包括离子流、气体组分分压、蚀刻时间、后热处理升华时间、后热处理温度、后热处理压力和后热处理延迟时间；
其中层或区域去除工艺的目的包括：满足后热处理延迟时间目标、后热处理升华时间目标、蚀刻时间目标、后热处理工具处理能力目标和/或副产物去除目标；以及
所述后热处理延迟时间目标在1秒至15秒或更短的范围内，以及副产物层去除目标在80％至100％范围内。
20.一种配置成确定和利用干法蚀刻工艺的后热处理的工艺完成数据以用于工艺控制的执行权利要求1至19中任一项所述的方法的制造系统，所述制造系统包括：
后热处理系统的处理室；
耦接至所述后热处理系统的化学氧化物去除系统；
耦接至所述后热处理系统和所述化学氧化物去除系统的控制器；以及
制造子系统，所述制造子系统包括以下一者或更多者：沉积系统、等离子体蚀刻系统、干法蚀刻系统、湿法蚀刻系统、清洁系统、退火系统或掺杂系统，所述制造系统耦接至所述控制器、所述化学氧化物去除系统和所述后热处理系统；
其中所述化学氧化物去除系统处理基底，通过进行干法蚀刻工艺以去除膜层或膜层的区域，所述干法蚀刻工艺产生副产物层；以及通过进行后热处理工艺以去除所述基底上的副产物层；以及
其中所述后热处理工艺利用实时原位工艺以同步地确定何时完成所述副产物层的去除。
CN201780014542.6A 2016-02-01 2017-01-31 确定干法蚀刻工艺的后热处理的工艺完成的系统和方法 Active CN108701612B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662289476P 2016-02-01 2016-02-01
US62/289,476 2016-02-01
PCT/US2017/015731 WO2017136306A1 (en) 2016-02-01 2017-01-31 System and method of determining process completion of post heat treatment of a dry etch process

Publications (2)

Publication Number Publication Date
CN108701612A CN108701612A (zh) 2018-10-23
CN108701612B true CN108701612B (zh) 2023-05-16

Family

ID=59499966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014542.6A Active CN108701612B (zh) 2016-02-01 2017-01-31 确定干法蚀刻工艺的后热处理的工艺完成的系统和方法

Country Status (3)

Country Link
KR (1) KR20180101598A (zh)
CN (1) CN108701612B (zh)
WO (1) WO2017136306A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021522676A (ja) * 2018-05-04 2021-08-30 ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー ワイドバンドギャップ半導体エレクトロニクスのための注入ドーパント活性化

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877161B2 (en) * 2003-03-17 2011-01-25 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
KR20080011541A (ko) * 2006-07-31 2008-02-05 삼성전자주식회사 식각공정을 모니터링하기 위한 방법
JP4919860B2 (ja) * 2007-03-30 2012-04-18 東京エレクトロン株式会社 ガス分析装置及び基板処理装置
KR100827529B1 (ko) * 2007-04-17 2008-05-06 주식회사 하이닉스반도체 다중채널을 갖는 반도체 소자 및 그의 제조 방법
US8026180B2 (en) * 2007-07-12 2011-09-27 Micron Technology, Inc. Methods of modifying oxide spacers
JP2012089805A (ja) * 2010-10-22 2012-05-10 Toshiba Corp エッチング装置およびエッチング方法
US8747686B2 (en) * 2012-01-27 2014-06-10 Applied Materials, Inc. Methods of end point detection for substrate fabrication processes
WO2013175872A1 (ja) * 2012-05-23 2013-11-28 東京エレクトロン株式会社 ガス処理方法
JP6072613B2 (ja) * 2013-05-30 2017-02-01 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6161972B2 (ja) * 2013-06-25 2017-07-12 東京エレクトロン株式会社 エッチング方法及び記録媒体
US9171736B2 (en) * 2014-03-03 2015-10-27 Tokyo Electron Limited Spacer material modification to improve K-value and etch properties

Also Published As

Publication number Publication date
CN108701612A (zh) 2018-10-23
KR20180101598A (ko) 2018-09-12
WO2017136306A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
US10290553B2 (en) System and method of determining process completion of post heat treatment of a dry etch process
US9786503B2 (en) Method for increasing pattern density in self-aligned patterning schemes without using hard masks
TWI673791B (zh) 高深寬比結構中的接觸窗清洗
US7094613B2 (en) Method for controlling accuracy and repeatability of an etch process
KR101164829B1 (ko) 일 세트의 플라즈마 처리 단계를 튜닝하는 방법 및 장치
US9748110B2 (en) Method and system for selective spacer etch for multi-patterning schemes
US20090139657A1 (en) Etch system
KR20160102356A (ko) 10ｎｍ 이하의 패터닝을 달성하기 위한 물질 처리
US10748769B2 (en) Methods and systems for patterning of low aspect ratio stacks
US20050064714A1 (en) Method for controlling critical dimensions during an etch process
TWI681443B (zh) 整合架構之各種階段期間用於圖案化之修整方法
US20100248487A1 (en) Method and apparatus for elimination of micro-trenching during etching of a hardmask layer
CN108701612B (zh) 确定干法蚀刻工艺的后热处理的工艺完成的系统和方法
TWI797088B (zh) 在原位硬遮罩移除方法
US20200303253A1 (en) Semiconductor back end of line (beol) interconnect using multiple materials in a fully self-aligned via (fsav) process
US11859275B2 (en) Techniques to improve adhesion and defects for tungsten carbide film
KR102419532B1 (ko) 질화물 에칭을 위한 표면 보수 방법
US11227774B2 (en) Methods and systems for etching silicon cyanide (SiCN) with multi-color selectivity
TWI835969B (zh) 用於色調反轉圖案化的雙栓塞方法
US20040161536A1 (en) Method for depositing a low-k material having a controlled thickness range

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant