TWI797088B - 在原位硬遮罩移除方法 - Google Patents

在原位硬遮罩移除方法 Download PDF

Info

Publication number
TWI797088B
TWI797088B TW106132012A TW106132012A TWI797088B TW I797088 B TWI797088 B TW I797088B TW 106132012 A TW106132012 A TW 106132012A TW 106132012 A TW106132012 A TW 106132012A TW I797088 B TWI797088 B TW I797088B
Authority
TW
Taiwan
Prior art keywords
hard mask
mask layer
etching
layer
integration
Prior art date
Application number
TW106132012A
Other languages
English (en)
Other versions
TW201824391A (zh
Inventor
克里斯多佛 塔洛内
安德魯 諾蘭
明梅 王
艾洛克 蘭傑
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201824391A publication Critical patent/TW201824391A/zh
Application granted granted Critical
Publication of TWI797088B publication Critical patent/TWI797088B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本揭露內容描述原位硬遮罩移除的系統及方法。在一實施例中，方法包含在蝕刻腔室中接收半導體工件，其包含基板、中間層、硬遮罩層、及光阻層。方法亦可包含蝕刻硬遮罩層，以打開藉由光阻層而呈曝露狀態的區域。此外，如此之實施例可包含在藉由硬遮罩層而呈曝露狀態的區域中蝕刻中間層。方法亦可包含移除硬遮罩層。在如此之實施例中，蝕刻硬遮罩層、蝕刻中間層、及移除硬遮罩層的步驟係在蝕刻腔室中執行，且不從蝕刻腔室移除晶圓。

Description

在原位硬遮罩移除方法
本發明相關於基板處理的系統及方法，且更尤其相關於在原位硬遮罩移除的方法及系統。
利用輻射敏感性材料(本文中亦稱為「光阻」)的微影製程廣泛應用於半導體元件及其他圖案化結構的製造。在用於製造半導體元件的軌道光微影處理中，以下類型之製程可依序執行：光阻塗佈，將光阻溶液塗佈於半導體晶圓上，以形成光阻膜；熱處理，以固化所塗佈之光阻膜；曝光處理，使光阻膜上的預定圖案曝光；熱處理，以促進曝露之後光阻膜內的化學反應；顯影處理，使經曝光的光阻膜顯影並形成光阻圖案；蝕刻，利用光阻圖案在下方層或基板中蝕刻精細圖案等製程。
在圖1中所示之先前已知的半導體製程中，半導體晶圓102可利用硬遮罩上方的光阻層而圖案化，該硬遮罩係沉積於半導體晶圓102上所形成的有機層上。在第一步驟104，可將半導體晶圓102引入至第一腔室中，以打開藉由經圖案化光阻而呈曝露狀態之區域中的硬遮罩，且在有機層中打開特徵部。在第二步驟106，然後將半導體晶圓102引入至第二腔室中，以進行硬遮罩的濕式蝕刻移除。在第三步驟108，將半導體晶圓102再次引入至第一腔室中，以進行特徵部蝕刻。結果為具有形成於半導體晶圓102上之複數特徵部112的最終工件。
圖1中所述之製程的一問題為該製程需要半導體晶圓102在腔室之間轉移，從而增加了處理時間、成本、以及污染及其他處理誤差的潛在性。
本揭露內容描述原位硬遮罩移除的系統及方法。在一實施例中，方法包含在蝕刻腔室中接收半導體工件，其包含基板、中間層、硬遮罩層、及光阻層。方法亦可包含蝕刻硬遮罩層，以打開藉由光阻層而呈曝露狀態的區域。此外，如此之實施例可包含在藉由硬遮罩層而呈曝露狀態的區域中蝕刻中間層。方法亦可包含移除硬遮罩層。在如此之實施例中，蝕刻硬遮罩層、蝕刻中間層、及移除硬遮罩層的步驟係在蝕刻腔室中執行，且不從蝕刻腔室移除晶圓。
用以處理半導體元件之系統的實施例可包含電漿蝕刻裝置，用以：在蝕刻腔室中接收包含基板、中間層、硬遮罩層、及光阻層的半導體工件；蝕刻硬遮罩層，以打開藉由光阻層而呈曝露狀態的區域；在藉由硬遮罩層而呈曝露狀態的區域中蝕刻中間層；以及移除硬遮罩層，其中蝕刻硬遮罩層、蝕刻中間層、及移除硬遮罩層的步驟係在蝕刻腔室中執行，且不從該蝕刻腔室移除晶圓。
102:半導體晶圓
104:步驟
106:步驟
108:步驟
112:特徵部
200:系統
210:蝕刻腔室
220:基板固持器
222:電極
226:背面氣體供應系統
228:夾持系統
230:RF產生器
231:控制器
232:阻抗匹配網路
240:氣體分佈系統
245:處理區域
250:真空泵抽系統
255:控制器
270:上電極
272:RF產生器
274:阻抗匹配網路
290:氣體供應
300:方法
302:方塊
304:方塊
306:方塊
308:方塊
310:方塊
400:工件
402:中間層
404:硬遮罩層
406:光阻層
408:第一區域
410:第二區域
412:第一厚度
502:第二厚度
602:第一厚度
702:第二厚度
802:特徵部
1102:區域
併入於本說明書並構成本說明書之一部分的隨附圖式描述本發明的實施例，並結合以上提出之本發明的概括性描述及以下提出之詳細描述，用來說明本發明。
圖1係說明用以製造半導體元件之先前技術處理流程之實施例的流程圖。
圖2係說明配置用於原位硬遮罩移除之系統之實施例的示意性方塊圖。
圖3係說明原位硬遮罩移除方法之實施例的示意性流程圖。
圖4係說明處於半導體元件處理流程之一階段的半導體元件的實施例的橫剖面圖，該半導體元件處理流程包含原位硬遮罩移除。
圖5係說明處於半導體元件處理流程之一階段的半導體元件的實施例的橫剖面圖，該半導體元件處理流程包含原位硬遮罩移除。
圖6係說明處於半導體元件處理流程之一階段的半導體元件的實施例的橫剖面圖，該半導體元件處理流程包含原位硬遮罩移除。
圖7係說明處於半導體元件處理流程之一階段的半導體元件的實施例的橫剖面圖，該半導體元件處理流程包含原位硬遮罩移除。
圖8係說明處於半導體元件處理流程之一階段的半導體元件的實施例的橫剖面圖，該半導體元件處理流程包含原位硬遮罩移除。
圖9係說明處於半導體元件處理流程之一階段的半導體元件的實施例的橫剖面圖，該半導體元件處理流程包含原位硬遮罩移除。
圖10A為處於半導體元件處理流程之一階段的半導體元件的實施例的橫剖面圖，該半導體元件處理流程包含原位硬遮罩移除。
圖10B為處於半導體元件處理流程之一階段的半導體元件的實施例的橫剖面圖，該半導體元件處理流程包含原位硬遮罩移除。
圖10C為處於半導體元件處理流程之一階段的半導體元件的實施例的橫剖面圖，該半導體元件處理流程包含原位硬遮罩移除。
圖10D為處於半導體元件處理流程之一階段的半導體元件的實施例的橫剖面圖，該半導體元件處理流程包含原位硬遮罩移除。
圖10E為處於半導體元件處理流程之一階段的半導體元件的實施例的橫剖面圖，該半導體元件處理流程包含原位硬遮罩移除。
圖11為藉由原位硬遮罩移除方法所形成之半導體元件之實施例的橫剖面圖。
本揭露內容呈現使側壁形狀圖案化的方法及系統。然而，熟悉相關技術領域者將察知，諸多實施例可在沒有一或更多特定細節的情況下實施，或者利用其他替換及/或額外方法、材料、或元件而實施。在其他情形中，已熟知的結構、材料、或操作未詳細顯示或描述，以免模糊本發明之諸多實施例的實施態樣。
類似地，針對解釋的目的，提出特定的數目、材料、及配置，以提供對本發明的透徹理解。然而，本發明可在沒有特定細節的情況下實施。再者，吾人應理解，圖式中顯示的諸多實施例係說明性代表，且未必依比例繪製。參考圖式時，圖式範圍內相似的數字是指相似的部件。
本說明書範圍內所提及之「一個實施例」或「一實施例」或其變化意指結合該實施例所描述之特定特徵、結構、材料或特性係包含於本發明的至少一實施例中，但不表示其存在於每一實施例中。因此，本說明書範圍內各個地方中例如「在一個實施例中」或「在一實施例中」之詞組的出現未必是指本發明的同一實施例。再者，特定特徵、結構、材料或特性可在一或更多實施例中以任何適當的方式組合。在其他實施例中，可包含諸多額外的覆層及/或結構，且/或可省略所述的特徵。
此外，吾人應理解，除非以其他方式明確聲明，否則「一」或「一個」可意指「一或更多」。
諸多操作將以最有助於理解本發明的方式依序描述為複數的分離操作。然而，描述內容的順序不應被解讀為暗示該等操作必須順序相依。特別地，該等操作無需以所呈現之順序執行。所描述之操作可按照與所述實施例不同的順序執行。在額外的實施例中，可執行諸多額外的操作、且/或可省略所描述的操作。
如本文中所使用，詞彙「基板」意指並包含基礎材料或上方形成有材料的結構。吾人將察知，基板可包含單一材料、複數層的不同材料、其中具有不同材料區或不同結構區的(複數)覆層等。該等材料可包含半導體、絕緣體、導體、或其組合。例如，基板可為半導體基板、支撐結構上的基礎半導體層、金屬電極，或其上形成有一或更多覆層、結構、或區域的半導體基板。基板可為習知的矽基板、或包含半傳導材料層的其他主體基板。如本文中所使用，詞彙「主體基板」不僅意指並包含矽晶圓，也意指並包含矽絕緣體(「SOI」,silicon-on-insulator)基板(例如，矽藍寶石(「SOS」,silicon-on-sapphire)基板、及矽玻璃(「SOG」,silicon-on-glass)基板)、基礎半導體基底上的矽磊晶層、以及其他半導體或光電材料，例如矽-鍺、鍺、砷化鎵、氮化鎵、及磷化銦。基板可為摻雜的或非摻雜的。
不同於如圖1之製程中所述之在兩乾式蝕刻之間執行濕式蝕刻，本實施例容許所有的步驟在單一乾式蝕刻腔室中執行，因此免除了晶圓轉移及等待的兩情形，且節省了處理時間。在一些實施例中，每批次可節省多達一小時的處理時間。
現在參考圖示，其中在若干圖示範圍內，相似的參考數字標示相同或對應的部件。
圖2為用於原位硬遮罩移除之系統200的實施例。在一實施例中，系統200包含蝕刻腔室210、待處理半導體晶圓102固定於其上的基板固持器 220、及真空泵抽系統250。半導體晶圓102可為半導體基板、晶圓、平面顯示器、或液晶顯示器。蝕刻腔室210可配置成促進蝕刻半導體晶圓102之表面附近的處理區域245。可離子化氣體或製程氣體混合物係經由氣體分佈系統240而引入。就給定的製程氣體流而言，製程壓力係利用真空泵抽系統250加以調整。處理過程可有助於從半導體晶圓102的曝露表面移除材料。蝕刻處理系統200可配置成處理具有任何期望尺寸的基板，例如200mm基板、300mm基板、或更大的基板。
半導體晶圓102可經由例如機械夾持系統或電夾持系統(例如，靜電夾持系統)的夾持系統228而被固定至基板固持器220。進一步講，基板固持器220可包含用以調整及/或控制基板固持器220及半導體晶圓102之溫度的加熱系統(未顯示)或冷卻系統(未顯示)。加熱系統或冷卻系統可包含熱轉移流體的循環流，其在冷卻時從基板固持器220接收熱量，並將熱量轉移至熱交換系統(未顯示)，或在加熱時將熱量從熱交換系統轉移至基板固持器220。在其他實施例中，例如電阻式加熱元件或熱電加熱器/冷卻器的加熱/冷卻元件可包含於基板固持器220、及蝕刻腔室210的腔室壁、及處理系統200內的任何其他元件中。
此外，熱轉移氣體可經由背面氣體供應系統226而被輸送至半導體晶圓102的背面，以改善介於晶圓825與基板固持器220之間的氣體-間隙熱傳導性。如此之系統可在基板的溫度控制需要處於升高溫度或降低溫度時加以利用。例如，背面氣體供應系統可包含二區域氣體分佈系統，其中半導體晶圓102的中心與邊緣之間的氦氣體-間隙壓力可獨立變化。
在圖2中所示的實施例中，基板固持器220可包含電極222，RF功率係經由該電極222耦合至處理區域245。例如，藉由將來自RF產生器230的RF功率經由選用性阻抗匹配網路232傳輸至基板固持器220，基板固持器220可在電性上以RF電壓偏置。RF電性偏壓可用以加熱電子，以形成並維持電漿。在此配置中，系統可運作為反應性離子蝕刻(RIE)反應器，其中腔室及上部氣體注入電 極用作接地表面。RF偏壓的常見頻率可在從約0.1MHz至約80MHz的範圍內。用於電漿處理的RF系統為熟悉本領域者所熟知。
再者，電極222於RF電壓的電性偏壓可使用脈衝偏壓訊號控制器231而脈衝化。例如，自RF產生器230所輸出的RF功率可在關閉狀態及開啟狀態之間脈衝化。或者，RF功率係在複數頻率下施加至基板固持器電極。再者，阻抗匹配網路232可藉由減少反射功率而改善RF功率向電漿蝕刻腔室210中之電漿的傳送。匹配網路拓樸(例如，L型、π型、T型等)及自動控制方法為熟習本領域者所熟知。
氣體分佈系統240可包含用於引入製程氣體之混合物的噴淋頭設計。或者，氣體分佈系統240可包含多區域噴淋頭設計，用以引入製程氣體的混合物、以及調整半導體晶圓102上方之製程氣體混合物的分佈。例如，多區域噴淋頭設計可配置成相對於流向半導體晶圓102上方之實質上中心區域的製程氣體流量或組成，調整流向半導體晶圓102上方之實質上外周區域的製程氣體流或組成。
真空泵抽系統250可包含能夠高達約每秒8000公升之泵抽速度(以及，更大的泵抽速度)的渦輪分子真空泵浦(TMP,turbo-molecular vacuum pump)、以及用以節流腔室壓力的閘閥。在用於乾式電漿蝕刻的習知電漿處理裝置中，可採用每秒800至3000公升的TMP。TMP有助於低壓處理(通常小於約50mTorr)。就高壓處理(亦即，大於約80mTorr)而言，可使用機械增壓泵浦及乾式粗抽泵浦。再者，用以監控腔室壓力的裝置(未顯示)可耦合至電漿蝕刻腔室210。
如以上所提及，控制器255可包含微處理器、記憶體、及數位I/O埠，其能夠產生足以傳輸及啟動至處理系統200之輸入、又足以監控來自電漿處理系統200之輸出的控制電壓。此外，控制器255可耦合至RF產生器230、氣體供應290、脈衝偏壓訊號控制器231、阻抗匹配網路232、氣體分佈系統240、真空泵抽系統250、以及基板加熱/冷卻系統(未顯示)、背面氣體供應系統226、及/或靜電夾持系統228，並可與以上元件交換資訊。例如，根據製程配方，儲存於記憶體中的程式可用來啟動對處理系統200之前述元件的輸入，以在半導體晶圓102上執行例如電漿蝕刻製程或後加熱處理製程的電漿輔助製程。
此外，處理系統200可更包含上電極270，RF功率可從RF產生器272透過選用性阻抗匹配網路274而耦合至該上電極270。施加至上電極之RF功率的頻率可在從約0.1MHz至約200MHz的範圍內。此外，施加至下電極之功率的頻率可在從約0.1MHz至約80MHz的範圍內。再者，控制器255係耦合至RF產生器272及阻抗匹配網路274，以控制RF功率施加至上電極270。上電極的設計及實施為熟習本領域者所熟知。如所示，上電極270及氣體分佈系統240可設計成在相同的腔室組件之內。或者，上電極270可包含多區域電極設計，用以調整耦合至半導體晶圓102上方之電漿的RF功率分佈。例如，上電極270可分隔成中心電極及邊緣電極。
取決於應用，可將例如感應器或計量裝置的額外裝置耦接至蝕刻腔室210，以及耦合至控制器255，以收集即時資料，並使用如此之即時資料來同時地控制涉及整合方案之以下製程之二或更多步驟中之二或更多的選擇整合操作變數：沉積製程、RIE製程、拉除製程、輪廓重整製程、加熱處理製程、及/或圖案轉移製程。再者，相同的資料可用來確保達成整合目的，該整合目的包 含後加熱處理的完成、圖案化均勻性(均勻性)、結構之下拉(下拉)、結構之削減(削減)、結構之深寬比(深寬比)、線寬粗糙度、基板產量、擁有成本、及類似者。
圖3係說明原位硬遮罩移除方法300之實施例的示意性流程圖。在一實施例中，如方塊302中所示，方法300可包含在電漿蝕刻腔室210中接收包含基板、中間層、硬遮罩層、及光阻層的半導體工件。如方塊304所示，方法300亦可包含蝕刻硬遮罩層，以打開藉由光阻層而呈曝露狀態的區域。又，如方塊306所示，方法300可包含在藉由硬遮罩層而呈曝露狀態的區域中蝕刻中間層。如方塊308所示，方法300亦可包含移除硬遮罩層。在如此之實施例中，蝕刻硬遮罩層、蝕刻中間層、及移除硬遮罩層的步驟係在蝕刻腔室中執行，且不從蝕刻腔室移除晶圓。
在進一步的實施例中，方法300可包含在蝕刻腔室中清除光阻層。方法300亦可包含在蝕刻腔室中削薄硬遮罩層。削薄硬遮罩層的步驟可包含利用以實質相同之速率蝕刻硬遮罩層及中間層的蝕刻化學成分進行蝕刻。如方塊310所示，方法300亦可包含同時控制整合操作變數，以符合整合目標。整合目標的控制係於以下進一步加以討論。
圖4~9說明進行圖3中所述之方法的半導體元件的實施例的階段。圖4係說明由系統200所接收之半導體工件400之實施例的橫剖面圖。半導體工件400可包含例如半導體晶圓102的基板。此外，半導體工件400可包含形成於半導體晶圓102上的中間層402。此外，半導體工件400可包含硬遮罩層404及形成於該硬遮罩層404上的光阻層406。在一實施例中，光阻層406可進行圖案化，以覆蓋硬遮罩層404的第一區域408並曝露硬遮罩層404的第二區域410。在一實施例中，光阻層406在被接收時可具有第一厚度412。
圖5說明蝕刻硬遮罩層404之後的工件400。在如此之實施例中，硬遮罩層404可在藉由光阻層406而曝露之第二區域410中開放。在蝕刻硬遮罩層 404之後，光阻層406的厚度可降低至第二厚度502。在一實施例中，硬遮罩層404可利用含CF4及O2的蝕刻化學成分受蝕刻。
圖6說明清除光阻層406之後的工件400。在一實施例中，光阻層406可利用含Ar及O2的蝕刻化學成分受到蝕刻。在如此之實施例中，中間層402可部分地在第二區域410的範圍中受到蝕刻。在一實施例中，中間層402可包含有機材料，例如有機平坦化層(OPL,organic planarization layer)、光分散層(ODL,optical dispersive layer)等。硬遮罩層404可具有第一厚度602。
在圖7中，硬遮罩層404可被削薄至第二厚度702。在如此之實施例中，用以削薄硬遮罩層404的蝕刻化學成分可以實質相同的速率蝕刻硬遮罩層404及中間層402。例如，在一實施例中，用以削薄硬遮罩層404的蝕刻化學成分可包含CF4。在如此之實施例中，硬遮罩層404及中間層402可以實質相同的速率蝕刻。如此之實施例可削薄硬遮罩層404，而不破壞中間層402的輪廓或蝕刻過多的中間層402。藉由削薄硬遮罩層404，可避免對於使用具高度選擇性之蝕刻的需求，且可減少對攻擊性硬遮罩移除化學成分的曝露時間。
在圖8中，中間層402可在第二區域410的範圍中受到蝕刻。在如此之實施例中，可曝露或形成特徵部802。特徵部的範例可包含鰭式場效應電晶體(finFET,fin-type Field Effect Transistor)的鰭部或類似者。此外，根據本實施例，可形成具有氮化物間隔件的閘極線。在一實施例中，用於蝕刻中間層的蝕刻化學成分可包含N2及H2。
在圖9中，可移除硬遮罩層404。在如此之實施例中，用以移除硬遮罩層404的蝕刻化學成分可包含CF4。
如此之實施例可包含同時控制蝕刻腔室中的整合操作變數，以符合一或更多整合目標。整合目標的範例可包含所製造之特徵部的目標臨界尺寸(CD,critical dimension)、線寬粗糙度(LWR,line width roughness)、及線邊緣粗糙 度(LER,line edge roughness)特性。例如，取決於目標元件尺寸，藉由利用間隔件之多重圖案化方法所形成的半導體元件可具有非常具體的整合目標。在一範例中，目標LWR係在從3.5至4.8nm的範圍中。類似地，在如此之實施例中，LER可在2.2至3.0nm的範圍中。在如此之實施例中，目標邊緣位置誤差可在+/-0.1%至3.0%的範圍中。具有通常技術者將察知，取決於待形成之特徵部的類型，可選擇諸多的目標參數。
本文中所述的諸多實施例可包含在蝕刻硬遮罩層的製程中、蝕刻中間層的製程中、及/或移除硬遮罩層的製程中同時控制整合操作變數，以符合整合目標。進一步的實施例可包含在清除光阻層之製程及削薄硬遮罩層之製程的至少一者中同時控制整合操作變數，以符合整合目標。
在一實施例中，同時控制整合操作變數以符合整合目標的步驟包含執行整合操作變數的量測、及執行整合操作變數之一或更多者的調整，以符合整合目標。或者，同時控制整合操作變數的步驟可包含執行整合操作變數的原位線上量測、及執行整合操作變數之一或更多者的調整，以符合整合目標，其中之調整係基於整合操作變數的原位線上量測。
在諸多實施例中，如表1中所述，整合操作變數可根據用於圖4~9中所述諸多步驟之製程參數與蝕刻化學成分的組合而加以控制。
Figure 106132012-A0305-02-0013-2
Figure 106132012-A0305-02-0014-1
更具體地，在蝕刻硬遮罩層的製程中同時控制整合操作變數的步驟可包含在40mT的腔室壓力下，以150sccm之流速將CF4引入至蝕刻腔室中，且以15sccm之流速將O2引入至蝕刻腔室中。此外，在蝕刻硬遮罩層的製程中同時控制整合操作變數的步驟可包含維持徑向分佈控制值(RDC,radical distribution control)為50、且靜電卡盤(ESC,electrostatic chuck)之中心及邊緣處的ESC溫度為40℃。又，在蝕刻硬遮罩層的製程中同時控制整合操作變數的步驟可包含將射頻(RF)電源設定至100W。
在一實施例中，在蝕刻中間層的製程中同時控制整合操作變數的步驟可包含在80mT的腔室壓力下，以125sccm之流速將N2引入至蝕刻腔室中，且以240sccm之流速將H2引入至蝕刻腔室中。在蝕刻中間層的製程中同時控制整合操作變數的步驟亦可包含維持徑向分佈控制值(RDC)為50、且ESC之中心處的 靜電卡盤(ESC)溫度為45℃且邊緣處為50℃。此外，在蝕刻中間層的製程中同時控制整合操作變數的步驟可包含將射頻(RF)電源設定至100W，且將微波(MW,microwave)電源設定至2000W。
在一實施例中，在移除硬遮罩之製程中同時控制整合操作變數的步驟可包含在50mT的腔室壓力下，以150sccm之流速將CF4引入至蝕刻腔室中，且以150sccm之流速將N2引入至蝕刻腔室中。又，在移除硬遮罩的製程中同時控制整合操作變數的步驟可包含維持徑向分佈控制值(RDC)為50、且ESC之中心及邊緣處的靜電卡盤(ESC)溫度為40℃。在移除硬遮罩的製程中同時控制整合操作變數的步驟亦可包含將射頻(RF)電源設定至200W。
在一實施例中，在削薄硬遮罩層之製程中同時控制整合操作變數的步驟可包含在50mT的腔室壓力下，以150sccm之流速將CF4引入至蝕刻腔室中。在削薄硬遮罩層之製程中同時控制整合操作變數的步驟亦可包含維持徑向分佈控制值(RDC)為50、且ESC之中心及邊緣處的靜電卡盤(ESC)溫度為40℃。此外，在削薄硬遮罩層之製程中同時控制整合操作變數的步驟可包含將射頻(RF)電源設定至200W。
在一實施例中，在清除光阻層之製程中同時控制整合操作變數的步驟可包含50mT的腔室壓力下，以200sccm之流速將Ar引入至蝕刻腔室中，且以21sccm之流速將O2引入至蝕刻腔室中。在清除光阻層之製程中同時控制整合操作變數的步驟可額外地包含維持徑向分佈控制值(RDC)為50、且ESC之中心及邊緣處的靜電卡盤(ESC)溫度為40℃。又，在清除光阻層之製程中同時控制整合操作變數的步驟可包含將射頻(RF)電源設定至100W。
在一實施例中，整合操作變數的同時控制可藉由控制器231或其他適當的結構元件加以操作性執行。取決於所使用之材料層的化學組成，具有本領域通常技術者將察知可為同樣適合、或更適合某些類型工件之處理的諸多 替代性化學成分及處理參數。例如，氣體成分可以替代性的流速引入。在一實施例中，可使用表1中所示之範圍之+/-10%以內的範圍。在另一實施例中，可使用+/-20%以內的範圍。具有通常技術者將察知，取決於光阻層、硬遮罩層、及/或中間層的化學組成物，可使用替代的氣體混合物。具有通常技術者亦將察知，取決於特徵部參數目標及所用材料，例如壓力、溫度、及功率位準的額外操作參數可同時加以控制或調整，以符合整合目標。
圖10A~E係處於圖3~9中所述方法之諸多階段的工件400的橫剖面圖。圖10A說明由蝕刻系統200所接收之工件400的範例，其具有如圖4中所示的光阻層406。圖10B說明如圖5中所示已打開硬遮罩層404的工件400的範例。圖10C說明如圖6所示已清除光阻層406的工件400的範例。圖10D說明如圖7所示已削薄硬遮罩層404的工件400的範例。圖10E說明如圖9所示已移除硬遮罩層404的工件400的範例。
圖11係藉由圖3~9中所述方法所形成之半導體元件的實施例的橫剖面圖。藉由利用圖3~9的方法，對鰭部周圍的間隔件造成最小的損傷，且遮罩被完全地移除。晶圓係立即可用於特徵部蝕刻製程，完全不需利用濕式蝕刻步驟。這藉由簡單地增加兩快速電漿蝕刻步驟至遮罩打開製程而免除了等待轉移一批量至新工具的兩情形。在新幻燈片上之圖像中的範例中，在區域1102中，覆蓋鰭部之氮化物間隔件具有最小的蝕刻，這確認了圖3~9的製程可用以適當地在單一蝕刻系統200中處理工件400，而不折衷元件品質。
概括地講，整合目標可包含：(a)在單一蝕刻腔室中執行所有的蝕刻；(b)減少硬遮罩對嚴酷的移除化學成分的曝露；(c)確保對中間層中藉由硬遮罩所保護的特徵部沒有損傷；(d)免除了晶圓轉移及等待的兩情形，因此節省了處理時間；及(e)達成了所製造特徵部的目標CD、LWR、及LER特性。如以上所 提及，，每批次可節省多達一小時的處理時間。單一蝕刻腔室可為乾式蝕刻電漿腔室。例如，中間層中受硬遮罩保護的特徵部可為FinFET的鰭部。
額外的優點與修改對熟悉本領域者而言將顯而易見。因此，廣義上本發明不限於特定的細節、代表性設備及方法、以及所示及所述的說明性範例。據此，在不脫離本概括性發明概念之範疇的情況下，可偏離如此之細節。
300‧‧‧方法
302‧‧‧方塊
304‧‧‧方塊
306‧‧‧方塊
308‧‧‧方塊
310‧‧‧方塊

Claims (16)

  1. 一種半導體處理方法，包含：在一蝕刻腔室中接收包含一基板、一中間層、一硬遮罩層、及一光阻層的一半導體工件；蝕刻該硬遮罩層，以打開藉由該光阻層而呈曝露狀態的一區域；在藉由該硬遮罩層而呈曝露狀態的一區域中蝕刻該中間層，該中間層為可使一特徵部曝露或形成之處的覆層；移除該硬遮罩層；以及在蝕刻該硬遮罩層、蝕刻該中間層、移除該硬遮罩層之製程中，並且在清除該光阻層之製程及削薄該硬遮罩層之製程的至少一者中，同時控制整合操作變數，以符合整合目標；其中在蝕刻該硬遮罩層之製程中同時控制整合操作變數包含維持一自由基分佈控制值(RDC,radical distribution control)為50、且維持一靜電卡盤(ESC,elcctrostatic chuck)之中心及邊緣處的一靜電卡盤(ESC)溫度為攝氏40度；其中蝕刻該硬遮罩層、蝕刻該中間層、及移除該硬遮罩層係在該蝕刻腔室中執行，且不從該蝕刻腔室移除該半導體工件；其中該中間層中的該特徵部在蝕刻該硬遮罩層、蝕刻該中間層、及移除該硬遮罩層期間不受損傷；以及其中同時控制整合操作變數，以符合整合目標的步驟包含：執行整合操作變數的量測；以及執行該等整合操作變數之一或更多者的調整，以符合整合目標；或者 執行整合操作變數的原位線上量測；以及執行該等整合操作變數之一或更多者的調整，以符合整合目標，其中之調整係基於該等整合操作變數之原位線上量測。
  2. 一種半導體處理方法，包含：在一蝕刻腔室中接收包含一基板、一中間層、一硬遮罩層、及一光阻層的一半導體工件；蝕刻該硬遮罩層，以打開藉由該光阻層而呈曝露狀態的一區域；在藉由該硬遮罩層而呈曝露狀態的一區域中蝕刻該中間層，該中間層為可使一特徵部曝露或形成之處的覆層；移除該硬遮罩層；以及在蝕刻該硬遮罩層、蝕刻該中間層、移除該硬遮罩層之製程中，並且在清除該光阻層之製程及削薄該硬遮罩層之製程的至少一者中，同時控制整合操作變數，以符合整合目標；其中在蝕刻該中間層之製程中同時控制整合操作變數包含維持一自由基分佈控制值(RDC)為50，且維持該ESC之中心處的一靜電卡盤(ESC)溫度為攝氏45度且邊緣處為攝氏50度；其中蝕刻該硬遮罩層、蝕刻該中間層、及移除該硬遮罩層係在該蝕刻腔室中執行，且不從該蝕刻腔室移除該半導體工件；其中該中間層中的該特徵部在蝕刻該硬遮罩層、蝕刻該中間層、及移除該硬遮罩層期間不受損傷；以及其中同時控制整合操作變數，以符合整合目標的步驟包含：執行整合操作變數的量測；以及執行該等整合操作變數之一或更多者的調整，以符合整合目標；或者 執行整合操作變數的原位線上量測；以及執行該等整合操作變數之一或更多者的調整，以符合整合目標，其中之調整係基於該等整合操作變數之原位線上量測。
  3. 一種半導體處理方法，包含：在一蝕刻腔室中接收包含一基板、一中間層、一硬遮罩層、及一光阻層的一半導體工件；蝕刻該硬遮罩層，以打開藉由該光阻層而呈曝露狀態的一區域；在藉由該硬遮罩層而呈曝露狀態的一區域中蝕刻該中間層，該中間層為可使一特徵部曝露或形成之處的覆層；移除該硬遮罩層；以及在蝕刻該硬遮罩層、蝕刻該中間層、移除該硬遮罩層之製程中，並且在清除該光阻層之製程及削薄該硬遮罩層之製程的至少一者中，同時控制整合操作變數，以符合整合目標；其中在移除該硬遮罩層之製程中同時控制整合操作變數包含維持一自由基分佈控制值(RDC)為50，且維持該ESC之中心及邊緣處的一靜電卡盤(ESC)溫度為攝氏40度；其中蝕刻該硬遮罩層、蝕刻該中間層、及移除該硬遮罩層係在該蝕刻腔室中執行，且不從該蝕刻腔室移除該半導體工件；其中該中間層中的該特徵部在蝕刻該硬遮罩層、蝕刻該中間層、及移除該硬遮罩層期間不受損傷；以及其中同時控制整合操作變數，以符合整合目標的步驟包含：執行整合操作變數的量測；以及執行該等整合操作變數之一或更多者的調整，以符合整合目標；或者 執行整合操作變數的原位線上量測；以及執行該等整合操作變數之一或更多者的調整，以符合整合目標，其中之調整係基於該等整合操作變數之原位線上量測。
  4. 一種半導體處理方法，包含：在一蝕刻腔室中接收包含一基板、一中間層、一硬遮罩層、及一光阻層的一半導體工件；蝕刻該硬遮罩層，以打開藉由該光阻層而呈曝露狀態的一區域；在藉由該硬遮罩層而呈曝露狀態的一區域中蝕刻該中間層，該中間層為可使一特徵部曝露或形成之處的覆層；移除該硬遮罩層；以及在蝕刻該硬遮罩層、蝕刻該中間層、移除該硬遮罩層之製程中，並且在清除該光阻層之製程及削薄該硬遮罩層之製程的至少一者中，同時控制整合操作變數，以符合整合目標；其中在削薄該硬遮罩層之製程中同時控制整合操作變數包含維持一自由基分佈控制值(RDC)為50，且維持該ESC之中心及邊緣處的一靜電卡盤(ESC)溫度為攝氏40度；其中蝕刻該硬遮罩層、蝕刻該中間層、及移除該硬遮罩層係在該蝕刻腔室中執行，且不從該蝕刻腔室移除該半導體工件；其中該中間層中的該特徵部在蝕刻該硬遮罩層、蝕刻該中間層、及移除該硬遮罩層期間不受損傷；以及其中同時控制整合操作變數，以符合整合目標的步驟包含：執行整合操作變數的量測；以及執行該等整合操作變數之一或更多者的調整，以符合整合目標；或者執行整合操作變數的原位線上量測；以及 執行該等整合操作變數之一或更多者的調整，以符合整合目標，其中之調整係基於該等整合操作變數之原位線上量測。
  5. 如申請專利範圍第1-4項其中任一項之半導體處理方法，更包含在該蝕刻腔室中清除該光阻層。
  6. 如申請專利範圍第1-4項其中任一項之半導體處理方法，更包含在該蝕刻腔室中削薄該硬遮罩層。
  7. 如申請專利範圍第6項之半導體處理方法，其中削薄該硬遮罩層包含利用一蝕刻化學成分進行蝕刻，該蝕刻化學成分以實質相同的速率蝕刻該硬遮罩層及該中間層。
  8. 如申請專利範圍第1-4項其中任一項之半導體處理方法，其中在蝕刻該硬遮罩層之製程中同時控制整合操作變數包含在40mT的腔室壓力下，以150sccm的流速引入CF4至該蝕刻腔室中、且以15sccm的流速引入O2至該蝕刻腔室中。
  9. 如申請專利範圍第1-4項其中任一項之半導體處理方法，其中在蝕刻該硬遮罩層之製程中同時控制整合操作變數包含將一射頻(RF,radio frequency)電源設定至100W。
  10. 如申請專利範圍第1-4項其中任一項之半導體處理方法，其中在蝕刻該中間層之製程中同時控制整合操作變數包含在80mT的腔室壓力下，以125sccm之流速引入N2至該蝕刻腔室中，且以240sccm之流速引入H2至該蝕刻腔室中。
  11. 如申請專利範圍第1-4項其中任一項之半導體處理方法，其中在蝕刻該中間層之製程中同時控制整合操作變數包含將一射頻(RF)電源設定至100W，且將一微波(MW,microwave)電源設定至2000W。
  12. 如申請專利範圍第1-4項其中任一項之半導體處理方法，其中在移除該硬遮罩層之製程中同時控制整合操作變數包含在50mT的腔室壓力下，以150sccm之流速引入CF4至該蝕刻腔室中，且以150sccm之流速引入N2至該蝕刻腔室中。
  13. 如申請專利範圍第1-4項其中任一項之半導體處理方法，其中在移除該硬遮罩層之製程中同時控制整合操作變數包含將一射頻(RF)電源設定至200W。
  14. 如申請專利範圍第1-4項其中任一項之半導體處理方法，其中在削薄該硬遮罩層之製程中同時控制整合操作變數包含在50mT的腔室壓力下，以150sccm之流速引入CF4至該蝕刻腔室中。
  15. 如申請專利範圍第1-4項其中任一項之半導體處理方法，其中在削薄該硬遮罩層之製程中同時控制整合操作變數包含將一射頻(RF)電源設定至200W。
  16. 如申請專利範圍第1-4項其中任一項之半導體處理方法，其中在清除該光阻層之製程中同時控制整合操作變數包含在50mT的腔室壓力下，以200sccm之流速引入Ar至該蝕刻腔室中，且以21sccm之流速引入O2至該蝕刻腔室中；或其中在清除該光阻層之製程中同時控制整合操作變數包含維持一自由基分佈控制值(RDC)為50，且維持該ESC之中心及邊緣處的一靜電卡盤(ESC)溫度為攝氏40度；及/或其中在清除該光阻層之製程中同時控制整合操作變數包含將一射頻(RF)電源設定至100W。
TW106132012A 2016-09-19 2017-09-19 在原位硬遮罩移除方法 TWI797088B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662396688P 2016-09-19 2016-09-19
US62/396,688 2016-09-19

Publications (2)

Publication Number Publication Date
TW201824391A TW201824391A (zh) 2018-07-01
TWI797088B true TWI797088B (zh) 2023-04-01

Family

ID=61619760

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106132012A TWI797088B (zh) 2016-09-19 2017-09-19 在原位硬遮罩移除方法

Country Status (4)

Country Link
US (1) US10490404B2 (zh)
KR (1) KR102471380B1 (zh)
TW (1) TWI797088B (zh)
WO (1) WO2018053487A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019120765B4 (de) 2018-09-27 2024-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum bilden eines halbleiterbauelements
US10867840B2 (en) 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6497993B1 (en) * 2000-07-11 2002-12-24 Taiwan Semiconductor Manufacturing Company In situ dry etching procedure to form a borderless contact hole
US7078334B1 (en) * 2002-06-06 2006-07-18 Cypress Semiconductor Corporation In situ hard mask approach for self-aligned contact etch
US20100291771A1 (en) * 2009-05-18 2010-11-18 Baosuo Zhou Methods Of Forming Patterns On Substrates
US20140141532A1 (en) * 2012-11-16 2014-05-22 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
US20160013063A1 (en) * 2014-07-10 2016-01-14 Tokyo Electron Limited Methods for high precision etching of substrates

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055781A (ja) * 2002-07-19 2004-02-19 Sony Corp 半導体装置の製造方法
US6903023B2 (en) * 2002-09-16 2005-06-07 International Business Machines Corporation In-situ plasma etch for TERA hard mask materials
KR20050122427A (ko) * 2004-06-24 2005-12-29 동부아남반도체 주식회사 반도체 장치의 금속 배선 형성 방법
US8409457B2 (en) 2008-08-29 2013-04-02 Micron Technology, Inc. Methods of forming a photoresist-comprising pattern on a substrate
US8809199B2 (en) * 2011-02-12 2014-08-19 Tokyo Electron Limited Method of etching features in silicon nitride films
US9396443B2 (en) * 2013-12-05 2016-07-19 Tokyo Electron Limited System and method for learning and/or optimizing manufacturing processes
US9093387B1 (en) 2014-01-08 2015-07-28 International Business Machines Corporation Metallic mask patterning process for minimizing collateral etch of an underlayer
KR20160002059A (ko) 2014-06-30 2016-01-07 삼성전자주식회사 하드 마스크 제거 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6497993B1 (en) * 2000-07-11 2002-12-24 Taiwan Semiconductor Manufacturing Company In situ dry etching procedure to form a borderless contact hole
US7078334B1 (en) * 2002-06-06 2006-07-18 Cypress Semiconductor Corporation In situ hard mask approach for self-aligned contact etch
US20100291771A1 (en) * 2009-05-18 2010-11-18 Baosuo Zhou Methods Of Forming Patterns On Substrates
US20140141532A1 (en) * 2012-11-16 2014-05-22 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
US20160013063A1 (en) * 2014-07-10 2016-01-14 Tokyo Electron Limited Methods for high precision etching of substrates

Also Published As

Publication number Publication date
US10490404B2 (en) 2019-11-26
US20180082842A1 (en) 2018-03-22
TW201824391A (zh) 2018-07-01
KR102471380B1 (ko) 2022-11-25
KR20190044677A (ko) 2019-04-30
WO2018053487A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
US10354873B2 (en) Organic mandrel protection process
US9748110B2 (en) Method and system for selective spacer etch for multi-patterning schemes
US9269587B2 (en) Methods for etching materials using synchronized RF pulses
US8722547B2 (en) Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
US8183161B2 (en) Method and system for dry etching a hafnium containing material
US10290553B2 (en) System and method of determining process completion of post heat treatment of a dry etch process
US10115591B2 (en) Selective SiARC removal
US20050064714A1 (en) Method for controlling critical dimensions during an etch process
TWI635545B (zh) 以選擇的蝕刻劑氣體混合物與操作變數之調變修整無機光阻
TWI797088B (zh) 在原位硬遮罩移除方法
TWI681443B (zh) 整合架構之各種階段期間用於圖案化之修整方法
TWI804573B (zh) 基板處理之方法與系統
US10818507B2 (en) Method of etching silicon nitride layers for the manufacture of microelectronic workpieces
US20170053793A1 (en) Method and system for sculpting spacer sidewall mask
US10170329B2 (en) Spacer formation for self-aligned multi-patterning technique
CN108701612B (zh) 确定干法蚀刻工艺的后热处理的工艺完成的系统和方法
US9576812B2 (en) Partial etch memorization via flash addition