CN107819031B - 晶体管及其形成方法、半导体器件 - Google Patents
晶体管及其形成方法、半导体器件 Download PDFInfo
- Publication number
- CN107819031B CN107819031B CN201711038985.7A CN201711038985A CN107819031B CN 107819031 B CN107819031 B CN 107819031B CN 201711038985 A CN201711038985 A CN 201711038985A CN 107819031 B CN107819031 B CN 107819031B
- Authority
- CN
- China
- Prior art keywords
- doped region
- gate
- region
- substrate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 157
- 238000002955 isolation Methods 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 125000001475 halogen functional group Chemical group 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 21
- 230000009467 reduction Effects 0.000 abstract description 6
- 230000006872 improvement Effects 0.000 abstract description 3
- 238000012876 topography Methods 0.000 abstract description 3
- 125000006850 spacer group Chemical group 0.000 description 25
- 239000002245 particle Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种晶体管及其形成方法、半导体器件。通过将栅极结构部分偏移至凹槽中，以使栅极结构从衬底的表面上进一步延伸至衬底中，从而可形成与栅极结构的边界形貌相对应的曲折形导电沟道。与传统的具有直线形导电沟道的平面型晶体管相比，本发明中的晶体管能够在尺寸与传统的平面型晶体管的尺寸相同的情况下，增加导电沟道的沟道长度，以改善晶体管的短沟道效应，进而有利于实现晶体管尺寸的缩减和提高晶体管的排布密集度。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种晶体管及其形成方、半导体器件。
背景技术
现如今，金属-氧化物-半导体(Metal-Oxide-Semiconductor，MOS)晶体管已经被广泛地应用于大部分的数字电路及模拟电路中。而为了顺应半导体器件的小尺寸高密集程度的需求，相应的使MOS晶体管的尺寸也随之缩减。
但是，随着MOS晶体管尺寸的不断缩减，其沟道长度也会相应的按比例缩短，进而容易出现短沟道效应(short channel effect，SCE)而对器件的性能造成影响。具体的说，当MOS晶体管的沟道长度缩短到可与源区的耗尽层和漏区的耗尽层的宽度之和相比拟时，即，源区的耗尽层和漏区的耗尽层贯通，从而导致栅极结构无法控制电流。并使器件的特性将不再遵守长沟道近似(long—channel approximation)的假设。这种因沟道长度缩短而导致对器件特性的影响，通常称为短沟道效应。
为解决这一问题，通常可采用减小栅极结构中栅极导电层和衬底之间的栅极介质层的厚度的方法来改善短沟道效应。然而，当栅极介质层的厚度达到极限时，则极易导致栅诱导漏极泄漏电流(gate-induced drain leakage，GIDL)增加而使器件的可靠性减低；并且，较薄的栅极介质层也直接导致其容易被击穿的问题。因此，在确保MOS晶体管的性能的基础上，通过缩减栅极介质层的厚度的方法，已无法达到改善短沟道效应的效果。
由此，随着器件尺寸的不断缩小，希望能够提供一种能够有效地降低MOS晶体管短沟道效应的方法。
发明内容
本发明的目的在于提供一种晶体管，在相同的器件尺寸下，所述晶体管具备更长的沟道长度，有利于缓解晶体管的短沟道效应。
本发明提供一种晶体管，包括：
一衬底，在所述衬底中形成有一凹槽；
一栅极结构，设置在所述衬底的表面上并沿着沟道方向部分偏移至所述凹槽中以进一步延伸至所述衬底中，其中，所述栅极结构中对应所述衬底表面的部分构成一表面栅极，所述栅极结构中对应所述凹槽的部分构成一凹槽栅极；
一第一掺杂区和一第二掺杂区，形成在所述衬底中，并且所述第一掺杂区和所述第二掺杂区沿着所述沟道方向分别排布在所述栅极结构的两侧，用于构成所述晶体管的源区和漏区；以及，一沟道区域，位于所述衬底的介于所述第一掺杂区和所述第二掺杂区之间且沿着所述栅极结构的边界的区域中；
当所述晶体管导通时，在所述沟道区域中反型形成出一曲折形导电沟道；其中，所述曲折形导电沟道中的导电路径沿着所述平面栅极的边界区域拐向所述凹槽栅极的边界区域，以连接所述第一掺杂区和所述第二掺杂区。
可选的，所述凹槽栅极从与所述平面栅极连接的交界处沿着所述沟道方向部分填充所述凹槽，使所述凹槽中靠近所述平面栅极的部分填充有栅极材料，以及所述凹槽中远离所述平面栅极的部分未填充有所述栅极材料。
可选的，所述第一掺杂区延伸至所述平面栅极的下方，所述第二掺杂区延伸至所述凹槽的底部，以进一步延伸至所述凹槽栅极的下方。
可选的，所述晶体管还包括：一第一接触插塞和一第二接触插塞，形成在所述衬底上，用于构成所述晶体管的源电极和漏电极，其中，所述第一接触插塞与所述第一掺杂区连接，所述第二接触插塞部分或全部形成在所述凹槽中，以和所述第二掺杂区连接。
可选的，所述晶体管还包括：一隔离介质层，形成在所述衬底上，以覆盖所述衬底的表面及所述凹槽，所述第一接触插塞和所述第二接触插塞贯穿地嵌入于所述隔离介质层中
可选的，所述第一掺杂区和所述第二掺杂区均包括：
一第一轻掺杂区，形成在所述衬底中并延伸至所述栅极结构的下方；
一第二轻掺杂区，形成在所述衬底中并与所述第一轻掺杂区部分重叠，并且所述第二轻掺杂区从与所述第一轻掺杂区重叠的区域往接近和背离所述衬底的所述表面方向扩展延伸，所述第二轻掺杂区的深度低于所述第一轻掺杂区的深度；以及，
一重掺杂区，形成在所述衬底的所述第一轻掺杂区中；其中，
所述第一轻掺杂区、所述第二轻掺杂区和所述重掺杂区的掺杂浓度由低至高而呈现梯度分布。
可选的，所述第一掺杂区和所述第二掺杂区还均包括：一晕环注入区，形成在所述衬底中并与所述第二轻掺杂区部分重叠，并且所述晕环注入区从与所述第二掺杂区重叠的区域往朝向所述沟道区域的方向延伸至预定尺寸。
可选的，所述凹槽栅极从与所述平面栅极连接的交界处往远离所述平面栅极的方向部分填充所述凹槽，使所述凹槽中靠近所述平面栅极的部分填充有栅极材料以构成所述凹槽栅极，以及所述凹槽中远离所述平面栅极的部分未填充有所述栅极材料；其中，
所述第一掺杂区中的所述第一轻掺杂区延伸至所述平面栅极的下方，所述第二掺杂区形成在所述凹槽的底部，并且，所述第二掺杂区中的所述第一轻掺杂区延伸至所述凹槽栅极的下方。
可选的，所述晶体管还包括：
一第一接触插塞和一第二接触插塞，形成在所述衬底上，用于构成所述晶体管的源电极和漏电极；其中，所述第一接触插塞与所述第一掺杂区中的所述重掺杂区连接，所述第二接触插塞部分或全部形成在所述凹槽中，以和所述第二掺杂区中的所述重掺杂区连接
可选的，所述凹槽的深度值为
本发明的另一目的在于，提供一种晶体管的形成方法包括：
提供一衬底，在所述衬底中形成有一凹槽；
形成一栅极结构在所述衬底上，所述栅极结构设置在所述衬底的表面上并沿着预定方向部分偏移至所述凹槽中以进一步延伸至所述衬底中，其中，所述栅极结构中对应所述衬底表面的部分构成一表面栅极，所述栅极结构中对应所述凹槽的部分构成一凹槽栅极；以及，
形成一第一掺杂区和一第二掺杂区在所述衬底中，所述第一掺杂区和所述第二掺杂区沿着所述预定方向分别排布在所述栅极结构的两侧，用于构成所述晶体管的源区和漏区；其中，
位于所述衬底中介于所述第一掺杂区和所述第二掺杂区之间且沿着所述栅极结构的边界的区域构成一沟道区域；当所述晶体管导通时，在所述沟道区域中反型形成出一曲折形导电沟道，所述曲折形导电沟道中的导电路径沿着所述平面栅极的边界区域并拐向所述凹槽栅极的边界区域，以连接所述第一掺杂区和所述第二掺杂区。
可选的，所述栅极结构的形成方法包括：
形成一栅极材料层在所述衬底上，所述栅极材料层填充所述凹槽；
形成一掩膜层在所述衬底上，所述掩膜层的高度投影覆盖所述衬底的表面并沿着所述预定方向偏移覆盖部分所述凹槽；以及，
以所述栅极掩膜层为掩膜刻蚀所述栅极材料层，以形成具有所述平面栅极和所述凹槽栅极的所述栅极结构，并且所述凹槽栅极从与所述平面栅极连接的交界处沿着预定方向部分填充所述凹槽，以使所述凹槽中靠近所述平面栅极的部分填充有栅极材料，以及所述凹槽中远离所述平面栅极的部分未填充有所述栅极材料。
可选的，所述第一掺杂区和所述第二掺杂区的形成方法包括：
形成一间隔介质层在所述衬底上，所述间隔介质层覆盖所述衬底并填充所述凹槽的局部分或全部；
形成一第一接触窗和一第二接触窗在所述间隔介质层中，所述第一接触窗和所述第二接触窗贯穿所述间隔介质层以分别暴露出所述衬底中位于所述栅极结构两侧的部分；
通过所述第一接触窗和所述第二接触窗执行离子注入工艺，以在暴露出的所述衬底中分别形成所述第一掺杂区和所述第二掺杂区，对应所述第一接触窗的所述第一掺杂区延伸至所述平面栅极的下方，对应所述第二接触窗的所述第二掺杂区延伸至所述凹槽的底部，以进一步延伸至所述凹槽栅极的下方。
可选的，所述第二接触窗部分或全部对应在所述凹槽中，以通过所述第二接触窗暴露出所述衬底中对应所述凹槽且位于所述凹槽栅极远离平面栅极一侧的部分。
可选的，在形成所述第一掺杂区和所述第二掺杂区之后，还包括：
分别填充一第一接触插塞和一第二接触插塞在所述间隔介质层中的所述第一接触窗和所述第二接触窗中，以构成所述晶体管的源电极和漏电极；其中，所述第一接触插塞与所述第一掺杂区连接，所述第二接触插塞部分或全部形成在所述凹槽中，以和所述第二掺杂区连接。
可选的，所述凹槽的深度值为
本发明的又一目的在于，提供一种半导体器件，包括如上所述的晶体管。
可选的，所述半导体器件为存储器。其中，所述存储器包括一存储单元阵列区和一位于所述存储单元阵列区外围的外围区，所述晶体管形成在所述外围区中。
可选的，的所述晶体管中的所述凹槽的深度值为
在本发明提供的晶体管中，由于形成在衬底表面上的栅极结构部分偏移至凹槽中，从而可使栅极结构从衬底的表面上进一步延伸至衬底中，进而可基于不改变栅极结构在平行于衬底表面方向上的尺寸的基础上，使栅极结构所覆盖的衬底的面积较大，以构成与栅极结构的边界形貌相对应的曲折形导电沟道。相比于直线型的导电沟道而言，曲折形导电沟道具备更大的有效沟道长度，从而有利于缓解晶体管的短沟道效应，以进一步实现晶体管尺寸的缩减和晶体管排布密集度的提高。
附图说明
图1为本发明实施例一中的晶体管的结构示意图。
图2为本发明实施例一中的晶体管其栅极结构和源漏区的分布示意图。
图3为本发明实施例二中的晶体管的形成方法的流程示意图。
图4～图10为本发明实施例二中的晶体管的形成方法在其制备过程中的结构示意图。
其中，附图标记如下：
100，200-衬底； 101，201-凹槽；
102，202-隔离结构； 110，210-栅极结构；
110a，210a-平面栅极； 110b，210b-凹槽栅极；
111，211-栅极介质层； 112，212-第一栅极导电层；
113，213-第二栅极导电层； 114，214-栅极绝缘层；
2101-栅极材料层； 2111-栅极介质材料层；
2121-第一栅极导电材料层； 2131-第二栅极导电材料层；
2141-栅极绝缘材料层； 215-栅极掩膜层；
120，220-第一掺杂区； 130，230-第二掺杂区；
121，221，131，231-第一轻掺杂区；
。22，222，132，232-第二轻掺杂区；
123，223，133，233-重掺杂区；
124，224，134，231-晕环注入区；
140，240-沟道区域； 150，250-第一接触插塞；
160，260-第二接触插塞； 251-第一接触窗；
261-第二接触窗； 170，270-间隔介质层；
180，280-隔离层。
具体实施方式
如背景技术所述，随着晶体管尺寸的不断缩减，晶体管也随之面临着短沟道效应的问题。为此，本发明提供了一种具有较小的器件尺寸且具备较长的沟道长度的晶体管。具体的，所述晶体管包括：
一衬底，在所述衬底中形成有一凹槽；
一栅极结构，设置在所述衬底的表面上并沿着沟道方向部分偏移至所述凹槽中，其中，所述栅极结构中对应所述衬底表面的部分构成一表面栅极，所述栅极结构中对应所述凹槽的部分构成一凹槽栅极；
一第一掺杂区和一第二掺杂区，形成在所述衬底中，并且所述第一掺杂区和所述第二掺杂区沿着所述沟道方向分别排布在所述栅极结构的两侧，用于构成所述晶体管的源区和漏区；以及，
一沟道区域，位于所述衬底的介于所述第一掺杂区和所述第二掺杂区之间且沿着所述栅极结构的边界的区域中，当所述晶体管导通时，在所述沟道区域中反型出一曲折形导电沟道；其中，所述曲折形导电沟道中的导电粒子沿着所述平面栅极的边界区域移动并拐向所述凹槽栅极的边界区域，以继续沿着所述凹槽栅极的边界区域移动；或者，所述曲折形导电沟道中的导电粒子沿着所述凹槽栅极的边界区域移动并拐向所述平面栅极的边界区域，以继续沿着所述平面栅极的边界区域移动。
本发明提供的晶体管中，栅极结构设置在衬底的表面上并延伸至凹槽中，从而使对应所述栅极结构的沟道区域呈曲形结构。可见，本发明提供的晶体管的栅极结构在水平方向上(平行于衬底的表面方向)的宽度尺寸，与传统的平面型晶体管的栅极结构在在水平方向上(平行于衬底的表面方向)的宽度尺寸相同，在此基础上，本发明中的晶体管相比于传统的平面型晶体管而言，本发明中的导电沟道呈现曲形结构而不是直线型结构，从而有效增加了沟道长度。即，本发明中的晶体管能够在不改变晶体管整体尺寸的基础上，通过增加沟道长度以改善晶体管的短沟道效应，以利于实现晶体管的尺寸缩减和高密集度的排布。
以下结合附图和具体实施例对本发明提出的晶体管及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1为本发明实施例一中的晶体管的结构示意图，图2为本发明实施例一中的晶体管其栅极结构和源漏区的分布示意图。结合图1和图2所示，所述晶体管包括：一具有凹槽101的衬底100；设置在所述衬底100的表面上并延伸至所述凹槽101中的栅极结构110；以及，位于所述栅极结构110两侧的第一掺杂区120和第二掺杂区130，用于构成晶体管的源区和漏区。
其中，所述栅极结构110沿着预定方向(即，沟道方向或图1所示的X方向)部分偏移至所述凹槽101，以进一步延伸至所述衬底100中，以及所述第一掺杂区120和所述第二掺杂区130沿着所述预定方向(X方向)分别排布在所述栅极结构110的两侧。本实施例中，所述栅极沿着由第一掺杂区120指向所述第二掺杂区130的方向从所述衬底100的表面上延伸至所述凹槽101中，从而使所述栅极结构110中对应在所述衬底表面上的部分构成一表面栅极110a，所述栅极结构110中对应在所述凹槽101中的部分构成一凹槽栅极110b。
继续参考图1所示，在所述第一掺杂区120和所述第二掺杂区130之间且沿着所述栅极结构110的边界的衬底区域可构成晶体管的沟道区域140，当所述晶体管导通时，在所述沟道区域140中反型形成出一曲折形导电沟道，所述曲折形导电沟道中的导电路径为沿着所述平面栅极110a的边界区域并拐向所述凹槽栅极110b的边界区域，以连接所述第一掺杂区120和所述第二掺杂区130。可以理解的是，所述曲折形导电沟道与所述栅极结构的边界形貌相对应。
例如图1中的虚线箭头所示，所述曲折形导电沟道中的导电粒子可以为沿着所述平面栅极110a的边界区域移动并拐向所述凹槽栅110b的边界区域，以继续沿着所述凹槽栅极110b的边界区域移动；或者，所述曲折形导电沟道中的导电粒子为沿着所述凹槽栅极110b的边界区域移动并拐向所述平面栅极110a的边界区域，以继续沿着所述平面栅极110a的边界区域移动。即，沟道区域140中的导电粒子沿着曲线方向移动而不是直线方向移动，增加了导电沟道的沟道长度。
重点参考图2所示，与整个栅极结构均形成在衬底的表面上的传统平面型晶体管相比，在平行于衬底表面的方向上，本发明提供的晶体管的栅极结构110的宽度尺寸与传统平面型晶体管的栅极结构的宽度尺寸相同，例如在预定方向上(X方向)，栅极结构的宽度尺寸Dx不发生改变。即，本发明中，利用衬底100具备一定的厚度，从而通过所述凹槽101使部分栅极结构110能够延伸至衬底100中，从而可在不改变栅极结构110在水平方向(即，平行于衬底表面的方向)上的宽度尺寸的基础上，增加栅极结构110在高度方向上的厚度尺寸，如此即可使凹槽侧壁的部分也可额外构成晶体管的导电沟道，增加了源漏区之间导电粒子的移动路径，以达到增加晶体管的沟道长度的目的。
其中，所述凹槽101的深度值可直接或间接地界定出所述晶体管所增加的沟道长度值。例如，所述凹槽101的深度值可以为相应的，即可在不改变栅极结构110在水平方向上的尺寸基础上，使所述晶体管的沟道长度增加/>
需说明的是，当所述栅极结构110中偏移至所述凹槽101中的部分(即，凹槽栅极110b)，其在预定方向上(X方向上)的尺寸较大时，则可以认为，凹槽底部的衬底中也相应的会形成有导电沟道。或者，当凹槽栅极110b在预定方向上(X方向上)的尺寸较小时，则可以认为，当晶体管导通时，所述凹槽101的底部中被所述凹槽栅极110b所覆盖的部分，由于其尺寸较小，因此在凹槽101底部的衬底中不会形成导电沟道，或者所形成的导电沟道尺寸较小而可以忽略。
具体参考图1所示，本实施例中，所述凹槽栅极110b从与所述平面栅极110a连接的交界处往远离所述平面栅极110a的方向部分填充所述凹槽101，使所述凹槽101中靠近所述平面栅极110a的部分填充有栅极材料以构成，以及所述凹槽101中远离所述平面栅极的部分未填充有所述栅极材料。可以理解的是，所形成的凹槽101具备较大的尺寸，因此即使随着器件尺寸的缩减，仍可制备出形貌较为精确的凹槽101，并使所述栅极结构110仅部分填充所述凹槽101，从而可确保所述栅极结构110在平行于衬底表面的方向上的宽度尺寸不变，例如，栅极结构110在预定方向上(X方向上)的宽度尺寸Dx不变。
进一步的，所述第一掺杂区120延伸至所述平面栅极110a的下方，所述第二掺杂区130延伸至所述凹槽101的底部，以进一步延伸至所述凹槽栅极110b的下方。即，使所述栅极结构110能够分别与所述源区和所述漏区在高度投影中均部分重叠，以确保通过所述栅极结构110能够实现对电流的控制，确保所述晶体管的性能。
继续参考图1所示，所述晶体管还包括：一第一接触插塞150和一第二接触插塞160，形成在所述衬底100上，用于构成所述晶体管的源电极和漏电极。其中，所述第一接触插塞150与所述第一掺杂区120连接，所述第二接触插塞160部分或全部形成在所述凹槽101中，以和所述第二掺杂区130连接。
如上所述，本实施例中，所述第二掺杂区130延伸至所述凹槽101的底部，因此所述第二接触插塞160能够部分或全部形成在所述凹槽101中。然而应当认识到，在其他实施例中，当所述第二掺杂区130还延伸至所述衬底100的表面上时，则此时所述第二接触插塞160可直接形成在所述衬底100的表面上，以和所述第二掺杂区130中位于所述衬底表面的部分连接。
此外，所述晶体管还包括一隔离介质层170，所述隔离介质层170形成在所述衬底100上，以覆盖所述衬底的表面及所述凹槽，所述第一接触插塞150和所述第二接触插塞160贯穿地嵌入于所述隔离介质层170中。通过在所述衬底100上形成隔离介质层170，可对形成在衬底上的各个组件进行隔离保护。需说明的是，本实施例的附图中仅为示意性地示出了晶体管的一个剖面示意图，在该方向上的剖面示意图的凹槽中没有填充有所述隔离介质层170，但是并不排除凹槽在其他区域中仍然填充有所述隔离介质层。
在优选的方案中，所述隔离介质层170的顶表面为一平坦的表面，例如所述隔离介质层170的表面和对应所述栅极结构110的部分的顶表面齐平，如此，一方面可避免栅极结构110的侧壁被暴露出，另一方面还可有效控制嵌入在所述隔离介质层170中的第一接触插塞150和第二接触插塞160的高度，使所述第一接触插塞150和所述第二接触插塞160能够在所述介质层170的界定下，使两者的顶表面齐平(例如，第一接触插塞和第二接触插塞的顶表面的高度差值小于等于第一接触插塞的厚度值的1％～10％)。
继续参考图1所示，本实施例中，所述栅极结构110包括一栅极介质层111、一第一栅极导电层112、一第二栅极导电层113和一栅极绝缘层114。所述栅极介质层111形成在所述衬底110的表面上并覆盖所述凹槽101的侧壁和底部，所述第一栅极导电层112、所述第二栅极导电层113和所述栅极绝缘层114沿着高度方向依次堆叠在所述栅极介质层111上，并且所述第一栅极导电层112、所述第二栅极导电层113和所述栅极绝缘层114设置在所述衬底100的表面上并延伸至所述凹槽101中。其中，所述栅极介质层111例如为氧化层，所述第一栅极导电层112例如为多晶硅层，所述第二栅极导电层113例如为金属层，所述金属层可进一步为钨(W)或氮化钛(TiN)等，所述栅极绝缘层114例如为氧化硅层(SiO)等。
进一步的，所述晶体管还包括一隔离层180，所述隔离层180至少覆盖所述栅极结构110的侧壁。更进一步的，所述隔离层180还覆盖所述栅极结构110的顶部，相应的，所述隔离介质层170的顶表面可与所述隔离层180中位于所述栅极结构110顶部部分的顶表面齐平(例如，隔离介质层和隔离层的顶表面的高度差值小于等于隔离层的厚度值的1％～10％)。其中，所述隔离层180例如可以为氮化硅层(SiN)。
继续参考图1所示，所述第一掺杂区120和所述第二掺杂区130可均包括：
一第一轻掺杂区121/131，形成在所述衬底100中并延伸至所述栅极结构110的下方；
一第二轻掺杂区122/132，形成在所述衬底100中并与所述第一轻掺杂区121/131部分重叠，并且所述第二轻掺杂区122/132从与所述第一轻掺杂区121/131重叠的区域往接近或背离所述衬底100的所述表面方向扩散延伸，使所述第二轻掺杂区122/132的深度位置低于所述第一轻掺杂区121/131的深度位置；以及，
一重掺杂区123/133，形成在所述衬底100的所述第一轻掺杂区122/132中。当然也可以理解为，所述重掺杂区123/133是形成在所述第二轻掺杂区中的，也就是说，所述重掺杂区123/133在衬底中的扩散深度可根据实际需求进行调整，此处不做限制。
其中，所述第一轻掺杂区121/131、所述第二轻掺杂区122/132和所述重掺杂区123/133的掺杂浓度由低至高而呈现梯度分布。本实施例中，使源区和漏区呈现为掺杂浓度呈梯度分布，以进一步改善所述晶体管的短沟道效应。
具体的，所述第一掺杂区120和所述第二掺杂区130中的第一轻掺杂区121/131均延伸至栅极结构110的下方，其中，第一掺杂区120中的第一轻掺杂区121延伸至所述平面栅极110a的下方，第二掺杂区130中的第一轻掺杂区131延伸至所述凹槽栅极110b的下方。本实施例中，所述栅极结构110部分填充所述凹槽101，使所述凹槽栅极110b仅形成在所述凹槽101靠近平面栅极110a的部分中，此时，可使所述第二掺杂区130直接形成在所述凹槽101中位于所述凹槽栅极110b一侧的底部中，并使所述第二掺杂区130中的所述第一轻掺杂区131延伸至所述凹槽栅极110b的下方。
进一步的，所述第一接触插塞150与所述第一掺杂区120中的所述重掺杂区123连接，所述第二接触插塞160部分或全部形成在所述凹槽101中，以和所述第二掺杂区130中的所述重掺杂区133连接。
优选的方案中，所述第一掺杂区120和所述第二掺杂区130还均包括：一晕环注入区124/134，所述晕环注入区124/134形成在所述衬底100中并与所述第二轻掺杂区122/132部分重叠，并且所述晕环注入区124/134从与所述第二掺杂区122/132重叠的区域往朝向所述沟道区域140的方向延伸预定尺寸。从而可利用所述晕环注入区124/134减小晶体管的导电沟道受到源漏区离子扩散的影响，以进一步改善晶体管的短沟道效应。
此外，在所述衬底中还形成多个隔离结构102，所述隔离结构102位于所述晶体管的外围，以使晶体管能够与其外围的器件相互隔离。所述隔离结构102例如为沟槽隔离结构。
实施例二
本发明还提供了一种晶体管的形成方法，根据所述形成方法所形成的晶体管中，可在不改变晶体管尺寸的基础上，使所述晶体管具备较长的沟道长度。从而随着晶体管尺寸的不断缩减，可有效缓解晶体管的短沟道效应。
图3为本发明实施例二中的晶体管的形成方法的流程示意图，如图3所示，所述晶体管的形成方法包括：
步骤S110，提供一衬底200，在所述衬底200中形成有一凹槽201；
步骤S120，形成一栅极结构210在所述衬底200上，所述栅极结构210设置在所述衬底200的表面上并沿着预定方向(X方向)部分偏移至所述凹槽201中以进一步延伸至所述衬底200中，其中，所述栅极结构210中对应所述衬底200表面的部分构成一表面栅极210a，所述栅极结构210中对应所述凹槽201的部分构成一凹槽栅极210b；
步骤S130，形成一第一掺杂区220和一第二掺杂区230在所述衬底200中，所述第一掺杂区220和所述第二掺杂区230沿着所述预定方向(X方向)分别排布在所述栅极结构210的两侧，用于构成所形成的晶体管的源区和漏区；
其中，位于所述衬底200中介于所述第一掺杂区220和所述第二掺杂区230之间且沿着所述栅极结构210的边界的区域构成一沟道区域240；当所述晶体管导通时，在所述沟道区域240中反型出一曲折形导电沟道，所述曲折形导电沟道中的导电路径沿着所述平面栅极210a的边界区域并拐向所述凹槽栅极210b的边界区域，以连接所述第一掺杂区220和所述第二掺杂区230。
可以理解为，所述曲折形导电沟道中的导电粒子沿着所述平面栅极210a的边界区域移动并拐向所述凹槽栅极210b的边界区域，以继续沿着所述凹槽栅210b的边界区域移动；或者，所述曲折形导电沟道中的导电粒子沿着所述凹槽栅210b的边界区域移动并拐向所述平面栅极210a的边界区域，以继续沿着所述平面栅极210a的边界区域移动。
即，利用衬底200具备一定的厚度，从而在衬底中形成凹槽201，进而可利用凹槽201使栅极结构210延伸至衬底中，进而可构成与栅极结构210形貌相对应的曲折形导电沟道。与传统的直线型导电沟道相比，在预定方向上的尺寸相同的情况下，所述曲折形导电沟道的沟道长度大于直线型导电沟道的长度，从而能够有效缓解晶体管的短沟道效应。
以下结合晶体管在制备过程中的结构示意图，对本实施例中的形成方法的各个步骤进行详细的解释说明。
在步骤S110中，具体参考图4所示，提供一衬底200，在所述衬底200中形成有一凹槽201。后续所形成的栅极结构偏移至所述凹槽从而部分填充在所述凹槽201中，从而可使所述凹槽201的侧壁区域也可用于构成所形成的晶体管的沟道区域。
继续参考图4所示，本实施例中，在所述衬底200中还形成有隔离结构202，所述隔离结构202用于对所述晶体管进行隔离保护。其中，所述隔离结构202的形成步骤例如为：在所述衬底200中形成隔离沟槽，并在所述隔离沟槽中填充隔离材料。
进一步的，所述隔离沟槽的深度低于所述凹槽201的深度。以及，所述隔离沟槽和所述凹槽201可均利用光刻工艺和刻蚀工艺形成。本实施例中，在不同的步骤中分别制备出所述隔离沟槽和所述凹槽201，以利于分别控制所形成的隔离沟槽的深度和凹槽201的深度。其具体制备步骤例如为：
第一步骤，形成一第一掩膜层在所述衬底200上，所述第一掩膜层中具有至少一个第一开口，所述第一开口对应后续需形成的隔离沟槽；其中，所述第一掩膜层例如可以为光刻胶；
第二步骤，以所述第一掩膜层为掩膜刻蚀所述衬底200，以在所述衬底200中形成对应所述第一开口的隔离沟槽，并去除所述第一掩膜层；
第三步骤，在所述隔离沟槽中填充隔离材料，以构成所述隔离沟槽202；
第四步骤，形成一第二掩膜层在所述衬底200上，所述第二掩膜层中具有一第二开口，所第二开口对应后续需形成的凹槽；
第五步骤，以所述第二掩膜层为掩膜刻蚀所述衬底200，以在所述衬底200中形成对应所述第二开口的凹槽201，并去除所述第二掩膜层，其中，所形成的凹槽201位于相邻的隔离结构202之间。
其中，所述凹槽201的深度值可直接或间接地界定出后续所形成的晶体管所增加的沟道长度值。例如，所述凹槽201的深度值可以为相应的，即可在不改变后续所形成的栅极结构在水平方向上的尺寸基础上，使所述晶体管的沟道长度增加/>
在步骤S120中，具体参考图5～图7所示，形成一栅极结构210在所述衬底200上，所述栅极结构210设置在所述衬底200的表面上并沿着预定方向部分偏移至所述凹槽201中以进一步延伸至所述衬底200中，其中，所述栅极结构210中对应所述衬底200表面的部分构成一表面栅极210a，所述栅极结构210中对应所述凹槽201的部分构成一凹槽栅极210b。需说明的是，所述预定方向即为后续所形成的源区和漏区的排布方向，后续所形成的源区和漏区是沿着预定方向排布在栅极结构210两侧的，从而使所形成的晶体管中导电粒子能够沿着栅极结构的边界呈曲线方向移动。
如实施例一所述，通过将栅极结构210部分偏移至凹槽201中以延伸至衬底200中，从而可使后续所形成的晶体管的导电沟道呈曲形结构，进而增加了所述导电沟道的长度。如此一来，即可在不改变晶体管的整体尺寸的基础上，能够有效改善其短沟道效应，并进一步的有利于实现晶体管尺寸的缩减并提高晶体管的密集程度。
具体的，所述栅极结构的形成方法可结合图5和图6所示，包括：
首先，具体参考图5所示，形成一栅极材料层2101在所述衬底200上，所述栅极材料层2101填充所述凹槽201的局部分或全部；其中，所述栅极材料层2101可进一步包括：一栅极绝缘材料层2111、一第一栅极导电材料层2121、一第二栅极导电材料层2131和一栅极绝缘层2141，所述栅极绝缘材料层2111、第一栅极导电材料层2121、第二栅极导电材料层2131和栅极绝缘层2141依次形成在所述衬底200上；
接着，继续参考图5所示，形成一栅极掩膜层215在所述栅极材料层2101上，所述栅极掩膜层215的高度投影覆盖所述衬底200的表面并沿着所述预定方向偏移覆盖部分或全部所述凹槽201；
接着，具体参考图6所示，以所述栅极掩膜层215为掩膜刻蚀所述栅极材料层2101，以形成具有所述平面栅极210a和所述凹槽栅极210b的栅极结构210，并且所述凹槽栅极210b从与所述平面栅极210a连接的交界处沿着预定方向延伸覆盖所述凹槽201的侧壁，以进一步填充所述凹槽201。在后续所形成的晶体管中，被所述凹槽栅极210b覆盖的凹槽侧壁即可额外构成一导电沟道，以增加晶体管的沟道长度。
需说明的是，在以栅极掩膜层215为掩膜刻蚀栅极材料层2101时，可以仅依次刻蚀所述栅极绝缘材料层2141、所述第二栅极导电材料层2131和所述第一栅极导电材料层2121，以分别形成图形与所述栅极掩膜层215相对应的栅极绝缘层214、第二栅极导电层213和第一栅极导电层212，此时，所述栅极绝缘材料层中被所述第一栅极导电层212覆盖的部分即构成了栅极介质层211，所述栅极绝缘层214、第二栅极导电层213、第一栅极导电层212和栅极介质层211共同构成了所述栅极结构210。当然，在其他实施例中，在该步骤中也可利用栅极掩膜层215为掩膜直接刻蚀所述栅极绝缘材料层2111以形成图形与所述栅极掩膜层215相对应的栅极介质层211。
进一步的，本实施例中，所述栅极掩膜层215的高度投影仅覆盖部分所述凹槽201，从而可使所形成的栅极结构210相应填充部分凹槽201，即，所述凹槽201中靠近所述平面栅极210a的部分填充有栅极材料，以及所述凹槽中远离所述平面栅210a的部分未填充有所述栅极材料。
此外，重点参考图7所示，在形成所述栅极结构210之后，优选的方案中，还包括：覆盖一隔离层280在所述栅极结构210上，所述隔离层280至少覆盖所述栅极结构210的侧壁，以避免所述栅极结构210的侧壁被暴露出。其中，所述隔离层280的材质例如可以为氮化硅(SiN)。
本实施例中，所述隔离层280覆盖所述栅极结构210的侧壁和顶部，并同时覆盖所述衬底200的表面。需说明的是，在本实施例中，由于所述隔离层280还覆盖所述栅极结构210的顶部，从而在后续的工艺步骤中，当所述衬底100上填充间隔介质层时，即可利用所述隔离层280为平坦化的停止层，以形成表面平坦的间隔介质层，并使其顶表面与所述隔离层280的顶表面齐平。
在步骤S130中，具体参考图8和图9所示，形成一第一掺杂区220和一第二掺杂区230在所述衬底200中，所述第一掺杂区220和所述第二掺杂区230沿着所述预定方向分别排布在所述栅极结构210的两侧，用于构成所形成的晶体管的源区和漏区。
需说明的是，在形成所述栅极结构210之后，即可直接利用离子注入工艺，在所述衬底200中形成所述第一掺杂区220和所述第二掺杂区230，并在形成第一掺杂区220和第二掺杂区230之后，填充间隔介质层270，并在间隔介质层270中制备第一接触插塞和第二接触插塞，以分别引出所述第一掺杂区220和第二掺杂区230。而优选的方案中，也可以将所述第一掺杂区220和所述第二掺杂区230以及第一接触插塞和第二接触插塞的形成工艺相结合，以使所形成的第一掺杂区220和第二掺杂区230中的离子分布更为均匀且精确。本实施例中，以结合掺杂区和接触插塞的形成工艺为例进行解释说明。
具体的，所述第一掺杂区220和所述第二掺杂区230的形成方法可参考如下步骤。
步骤一，具体参考图8所示，填充一间隔介质层270在所述衬底200上，所述间隔介质层270一方面可对栅极结构和衬底进行隔离保护，另一方面，用于构成后续需形成的第一接触插塞和第二接触插塞的形成基底。
本实施例中，所述栅极结构210仅部分填充所述凹槽201，使凹槽201中远离平面栅极201的部分未填充有栅极材料，因此，所述间隔介质层270相应的填充所述凹槽201。
其中，所述间隔介质层270可结合化学机械研磨工艺形成，即：首先，填充一间隔介质材料层在所述衬底200上，并覆盖所述隔离层280以及填充所述凹槽201；接着，利用隔离层280为研磨停止层，对所述间隔介质材料执行化学机械研磨工艺，以形成其顶表面与隔离层280的顶表面齐平的间隔介质层270。
步骤二，继续参考图8所示，形成一第一接触窗251和一第二接触窗261在所述间隔介质层270中，所述第一接触窗251和所述第二接触窗261贯穿所述间隔介质层270以分别暴露出所述衬底中位于栅极结构210两侧的部分。其中，所述第一接触窗251和所述第二接触窗261即定义出后续所形成的第一接触插塞和第二接触插塞的形成区域；并且在后续的工艺中，通过所述第一接触窗251和所述第二接触窗261分别形成第一掺杂区和第二掺杂区。
本实施例中，所述第一接触窗251暴露出所述衬底200中位于所述平面栅极210a远离凹槽栅极210b一侧的部分，所述第二接触窗261暴露出所述衬底200中位于所述凹槽栅极210b远离平面栅极210a一侧的部分。应当认识到，当所述衬底200上覆盖有栅极介质材料层2111和隔离层280时，此时，可使所述第一接触窗251和第二接触窗261进一步贯穿所述栅极介质材料层2111和隔离层280。
步骤三，具体参考图9所示，通过所述第一接触窗251和所述第二接触窗261执行离子注入工艺，以在暴露出的衬底200中分别形成第一掺杂区220和第二掺杂区230，并可结合扩散工艺，使所述第一掺杂区220和所述第二掺杂区230扩散延伸至所述栅极结构210的下方，本实施例中，对应所述第一接触窗251的第一掺杂区220延伸至平面栅极210a的下方，对应所述第二接触窗261的第二掺杂区230延伸至凹槽201的底部，以进一步延伸至凹槽栅极210b的下方。
由于所述栅极结构210仅部分填充凹槽201，在所述凹槽201中未填充有栅极材料的部分中填充有间隔介质层270。因此，在可选的方案中，为了确保所述第二掺杂区230能够延伸至凹槽栅极210b的下方，可使所形成的第二接触窗261部分或全部对应在凹槽201中，此时，通过所述第二接触窗261即可暴露出所述衬底200中对应所述凹槽201且位于所述凹槽栅极远离平面栅极一侧的部分，即，通过所述第二接触窗261可暴露出凹槽201中不对应凹槽栅极的衬底。如此一来，在执行离子注入工艺时，注入离子即可直接被注入到凹槽201的底部中，因此，与第一掺杂区220中的注入离子类似的，第二掺杂区230中的注入离子能够在水平方向上横向扩散至栅极结构210的下方，从而可确保第二掺杂区230能够延伸至凹槽栅极210b的下方，并且，由于第一掺杂区220和第二掺杂区230均是在第一接触窗251和第二接触窗261的界定下形成，从而能够有效控制所形成的第一掺杂区220和第二掺杂区230中的离子分布。
在步骤S140中，具体参考图10所示，分别填充一第一接触插塞250和一第二接触插塞260在所述间隔介质层270中的所述第一接触窗251和所述第二接触窗261中，以构成所形成的晶体管的源电极和漏电极。其中，所述第一接触插塞250与所述第一掺杂区220连接，所述第二接触插塞260部分或全部形成在所述凹槽201中，以和所述第二掺杂区230连接。
进一步的，在填充所述第一接触插塞250和第二接触插塞260之前，可先通过所述第一接触窗251和第二接触窗261刻蚀暴露出的衬底至预定深度，从而可使填充在第一接触窗251和第二接触窗261中的第一接触窗250和第二接触插塞260相应的延伸至衬底220中，并能够分别与第一掺杂区220和第二掺杂区230充分接触，有利于减小第一接触插塞250和第一掺杂区220以及第二接触插塞260和第二掺杂区230之间的接触电阻。
实施例三
基于以上所述的晶体管，本发明还提供了一种半导体器件，所述半导体器件包括如上所述的晶体管。在半导体领域中，晶体管被广泛地应用在很多半导体器件中，因此，通过改善晶体管由于尺寸缩减而导致短沟道效应的问题，从而可相应的提高具有较小尺寸的半导体器件的性能。
在具体的实施例中，所述半导体器件例如可以为存储器。具体的，所述存储器包括一存储单元阵列区和一位于所述存储单元阵列区外围的外围区，而所述晶体管形成在所述外围区中。以及，与实施例一类似的，形成在外围区中的所述晶体管中的凹槽的深度值可以为
综上所述，本发明提供的晶体管中，利用衬底的厚度，使栅极结构从衬底的表面延伸至衬底中，从而可在不改变栅极结构于水平方向上(即，平行于衬底表面的方向)的宽度尺寸的基础上，形成具有较长沟道长度的曲折形导电沟道。与具有直线形导电沟道的传统平面型晶体管相比，本发明中的晶体管，能够在确保与传统晶体管具备相同尺寸的基础上，增加导电沟道的沟道长度，从而可改善晶体管的短沟道效应。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (14)
1.一种晶体管，其特征在于，包括：
一衬底，在所述衬底中形成有一凹槽；以及，
一栅极结构，设置在所述衬底的表面上并沿着所述晶体管的沟道方向部分偏移至所述凹槽中以延伸至所述衬底中，其中，所述栅极结构中对应所述衬底表面的部分构成一平面栅极，所述栅极结构中对应所述凹槽的部分构成一凹槽栅极；
其中，一第一掺杂区和一第二掺杂区形成在所述衬底中，并且所述第一掺杂区和所述第二掺杂区沿着所述沟道方向分别排布在所述栅极结构的两侧，用于构成所述晶体管的源区和漏区，所述第一掺杂区延伸至所述平面栅极的下方，所述第二掺杂区形成在所述凹槽的底部并延伸至所述凹槽栅极的下方；以及，一沟道区域位于所述衬底的介于所述第一掺杂区和所述第二掺杂区之间且沿着所述栅极结构的边界的区域中；
以及，所述第一掺杂区和所述第二掺杂区均包括：掺杂浓度由低至高呈现梯度分布的第一轻掺杂区、第二轻掺杂区和重掺杂区，所述第一轻掺杂区形成在所述衬底中并延伸至所述栅极结构的下方，所述第二轻掺杂区与所述第一轻掺杂区部分重叠，并且所述第二轻掺杂区从与所述第一轻掺杂区重叠的区域往衬底内部扩散延伸，以使所述第二轻掺杂区的深度低于所述第一轻掺杂区的深度，所述重掺杂区形成在所述第二轻掺杂区中；
所述晶体管还包括：第一接触插塞和第二接触插塞，所述第一接触插塞与所述第一掺杂区中的所述重掺杂区连接，所述第二接触插塞部分或全部形成在所述凹槽中以和所述第二掺杂区中的所述重掺杂区连接；
所述晶体管形成在半导体器件的外围区内，当所述晶体管导通时，在所述沟道区域中反型形成出一曲折形导电沟道，所述曲折形导电沟道中的导电路径沿着所述平面栅极的边界区域并拐向所述凹槽栅极的边界区域，以连接所述第一掺杂区和所述第二掺杂区。
2.如权利要求1所述的晶体管，其特征在于，所述凹槽栅极从与所述平面栅极连接的交界处沿着所述沟道方向部分填充所述凹槽，使所述凹槽中靠近所述平面栅极的部分填充有栅极材料，以及所述凹槽中远离所述平面栅极的部分未填充有所述栅极材料。
3.如权利要求1所述的晶体管，其特征在于，还包括：
一隔离介质层，形成在所述衬底上，以覆盖所述衬底的表面及所述凹槽，所述第一接触插塞和所述第二接触插塞贯穿地嵌入于所述隔离介质层中。
4.如权利要求1所述的晶体管，其特征在于，所述第一掺杂区和所述第二掺杂区还均包括：
一晕环注入区，形成在所述衬底中并与所述第二轻掺杂区部分重叠，并且所述晕环注入区从与所述第二掺杂区重叠的区域往朝向所述沟道区域的方向延伸预定尺寸。
5. 如权利要求1~4中任意一项所述的晶体管，其特征在于，所述凹槽的深度值为3 Å ~300 Å。
6.一种晶体管的形成方法，包括：
提供一衬底，在所述衬底中形成有一凹槽；
形成一栅极结构在所述衬底上，所述栅极结构设置在所述衬底的表面上并沿着预定方向部分偏移至所述凹槽中以进一步延伸至所述衬底中，其中，所述栅极结构中对应所述衬底表面的部分构成一平面栅极，所述栅极结构中对应所述凹槽的部分构成一凹槽栅极；以及，
形成一第一掺杂区和一第二掺杂区在所述衬底中，所述第一掺杂区和所述第二掺杂区沿着所述预定方向分别排布在所述栅极结构的两侧，用于构成所述晶体管的源区和漏区，所述第一掺杂区延伸至所述平面栅极的下方，所述第二掺杂区形成在所述凹槽的底部并延伸至所述凹槽栅极的下方；以及，所述第一掺杂区和所述第二掺杂区均包括：掺杂浓度由低至高呈现梯度分布的第一轻掺杂区、第二轻掺杂区和重掺杂区，所述第一轻掺杂区形成在所述衬底中并延伸至所述栅极结构的下方，所述第二轻掺杂区与所述第一轻掺杂区部分重叠，并且所述第二轻掺杂区从与所述第一轻掺杂区重叠的区域往衬底内部扩散延伸，以使所述第二轻掺杂区的深度低于所述第一轻掺杂区的深度，所述重掺杂区形成在所述第二轻掺杂区中；
形成第一接触插塞和第二接触插塞，所述第一接触插塞与所述第一掺杂区中的所述重掺杂区连接，所述第二接触插塞部分或全部形成在所述凹槽中以和所述第二掺杂区中的所述重掺杂区连接；
其中，所述晶体管形成在半导体器件的外围区内，位于所述衬底中介于所述第一掺杂区和所述第二掺杂区之间且沿着所述栅极结构的边界的区域构成一沟道区域；当所述晶体管导通时，在所述沟道区域中反型形成出一曲折形导电沟道，所述曲折形导电沟道中的导电路径沿着所述平面栅极的边界区域并拐向所述凹槽栅极的边界区域，以连接所述第一掺杂区和所述第二掺杂区。
7.如权利要求6所述的晶体管的形成方法，其特征在于，所述栅极结构的形成方法包括：
形成一栅极材料层在所述衬底上，所述栅极材料层填充所述凹槽的局部分或全部；
形成一栅极掩膜层在所述衬底上，所述栅极掩膜层的高度投影覆盖所述衬底的表面并沿着所述预定方向偏移覆盖部分所述凹槽；以及，
以所述栅极掩膜层为掩膜刻蚀所述栅极材料层，以形成具有所述平面栅极和所述凹槽栅极的所述栅极结构，并且所述凹槽栅极从与所述平面栅极连接的交界处沿着预定方向部分填充所述凹槽，以使所述凹槽中靠近所述平面栅极的部分填充有栅极材料，以及所述凹槽中远离所述平面栅极的部分未填充有所述栅极材料。
8.如权利要求7所述的晶体管的形成方法，其特征在于，所述第一掺杂区和所述第二掺杂区的形成方法包括：
形成一间隔介质层在所述衬底上，所述间隔介质层覆盖所述衬底并填充所述凹槽；
形成一第一接触窗和一第二接触窗在所述间隔介质层中，所述第一接触窗和所述第二接触窗贯穿所述间隔介质层以分别暴露出所述衬底中位于所述栅极结构两侧的部分；
通过所述第一接触窗和所述第二接触窗执行离子注入工艺，以在所述衬底中暴露出的部分中分别形成所述第一掺杂区和所述第二掺杂区，对应所述第一接触窗的所述第一掺杂区延伸至所述平面栅极的下方，对应所述第二接触窗的所述第二掺杂区延伸至所述凹槽的底部，以进一步延伸至所述凹槽栅极的下方。
9.如权利要求8所述的晶体管的形成方法，其特征在于，所述第二接触窗部分或全部对应在所述凹槽中，以通过所述第二接触窗暴露出所述衬底中对应所述凹槽且位于所述凹槽栅极远离所述平面栅极一侧的部分；并在执行所述离子注入工艺时，所述第二掺杂区形成在所述凹槽的底部，并延伸至所述凹槽栅极的下方。
10.如权利要求8所述的晶体管的形成方法，其特征在于，在形成所述第一掺杂区和所述第二掺杂区之后，还包括：
分别填充第一接触插塞和第二接触插塞在所述间隔介质层中的所述第一接触窗和所述第二接触窗中，以构成所述晶体管的源电极和漏电极。
11. 如权利要求6~10任意一项所述的晶体管的形成方法，其特征在于，所述凹槽的深度值为3 Å ~300 Å。
12.一种半导体器件，其特征在于，包括如权利要求1~5任意一项所述的晶体管。
13.如权利要求12所述的半导体器件，其特征在于，所述半导体器件为存储器，所述存储器包括一存储单元阵列区和一位于所述存储单元阵列区外围的外围区，所述晶体管形成在所述外围区中。
14. 如权利要求12所述的半导体器件，其特征在于，所述晶体管的所述凹槽的深度值为3 Å ~300 Å。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711038985.7A CN107819031B (zh) | 2017-10-30 | 2017-10-30 | 晶体管及其形成方法、半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711038985.7A CN107819031B (zh) | 2017-10-30 | 2017-10-30 | 晶体管及其形成方法、半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107819031A CN107819031A (zh) | 2018-03-20 |
| CN107819031B true CN107819031B (zh) | 2023-12-08 |
Family
ID=61604400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711038985.7A Active CN107819031B (zh) | 2017-10-30 | 2017-10-30 | 晶体管及其形成方法、半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107819031B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108493188B (zh) * | 2018-05-09 | 2023-10-13 | 长鑫存储技术有限公司 | 集成电路存储器及其形成方法、半导体集成电路器件 |
| CN116761427A (zh) * | 2018-09-11 | 2023-09-15 | 长鑫存储技术有限公司 | 半导体器件及其制备方法 |
| CN110970500B (zh) * | 2018-09-28 | 2024-06-07 | 长鑫存储技术有限公司 | 晶体管及其形成方法、半导体器件 |
| CN115662990A (zh) * | 2021-07-08 | 2023-01-31 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1822371A (zh) * | 2005-01-31 | 2006-08-23 | 海力士半导体有限公司 | 具有欧米加栅的半导体器件及制造半导体器件的方法 |
| CN104103640A (zh) * | 2013-04-09 | 2014-10-15 | 苏州东微半导体有限公司 | 一种u形沟道的半导体器件及其制造方法 |
| CN207587740U (zh) * | 2017-10-30 | 2018-07-06 | 睿力集成电路有限公司 | 晶体管及半导体器件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI312177B (en) * | 2006-03-15 | 2009-07-11 | Promos Technologies Inc | Recessed gate structure and method for preparing the same |
| US7364957B2 (en) * | 2006-07-20 | 2008-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for semiconductor device with improved source/drain junctions |
| JP2011249586A (ja) * | 2010-05-27 | 2011-12-08 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8803242B2 (en) * | 2011-09-19 | 2014-08-12 | Eta Semiconductor Inc. | High mobility enhancement mode FET |
| US20140084367A1 (en) * | 2012-09-27 | 2014-03-27 | Silicon Storage Technology, Inc. | Extended Source-Drain MOS Transistors And Method Of Formation |
-
2017
- 2017-10-30 CN CN201711038985.7A patent/CN107819031B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1822371A (zh) * | 2005-01-31 | 2006-08-23 | 海力士半导体有限公司 | 具有欧米加栅的半导体器件及制造半导体器件的方法 |
| CN104103640A (zh) * | 2013-04-09 | 2014-10-15 | 苏州东微半导体有限公司 | 一种u形沟道的半导体器件及其制造方法 |
| CN207587740U (zh) * | 2017-10-30 | 2018-07-06 | 睿力集成电路有限公司 | 晶体管及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107819031A (zh) | 2018-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4778127B2 (ja) | トレンチソースコンタクトを備えた横拡散ｍｏｓトランジスター | |
| KR100843711B1 (ko) | 리세스 채널 영역을 갖는 트랜지스터를 채택하는반도체소자 및 그 제조방법 | |
| CN107819031B (zh) | 晶体管及其形成方法、半导体器件 | |
| KR100223846B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN112017963B (zh) | 半导体结构及其形成方法 | |
| JP4440188B2 (ja) | 半導体装置の製造方法 | |
| JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
| CN207587740U (zh) | 晶体管及半导体器件 | |
| JP2007013080A (ja) | 半導体素子の製造方法 | |
| JP2002076112A (ja) | 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法 | |
| JP4567969B2 (ja) | 半導体素子のトランジスタ製造方法 | |
| US20080296670A1 (en) | Semiconductor Devices Including Transistors Having a Recessed Channel Region and Methods of Fabricating the Same | |
| JP2003179223A (ja) | トレンチゲート型半導体装置およびその製造方法 | |
| US11658239B2 (en) | Semiconductor device and fabrication method thereof | |
| CN101312209B (zh) | 半导体装置及其制造方法 | |
| CN113380870B (zh) | 半导体器件制备方法 | |
| US11652170B2 (en) | Trench field effect transistor structure free from contact hole | |
| US6569750B2 (en) | Method for forming device isolation film for semiconductor device | |
| JPH1074945A (ja) | 半導体装置及びその製造方法 | |
| KR100280520B1 (ko) | 모스 트랜지스터 제조방법 | |
| JP5547986B2 (ja) | 半導体装置およびその製造方法 | |
| US20130049108A1 (en) | Quasi-Vertical Power MOSFET and Methods of Forming the Same | |
| TWI453913B (zh) | 溝渠式空乏型半導體元件及其製作方法 | |
| CN220774378U (zh) | 金属氧化物半导体mos晶体管和设备 | |
| KR100756815B1 (ko) | 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20181023 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: INNOTRON MEMORY CO.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |