JPH06252395A - 閾値電圧導出方法 - Google Patents
閾値電圧導出方法Info
- Publication number
- JPH06252395A JPH06252395A JP3520993A JP3520993A JPH06252395A JP H06252395 A JPH06252395 A JP H06252395A JP 3520993 A JP3520993 A JP 3520993A JP 3520993 A JP3520993 A JP 3520993A JP H06252395 A JPH06252395 A JP H06252395A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- threshold voltage
- drain current
- gate voltage
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、微細な電界効果トランジスタの閾
値電圧をドレイン電圧変化に関して正しく導出すること
を目的とする。 【構成】 ゲート電圧に関するドレイン電流の対数値の
２階差分特性が極小となるゲート電圧を閾値電圧とする
ことを特徴とする。
値電圧をドレイン電圧変化に関して正しく導出すること
を目的とする。 【構成】 ゲート電圧に関するドレイン電流の対数値の
２階差分特性が極小となるゲート電圧を閾値電圧とする
ことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
の性能を評価するための閾値電圧導出方法に係り、特に
測定されたドレイン電流から閾値電圧を導出する閾値電
圧導出方法に関する。
の性能を評価するための閾値電圧導出方法に係り、特に
測定されたドレイン電流から閾値電圧を導出する閾値電
圧導出方法に関する。
【０００２】
【従来の技術】測定されたドレイン電流を用いて、電界
効果トランジスタの閾値電圧を導出する従来の方法とし
ては、例えば図５及び図６に示すような、あるドレイン
電流が流れる時のゲート電圧を閾値電圧とする第１の従
来方法（以下、定電流法とも云う）、図７及び図８に示
すような、ゲート電圧に関するドレイン電流の１階差分
が極大をとるゲート電圧値、ドレイン電流値を含み、１
階差分の極大値を傾きとする直線でドレイン電流が０と
なるゲート電圧を閾値電圧とする第２の従来方法（以
下、外挿法とも云う）、図９及び図１０に示すようなゲ
ート電圧に関するドレイン電流の２階差分が極大となる
ゲート電圧を閾値電圧とする第３の従来方法（以下、極
大法とも云う）がある。この種の従来技術は、例え
ば「"Modeling ofTransconductance Degradation and E
xtraction of Threshold Voltage in Thin Oxide MOSFE
Ts"，Solid-State Electronics Vol.30，No.9，pp953-9
68 ，1987、"A New Method for Measuring the Thresho
ld Voltage of Small-geometry MOSFETs from Subthres
hold Conduction" ，Solid-State Electronics Vol.3
3，No.5，pp503-511 ，1990」に記載されている。上記
の各従来方法をさらに詳細に述べると、図５のフローチ
ャートに示す定電流法では、初めに、実効チャネル長Ｌ
eff に対する実効チャネル幅Ｗeff の比が”１”である
規格化デバイスに、あるドレイン電流ｉｄｓｏが流れる
ゲート電圧を閾値電圧と定義する（ステップ２１）。電
界効果トランジスタのゲート電圧に関するドレイン電流
を測定する（ステップ２２）。測定対象トランジスタの
実効チャネル長に対する実効チャネル幅の比（Ｗeff ／
Ｌeff ）とドレイン電流ｉｄｓｏの積を求め、このドレ
イン電流値が流れるゲート電圧を抽出し、このゲート電
圧値を閾値電圧とする（ステップ２３、図６）。図７の
フローチャートに示す外挿法では、電界効果トランジス
タのゲート電圧に関するドレイン電流を測定する（ステ
ップ２４、図８（ａ））。ゲート電圧に関してドレイン
電流の１階差分を求め、極大値Ｇｍmax と極大を取るゲ
ート電圧Ｖgs1 を抽出する（ステップ２５、図８
（ｂ））。ゲート電圧、ドレイン電流平面において、こ
の極大値Ｇｍmax を傾きとし、ゲート電圧Ｖgs1 とこの
ゲート電圧時に流れるドレイン電流ｉｄｓ1 を通る直線
を求める。ドレイン電流が”０”である直線ｉｄｓ＝０
と上記の直線の交点のゲート電圧を閾値電圧とする（ス
テップ２７、図８（ｃ））。また、図９のフローチャー
トに示す極大法では、電界効果トランジスタのゲート電
圧に関するドレイン電流を測定する（ステップ２８、図
１０（ａ））。ゲート電圧に関して、ドレイン電流の２
階差分を求め（ステップ２９）、この値が極大となるゲ
ート電圧を閾値電圧とする（ステップ３０、図１０
（ｃ））。
効果トランジスタの閾値電圧を導出する従来の方法とし
ては、例えば図５及び図６に示すような、あるドレイン
電流が流れる時のゲート電圧を閾値電圧とする第１の従
来方法（以下、定電流法とも云う）、図７及び図８に示
すような、ゲート電圧に関するドレイン電流の１階差分
が極大をとるゲート電圧値、ドレイン電流値を含み、１
階差分の極大値を傾きとする直線でドレイン電流が０と
なるゲート電圧を閾値電圧とする第２の従来方法（以
下、外挿法とも云う）、図９及び図１０に示すようなゲ
ート電圧に関するドレイン電流の２階差分が極大となる
ゲート電圧を閾値電圧とする第３の従来方法（以下、極
大法とも云う）がある。この種の従来技術は、例え
ば「"Modeling ofTransconductance Degradation and E
xtraction of Threshold Voltage in Thin Oxide MOSFE
Ts"，Solid-State Electronics Vol.30，No.9，pp953-9
68 ，1987、"A New Method for Measuring the Thresho
ld Voltage of Small-geometry MOSFETs from Subthres
hold Conduction" ，Solid-State Electronics Vol.3
3，No.5，pp503-511 ，1990」に記載されている。上記
の各従来方法をさらに詳細に述べると、図５のフローチ
ャートに示す定電流法では、初めに、実効チャネル長Ｌ
eff に対する実効チャネル幅Ｗeff の比が”１”である
規格化デバイスに、あるドレイン電流ｉｄｓｏが流れる
ゲート電圧を閾値電圧と定義する（ステップ２１）。電
界効果トランジスタのゲート電圧に関するドレイン電流
を測定する（ステップ２２）。測定対象トランジスタの
実効チャネル長に対する実効チャネル幅の比（Ｗeff ／
Ｌeff ）とドレイン電流ｉｄｓｏの積を求め、このドレ
イン電流値が流れるゲート電圧を抽出し、このゲート電
圧値を閾値電圧とする（ステップ２３、図６）。図７の
フローチャートに示す外挿法では、電界効果トランジス
タのゲート電圧に関するドレイン電流を測定する（ステ
ップ２４、図８（ａ））。ゲート電圧に関してドレイン
電流の１階差分を求め、極大値Ｇｍmax と極大を取るゲ
ート電圧Ｖgs1 を抽出する（ステップ２５、図８
（ｂ））。ゲート電圧、ドレイン電流平面において、こ
の極大値Ｇｍmax を傾きとし、ゲート電圧Ｖgs1 とこの
ゲート電圧時に流れるドレイン電流ｉｄｓ1 を通る直線
を求める。ドレイン電流が”０”である直線ｉｄｓ＝０
と上記の直線の交点のゲート電圧を閾値電圧とする（ス
テップ２７、図８（ｃ））。また、図９のフローチャー
トに示す極大法では、電界効果トランジスタのゲート電
圧に関するドレイン電流を測定する（ステップ２８、図
１０（ａ））。ゲート電圧に関して、ドレイン電流の２
階差分を求め（ステップ２９）、この値が極大となるゲ
ート電圧を閾値電圧とする（ステップ３０、図１０
（ｃ））。
【０００３】
【発明が解決しようとする課題】ところで、電界効果ト
ランジスタは、その微細化が進むにつれて、実効チャネ
ル長Ｌeff 、実効チャネル幅Ｗeff を特定することが困
難になっており、この２つの値を用いないで閾値電圧を
導出する方法が必要とされている。しかし、この２つの
値を用いていない従来方法では、ドレイン電圧が変化し
た場合の閾値電圧が正しく導出できない。このため、従
来方法で求めた閾値電圧は回路シュミレータ中の閾値電
圧モデルから計算される値とは異なって、その閾値電圧
近傍の計算から求まるドレイン電流値が測定ドレイン電
流値と一致せず、設計精度を上げることが困難であると
いう問題があった。
ランジスタは、その微細化が進むにつれて、実効チャネ
ル長Ｌeff 、実効チャネル幅Ｗeff を特定することが困
難になっており、この２つの値を用いないで閾値電圧を
導出する方法が必要とされている。しかし、この２つの
値を用いていない従来方法では、ドレイン電圧が変化し
た場合の閾値電圧が正しく導出できない。このため、従
来方法で求めた閾値電圧は回路シュミレータ中の閾値電
圧モデルから計算される値とは異なって、その閾値電圧
近傍の計算から求まるドレイン電流値が測定ドレイン電
流値と一致せず、設計精度を上げることが困難であると
いう問題があった。
【０００４】そこで、本発明の目的は、実効チャネル
長、実効チャネル幅が未知である微細な電界効果トラン
ジスタの閾値電圧をドレイン電圧変化に関して正しく導
出することができて、設計精度を向上させることのでき
る閾値電圧導出方法を提供することにある。
長、実効チャネル幅が未知である微細な電界効果トラン
ジスタの閾値電圧をドレイン電圧変化に関して正しく導
出することができて、設計精度を向上させることのでき
る閾値電圧導出方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明は上記課題を解決
するために、電界効果トランジスタにおいて、ゲート電
圧に関するドレイン電流の対数値の２階差分特性が極小
となるゲート電圧を閾値電圧とすることを要旨とする。
するために、電界効果トランジスタにおいて、ゲート電
圧に関するドレイン電流の対数値の２階差分特性が極小
となるゲート電圧を閾値電圧とすることを要旨とする。
【０００６】
【作用】本発明では、ドレイン電流を支配している成分
が拡散電流からドリフト電流に変遷するゲート電圧を閾
値電圧と定義する。このことにより、ドレイン電圧が変
化した場合でも正しく閾値電圧を求めることが可能とな
る。また、この閾値電圧の定義は物理的に明確であるた
め、この定義に基づいた電界効果トランジスタの新しい
モデルを作成することが可能となる。そして、上記の変
遷点が、具体的に次のようにして求められる。即ち、拡
散電流はゲート電圧に関して指数関数で表すことがで
き、ドリフト電流は多項式で表すことができる。従っ
て、ドレイン電流のゲート電圧に関する１階差分は拡散
電流支配の領域で一定値をとり、ドリフト電流支配の領
域で緩く減衰し、変遷領域で急激に減衰する。１階差分
の最も変化の大きい点が拡散電流支配からドレイン電流
支配への変遷点である。このため、ドレイン電流の対数
値をゲート電圧で２階差分した値が極小値をとるゲート
電圧が閾値電圧として求まる。
が拡散電流からドリフト電流に変遷するゲート電圧を閾
値電圧と定義する。このことにより、ドレイン電圧が変
化した場合でも正しく閾値電圧を求めることが可能とな
る。また、この閾値電圧の定義は物理的に明確であるた
め、この定義に基づいた電界効果トランジスタの新しい
モデルを作成することが可能となる。そして、上記の変
遷点が、具体的に次のようにして求められる。即ち、拡
散電流はゲート電圧に関して指数関数で表すことがで
き、ドリフト電流は多項式で表すことができる。従っ
て、ドレイン電流のゲート電圧に関する１階差分は拡散
電流支配の領域で一定値をとり、ドリフト電流支配の領
域で緩く減衰し、変遷領域で急激に減衰する。１階差分
の最も変化の大きい点が拡散電流支配からドレイン電流
支配への変遷点である。このため、ドレイン電流の対数
値をゲート電圧で２階差分した値が極小値をとるゲート
電圧が閾値電圧として求まる。
【０００７】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【０００８】図１及び図２は、本発明の第１実施例を示
す図である。本実施例は、ＮＭＯＳトランジスタのバル
ク（基板）電圧変化に対応する閾値電圧を導出する場合
に適用したものである。図１のフローチャートにおい
て、まず、ＮＭＯＳトランジスタのソース端子をグラン
ド電位に固定し、ドレイン端子をある電位Ｖdsに固定す
る（ステップ１）。また、バルク端子をある負の電位Ｖ
bs0 に接続する（ステップ２）。次に、ゲート端子にソ
ースを基準とした電圧Ｖgsを印加し、Ｖgsを０から増加
させながら、流れるドレイン電流ｉｄｓを測定する（ス
テップ３）。この測定されたドレイン電流の対数値を求
める（図２（ａ））。ゲート電圧に関するドレイン電流
の対数値の２階差分を求める（ステップ４）。２階差分
の値が極小となるゲート電圧を求め、この電圧を閾値電
圧とする（ステップ５、図２（ｃ））。次に、ソース端
子、ドレイン端子の電位を固定したままで、バルク端子
を別の負の電位Ｖbs0 ＋ΔＶbsに変え、前記と同じ操作
を繰り返す（ステップ６，７）。この操作を連続するこ
とで、バルク電圧変化に対応するＮＭＯＳトランジスタ
の閾値電圧が導出される。
す図である。本実施例は、ＮＭＯＳトランジスタのバル
ク（基板）電圧変化に対応する閾値電圧を導出する場合
に適用したものである。図１のフローチャートにおい
て、まず、ＮＭＯＳトランジスタのソース端子をグラン
ド電位に固定し、ドレイン端子をある電位Ｖdsに固定す
る（ステップ１）。また、バルク端子をある負の電位Ｖ
bs0 に接続する（ステップ２）。次に、ゲート端子にソ
ースを基準とした電圧Ｖgsを印加し、Ｖgsを０から増加
させながら、流れるドレイン電流ｉｄｓを測定する（ス
テップ３）。この測定されたドレイン電流の対数値を求
める（図２（ａ））。ゲート電圧に関するドレイン電流
の対数値の２階差分を求める（ステップ４）。２階差分
の値が極小となるゲート電圧を求め、この電圧を閾値電
圧とする（ステップ５、図２（ｃ））。次に、ソース端
子、ドレイン端子の電位を固定したままで、バルク端子
を別の負の電位Ｖbs0 ＋ΔＶbsに変え、前記と同じ操作
を繰り返す（ステップ６，７）。この操作を連続するこ
とで、バルク電圧変化に対応するＮＭＯＳトランジスタ
の閾値電圧が導出される。
【０００９】次に、図３及び図４には、本発明の第２実
施例を示す。本実施例は、ＮＭＯＳトランジスタのドレ
イン電圧変化に対応する閾値電圧を導出する場合に適用
したものである。図３のフローチャートにおいて、ま
ず、ＮＭＯＳトランジスタのソース端子とバルク端子を
グランド電位に固定し、ドレイン端子をある電位Ｖds0
に固定する（ステップ１１，１２）。次に、ゲート端子
にソースを基準とした電圧Ｖgsを印加し、Ｖgsを０から
増加させながら、流れるドレイン電流ｉｄｓを測定する
（ステップ１３）。この測定されたドレイン電流の対数
値を求める（図４（ａ））。ゲート電圧に関するドレイ
ン電流の対数値の２階差分を求める（ステップ１４）。
２階差分の値が極小となるゲート電圧を求め、この電圧
を閾値電圧とする（ステップ１５、図２（ｃ））。次
に、ソース端子、バルク端子の電位を固定したままで、
ドレイン端子を別の電位Ｖds0 ＋ΔＶdsに変え、前記と
同じ操作を繰り返す（ステップ１６，１７）。この操作
を連続することで、ドレイン電圧変化に対応するＮＭＯ
Ｓトランジスタの閾値電圧が導出される。
施例を示す。本実施例は、ＮＭＯＳトランジスタのドレ
イン電圧変化に対応する閾値電圧を導出する場合に適用
したものである。図３のフローチャートにおいて、ま
ず、ＮＭＯＳトランジスタのソース端子とバルク端子を
グランド電位に固定し、ドレイン端子をある電位Ｖds0
に固定する（ステップ１１，１２）。次に、ゲート端子
にソースを基準とした電圧Ｖgsを印加し、Ｖgsを０から
増加させながら、流れるドレイン電流ｉｄｓを測定する
（ステップ１３）。この測定されたドレイン電流の対数
値を求める（図４（ａ））。ゲート電圧に関するドレイ
ン電流の対数値の２階差分を求める（ステップ１４）。
２階差分の値が極小となるゲート電圧を求め、この電圧
を閾値電圧とする（ステップ１５、図２（ｃ））。次
に、ソース端子、バルク端子の電位を固定したままで、
ドレイン端子を別の電位Ｖds0 ＋ΔＶdsに変え、前記と
同じ操作を繰り返す（ステップ１６，１７）。この操作
を連続することで、ドレイン電圧変化に対応するＮＭＯ
Ｓトランジスタの閾値電圧が導出される。
【００１０】上述のように、本実施例では、ドレイン電
圧が変化した場合でも正しく閾値電圧を求めることが可
能となる。そして、この求められた閾値電圧は回路シュ
ミレータ中の閾値電圧モデルから計算される値に極めて
近くなる。このため、閾値電圧近傍の計算から求まるド
レイン電流値と測定値とがよく一致する。このことよ
り、サブスレッショルド電流、即ち閾値電圧以下のゲー
ト電圧に対して流れるドレイン電流と測定値もよく一致
させることができる。
圧が変化した場合でも正しく閾値電圧を求めることが可
能となる。そして、この求められた閾値電圧は回路シュ
ミレータ中の閾値電圧モデルから計算される値に極めて
近くなる。このため、閾値電圧近傍の計算から求まるド
レイン電流値と測定値とがよく一致する。このことよ
り、サブスレッショルド電流、即ち閾値電圧以下のゲー
ト電圧に対して流れるドレイン電流と測定値もよく一致
させることができる。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
ゲート電圧に関するドレイン電流の対数値の２階差分特
性が極小となるゲート電圧を閾値電圧としたため、実効
チャネル長、実効チャネル幅が未知である微細な電界効
果トランジスタの閾値電圧をドレイン電圧変化に関して
正しく導出することができて、設計精度を向上させるこ
とができる。
ゲート電圧に関するドレイン電流の対数値の２階差分特
性が極小となるゲート電圧を閾値電圧としたため、実効
チャネル長、実効チャネル幅が未知である微細な電界効
果トランジスタの閾値電圧をドレイン電圧変化に関して
正しく導出することができて、設計精度を向上させるこ
とができる。
【図１】本発明に係る閾値電圧導出方法の第１実施例を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図２】上記第１実施例においてゲート電圧に対するド
レイン電流の対数表示等を示す図である。
レイン電流の対数表示等を示す図である。
【図３】本発明の第２実施例を説明するためのフローチ
ャートである。
ャートである。
【図４】上記第２実施例においてゲート電圧に対するド
レイン電流の対数表示等を示す図である。
レイン電流の対数表示等を示す図である。
【図５】閾値電圧導出の第１の従来方法である定電流法
を説明するためのフローチャートである。
を説明するためのフローチャートである。
【図６】上記第１の従来方法においてゲート電圧に対す
るドレイン電流の対数表示を示す図である。
るドレイン電流の対数表示を示す図である。
【図７】第２の従来方法である外挿法を説明するための
フローチャートである。
フローチャートである。
【図８】上記第２の従来方法においてゲート電圧に対す
るドレイン電流等を示す図である。
るドレイン電流等を示す図である。
【図９】第３の従来方法である極大法を説明するための
フローチャートである。
フローチャートである。
【図１０】上記第３の従来方法においてゲート電圧に対
するドレイン電流等を示す図である。
するドレイン電流等を示す図である。
Claims (1)
- 【請求項１】 電界効果トランジスタにおいて、ゲート
電圧に関するドレイン電流の対数値の２階差分特性が極
小となるゲート電圧を閾値電圧とすることを特徴とする
閾値電圧導出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3520993A JPH06252395A (ja) | 1993-02-24 | 1993-02-24 | 閾値電圧導出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3520993A JPH06252395A (ja) | 1993-02-24 | 1993-02-24 | 閾値電圧導出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252395A true JPH06252395A (ja) | 1994-09-09 |
Family
ID=12435460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3520993A Pending JPH06252395A (ja) | 1993-02-24 | 1993-02-24 | 閾値電圧導出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252395A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100343210B1 (ko) * | 1999-08-11 | 2002-07-10 | 윤종용 | 단일 전자 충전 ｍｎｏｓ계 메모리 및 그 구동 방법 |
| JP2005005691A (ja) * | 2003-05-16 | 2005-01-06 | Semiconductor Energy Lab Co Ltd | 電界効果型トランジスタの評価方法 |
| KR100664856B1 (ko) * | 2004-12-30 | 2007-01-03 | 동부일렉트로닉스 주식회사 | Ｍｏｓ 트랜지스터의 서브 드레시홀드 영역에서 발생되는이상 현상 자동 검사 방법 |
| CN104820178A (zh) * | 2015-04-09 | 2015-08-05 | 深圳深爱半导体股份有限公司 | 筛选转移特性曲线具有双线缺陷的场效应管的方法 |
| WO2018198211A1 (ja) * | 2017-04-25 | 2018-11-01 | 新電元工業株式会社 | スイッチング素子制御回路及びパワーモジュール |
-
1993
- 1993-02-24 JP JP3520993A patent/JPH06252395A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100343210B1 (ko) * | 1999-08-11 | 2002-07-10 | 윤종용 | 단일 전자 충전 ｍｎｏｓ계 메모리 및 그 구동 방법 |
| JP2005005691A (ja) * | 2003-05-16 | 2005-01-06 | Semiconductor Energy Lab Co Ltd | 電界効果型トランジスタの評価方法 |
| KR100664856B1 (ko) * | 2004-12-30 | 2007-01-03 | 동부일렉트로닉스 주식회사 | Ｍｏｓ 트랜지스터의 서브 드레시홀드 영역에서 발생되는이상 현상 자동 검사 방법 |
| CN104820178A (zh) * | 2015-04-09 | 2015-08-05 | 深圳深爱半导体股份有限公司 | 筛选转移特性曲线具有双线缺陷的场效应管的方法 |
| WO2018198211A1 (ja) * | 2017-04-25 | 2018-11-01 | 新電元工業株式会社 | スイッチング素子制御回路及びパワーモジュール |
| GB2577182A (en) * | 2017-04-25 | 2020-03-18 | Shindengen Electric Mfg | Switching element control circuit and power module |
| GB2577182B (en) * | 2017-04-25 | 2022-02-02 | Shindengen Electric Mfg | Switching element control circuit and power module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3786657B2 (ja) | シミュレーション方法及びシミュレーション装置 | |
| US20190361476A1 (en) | Reference Voltage Circuit with Low Temperature Drift | |
| JP3269459B2 (ja) | Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体 | |
| CN114705904A (zh) | 一种高精度过电流检测电路 | |
| Aoyama | A method for extracting the threshold voltage of MOSFETs based on current components | |
| Vyas et al. | Reliability-conscious MOSFET compact modeling with focus on the defect-screening effect of hot-carrier injection | |
| Jang et al. | A new experimental method to determine the saturation voltage of a small-geometry MOSFET | |
| CN109116904B (zh) | 一种偏置电路 | |
| JPH06252395A (ja) | 閾値電圧導出方法 | |
| US20150123724A1 (en) | Cmos current-mode square-root circuit | |
| JPS63290004A (ja) | 電圧発生回路 | |
| Benson et al. | A physically based relation between extracted threshold voltage and surface potential flat band voltage for MOSFET compact modeling | |
| Cserveny | Relationship between measured and intrinsic conductances of MOSFETs | |
| JP2001160622A (ja) | Ｍｏｓトランジスタのゲート酸化膜トンネル電流モデル | |
| JP2008053617A (ja) | 電流モデル作成方法および電子回路 | |
| JPH0836020A (ja) | Ｍｏｓｆｅｔの特性評価方法及び特性評価装置 | |
| JP2976930B2 (ja) | 電界効果トランジスタの寄生ソース抵抗評価方法 | |
| US8242769B2 (en) | Method for measuring transconductance | |
| JP3117878B2 (ja) | 電界効果トランジスタの特性測定方法 | |
| McAndrew | Useful numerical techniques for compact modeling | |
| JP3340535B2 (ja) | 半導体特性測定システム | |
| JP2976927B2 (ja) | Ｆｅｔの寄生抵抗の評価方法 | |
| KR20100078608A (ko) | Ｍｏｓ 트랜지스터의 테스트 장치 및 방법 | |
| JP2999211B2 (ja) | 回路シミュレータ | |
| JPH05160237A (ja) | Ｍｏｓパラメータの抽出方法 |